JP2010135538A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2010135538A
JP2010135538A JP2008309508A JP2008309508A JP2010135538A JP 2010135538 A JP2010135538 A JP 2010135538A JP 2008309508 A JP2008309508 A JP 2008309508A JP 2008309508 A JP2008309508 A JP 2008309508A JP 2010135538 A JP2010135538 A JP 2010135538A
Authority
JP
Japan
Prior art keywords
wafer
layer
oxygen ion
active layer
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008309508A
Other languages
English (en)
Inventor
Hidehiko Okuda
秀彦 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008309508A priority Critical patent/JP2010135538A/ja
Priority to US12/630,604 priority patent/US20100144131A1/en
Publication of JP2010135538A publication Critical patent/JP2010135538A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

【課題】本発明の目的は、ストップ層としての酸素イオン注入層を、短時間で除去し、優れた活性層の膜厚均一性を確保できる貼り合わせウェーハの製造方法、及び、その製造方法によって製造された活性層の膜厚均一性が高い貼り合わせウェーハを提供することにある。
【解決手段】酸素イオン注入層を形成する工程(図1(a))と、ウェーハ複合体を形成する工程(図1(b))と、前記酸素イオン注入層を露出させる工程(図1(c))と、活性層を得る工程(図1(d))とを具え、前記酸素イオン注入層の除去工程(図1(c))は、前記露出した酸素イオン注入層を第1HF処理した後、所定の酸化熱処理、及び、第2HF処理を順次行うことを特徴とする。
【選択図】図1

Description

本発明は、貼り合わせウェーハの製造方法、特に、活性層用ウェーハに研磨及びエッチングのストップ層としての酸素イオン注入層を有する貼り合わせウェーハの製造方法に関するものである。
貼り合わせウェーハとは、通常、貼り合わせSOIウェーハのことをいい、例えば、非特許文献1に示されているように、支持基板用ウェーハ上に、酸化させた活性層用ウェーハを貼り合わせた後、この活性層用ウェーハ側表面を研削研磨により所定の厚さに薄膜化する方法や、特許文献1に示すように、活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により支持基板用ウェーハに貼り合わされた状態で露出する活性層部分を薄膜化して、所定膜厚の活性層を形成する工程とを有する、イオン注入分離法、いわゆるスマートカット(Smart Cut(登録商標))法が挙げられる。
上記のようなシリコンウェーハでは、活性層の膜厚を薄くすると共に、その膜厚均一性を高めることが重要であると考えられ、本発明者らも、活性層の薄厚化及び膜厚均一性の要件を満足する貼り合わせウェーハ製造技術を、特許文献1において開示している。活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、活性層用ウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、活性層用ウェーハと支持層用ウェーハとを貼り合わせる工程、貼り合わせ強度を向上させるための熱処理工程、貼り合わせウェーハの活性層用ウェーハ部分を、酸素イオン注入層の手前まで研削する工程、活性層用ウェーハをさらに研磨またはエッチングして、酸素イオン注入層を露出させる工程、貼り合わせウェーハを酸化熱処理して酸素イオン注入層の露出面に酸化膜を形成する工程、この酸化膜を除去する工程、および非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程の時系列的結合になることを特徴とする製造方法であり、これによって、前記酸素イオン注入層が研磨及びエッチングのストップ層としての役目を果たす結果、活性層がエッチングされることなく、膜厚均一性の高い活性層を得ることができる。
しかしながら、特許文献1に記載の製造方法では、研磨及びエッチングが原因の活性層の膜厚均一性確保については一定の効果を有するものの、前記酸素イオン注入層は、SiO2及びSiの混層となっていることから、酸素イオン注入層の露出面に酸化膜を形成する工程で前記酸素イオン注入層が過度に酸化される結果、HF等を用いて酸化した酸素イオン注入層を除去した(特許文献1の酸化膜除去工程)後の活性層の膜厚均一性が悪化する恐れがあった。この活性層の膜厚均一性の悪化は、トランジスタの電気的特性に悪影響を及ぼすことから、改善が望まれており、さらに、前記酸素イオン注入層の除去に要する時間の短縮化についても望まれていた。
UCS半導体基盤技術研究会編集、「シリコンの科学」、株式会社リアライズ社、1996年6月28日、p459−462 国際公開第2005/074033号公報
本発明の課題は、研磨及びエッチングのストップ層としての酸素イオン注入層を、短時間で除去し、優れた活性層の膜厚均一性を確保できる貼り合わせウェーハの製造方法を提供することにある。
本発明者らは、上記の課題を解決するため検討を行い、酸素イオン注入層はSiO2とSiとの混層であり、従来の方法では酸化熱処理工程では均一に酸化熱処理することが困難であることに着目した。そして、さらに鋭意研究を重ねた結果、露出した酸素イオン注入層を除去する工程において、従来の酸化熱処理及びHF処理に先立って、前記露出した酸素イオン注入層に対してHF処理(第1HF処理)を施すことにより、前記酸素イオン注入層中のSiO2部分が優先的に除去され、ポーラス形状の酸素イオン注入層となる結果、その後の酸化熱処理及びHF処理(第2HF処理)によって、前記酸素イオン注入層を従来よりも短時間で除去できるとともに、前記酸素イオン注入層が過度に酸化・除去されることがないため、優れた活性層の膜厚均一性を確保できる貼り合わせウェーハが得られることを見出した。
本発明は、このような知見に基づきなされたもので、その要旨は以下の通りである。
(1)活性層用ウェーハの表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層を形成する工程と、前記活性層用ウェーハを直接又は絶縁層を介して支持基板用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、該ウェーハ複合体の活性層用ウェーハ側部分を、所定の方法によって除去して前記酸素イオン注入層を露出させる工程と、露出した酸素イオン注入層を除去して所定膜厚の活性層を得る工程とを具える貼り合わせウェーハの製造方法であって、前記露出した酸素イオン注入層の除去工程は、前記露出した酸素イオン注入層を第1HF処理した後、所定の酸化熱処理、及び、第2HF処理を順次行うことを特徴とする貼り合わせウェーハの製造方法。
(2)前記第1HF処理に用いるHF溶液の濃度が1〜50質量%の範囲であり、処理時間が60分以内である上記(1)記載の貼り合わせウェーハの製造方法。
(3)前記酸化熱処理は、その処理温度が700〜1000℃の範囲であり、処理時間が60分以内である上記(1)又は(2)記載の貼り合わせウェーハの製造方法。
(4)上記(1)〜(3)のいずれか1項に記載の方法により製造された、活性層の膜厚均一性が5〜10%の範囲である貼り合わせウェーハ。
この発明によれば、ストップ層としての酸素イオン注入層を、短時間で除去し、優れた活性層の膜厚均一性を確保できる貼り合わせウェーハの製造方法、及び、その製造方法によって製造された活性層の膜厚均一性が高い貼り合わせウェーハの提供が可能になった。
本発明に従う貼り合わせウェーハの製造方法について図面を参照しながら説明する。
図1は、本発明に従う貼り合わせウェーハの製造方法の各工程を説明するためのフロー図である。
本発明による貼り合わせウェーハの製造方法は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ1内の所定位置に酸素イオン注入層2を形成する工程(図1(a))と、前記活性層用ウェーハ1を直接又は絶縁層を介して支持基板用ウェーハ3に貼り合わせて、ウェーハ複合体4を形成する工程(図1(b))と、前記ウェーハ複合体4の活性層用ウェーハ側部分10を、所定の方法によって除去して前記酸素イオン注入層2を露出させる工程(図1(c))と、露出した酸素イオン注入層2を除去して所定膜厚の活性層11を得る工程(図1(d))とを有する。
なお、図1(a)〜(d)等では、説明の便宜上、酸素イオン注入層2の存在を明確にするため、活性層用ウェーハ1中に誇張して厚くした状態で、活性層用ウェーハ1の中心部よりに位置するよう示しており、さらに、活性層11の存在を明確にするため、活性層11の厚さを誇張して厚くした状態で示しているが、実際には、酸素イオンを注入層2及び活性層11は、活性層用ウェーハ1と支持基板用ウェーハ3との貼り合わせ界面の近傍に、図示できない程度に薄く存在している。
(酸素イオン注入層の形成工程)
本発明による酸素イオン注入層の形成工程(図1(a))は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層2を形成する工程である。この酸素イオン注入層2は、その後の活性層用ウェーハを薄膜化する工程(図1(c))において、ストップ層としての役目を果たすものである。
前記活性層用ウェーハ1内の、酸素イオン注入層を形成する位置と、それに伴う酸素イオンの注入加速電圧及びドーズ量は、特に限定がされることはなく、活性層11の目標膜厚に応じて適宜選択すればよい。好ましくは、注入加速電圧:100〜300keV、酸素ドーズ量:5.0×1016〜5.0×1017atoms/cm2の範囲である。
また、前記酸素イオン注入層2は、その酸素濃度ピークが1.0×1022 atoms/cm2以上であることが好ましい。前記酸素イオン注入層の酸素イオンは、その後の熱処理工程(図示せず)において、活性層用ウェーハ1のSiと反応してSiO2粒子となるが、酸素濃度ピークが1.0×1022atoms/cm2未満の場合、SiO2粒子が少ないため、SiO2粒子同士の間隔が広くなり、隙間が生じる結果、研磨及びエッチングのストップ層として機能しない箇所が発生するからである。
さらに、酸素イオン注入工程は、活性層用ウェーハ1の表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層2を形成した後、水素やアルゴン等の非酸化性雰囲気中にて1100℃以上の温度で熱処理を施すことが好ましい。この熱処理によって、酸素イオン注入層2の形態が比較的連続な状態となり、研磨及びエッチングのストップ層としての機能を高めることができるからである。
また、熱処理温度を1100℃以上とするのは、1100℃に満たないと、十分な連続性をもった酸素イオン注入層が形成されず、熱処理を行わない場合と同様の結果しか得られない傾向がある。なお、熱処理温度の上限は、特に限定はされないが、スリップ転位発生の点から1250℃以下とするのが好ましい。
(ウェーハ複合体の形成工程)
本発明によるウェーハ複合体の形成工程(図1(b))は、前記活性層用ウェーハ1を直接又は絶縁層を介して支持基板用ウェーハ3に貼り合わせる工程である。本発明によるウェーハ複合体4は、絶縁膜を介して貼り合わせたものと、酸化膜を介さず直接貼り合わせた場合の両方を想定しており、貼り合わせ方法や条件については特に限定せず、一般的に用いられる方法・条件で貼り合わせを行えばよい。
また、前記貼り合わせ工程(図1(b))後、必要に応じて、前記貼り合わせたウェーハ4に、貼り合わせ強度を向上させるための熱処理工程(図示せず)を行うことができる。この熱処理工程については、雰囲気ガスは特に限定することはないが、処理温度および時間に関しては1100℃で60分以上程度行うことが好ましい。1100℃未満では貼り合わせ界面の反応が促進しにくく十分な貼り合わせ強度が得られない恐れがあるからであり、60分未満の場合も同様に、十分な貼り合わせ強度が得られない恐れがあるためである。なお、上限温度は、シリコンが溶融しない1350℃程度でも可能であるが、スリップ転移が発生する危険性が高くなるため、1100〜1200℃程度がより好適である。
(酸素イオン注入層露出工程)
本発明による酸素イオン注入層露出工程(図1(c))は、前記ウェーハ複合体4の活性層用ウェーハ側部分10を、所定の方法によって薄膜化した後、除去して前記酸素イオン注入層2を露出させる工程である。
前記活性層用ウェーハ側部分10の薄膜化は、前記貼り合わせたウェーハ4の活性層用ウェーハ部分10を、前記酸素イオン注入層2が露出しない所定位置まで、所定の方法によって除去する工程である。
前記活性層用ウェーハ側部分10を薄膜化する方法としては、特に限定はなく、例えば、研削による除去であっても、イオン注入分離法等の剥離による除去であっても構わない。また、前記酸素イオン注入層2が露出しない所定位置とは、前記酸素イオン注入層2が露出する手前位置であれば特に限定はないが、前記酸素イオン注入層2から5〜15μm程度上側に位置することが好ましい。10μm以上では、残存する活性層用ウェーハ側部分10が厚すぎるため、その後のエッチングによる活性層露出工程に要する時間が長くなるためであり、5μm未満では、研削等の誤差により、酸素イオン注入層2へ達する恐れがあるからである。
上記のように、活性層用ウェーハ側部分10を薄膜化した後、研磨によって、前記酸素イオン注入層2を露出させる(図1(c))。研磨方法については、特に限定はされず、例えば、一般的な研磨装置を用いて、シリカを含有する研磨剤を供給しながら研磨を行うことができる。研磨材の種類についても特に限定はしないが、例えば、砥粒濃度が1質量%以下であるアルカリ性溶液(アミンを主成分としたもの等)を用いることができる。アルカリ性溶液による化学的な研磨作用により、前記アルカリ性溶液は、SiとSiO2とのエッチングレートの差が大きく、前記酸素イオン注入層20をほとんど研磨することなく、残存する活性層用ウェーハ側部分10のみを研磨除去することができるためである。
また、研磨に代えて、エッチングによって前記酸素イオン注入層2を露出させることも可能である。エッチング条件は効率的に前記活性層用ウェーハ側部分10を除去できれば、特に限定はされないが、例えば、SiとSiO2とのエッチングレートの差が大きなエッチング液(KOHを溶かしたアルカリ性エッチング液など)に、薄膜化後の前記ウェーハ複合体4を浸漬させることでエッチングすることができる。
(酸素イオン注入層除去工程)
本発明による酸素イオン注入層除去工程(図1(d))は、露出した前記酸素イオン注入層2を除去して所定膜厚の活性層11を得る工程である。そして、この酸素イオン注入層2の除去工程は、前記露出した酸素イオン注入層2を第1HF処理した後、所定の酸化熱処理、及び、第2HF処理を順次行うことを特徴とする。酸素イオン注入層2を、短時間で除去し、優れた活性層11の膜厚均一性を確保するためである。
ここで、図2は、本発明による酸素イオン注入層除去工程(図1(d))の第1HF処理を説明するためのフロー図であり、(a)が第1HF処理前、(b)が第1HF処理後のウェーハ複合体4の状態を示したものである。図2(a)及び(b)に示すように、酸化熱処理の前段階として、前記露出した酸素イオン注入層2に対してHF処理(第1HF処理)を施すことにより、前記酸素イオン注入層中の一部が除去されたポーラス形状の酸素イオン注入層2´となることがわかる。具体的には、前記酸素イオン注入層2はSi及びSiO2成分の混層であり、第1HF処理に用いられるHF溶液では、エッチングレートの差によりSiO2が優先的に除去されるため、主としてSi成分が残存したポーラス状の酸素イオン注入層2´になると考えられる。
その後、前記ポーラス状の酸素イオン注入層2´に対して、酸化熱処理及び第2HF処理を行えば、従来の製造方法に比べて、酸素イオン注入層2´全体を効率よく酸化し、第2HF処理によって短時間で除去することが可能となるため、短い処理時間で、優れた活性層11の膜厚均一性を確保できる。
なお、前記第1HF処理及び第2HF処理とは、具体的には、所定のHF溶液に前記酸素イオン注入層2、2´を浸漬させる処理のことである。また、前記第1HF処理は、HF溶液の濃度が1〜50質量%の範囲であり、前記第1HF処理時間が60分以内であることが好ましい。前記HF溶液の濃度が1質量%未満では、前記イオン注入層2をポーラス状にする効果が得られず、一方、濃度が50質量%を超えると、活性層までHF溶液が浸入し、面荒れが発生する恐れがあるためであり、通常、10〜20質量%程度のHF溶液が用いられる。前記第1HF処理時間を60分以内としたのは、60分を超えると、活性層の面荒れの恐れがあることに加えて、第1HF処理は従来の製造方法にはなかった処理であるため、処理時間が長くなるほど製造時間が増加し、製造コストが高騰するためである。
また、前記酸加熱処理とは、その名の通り、前記酸素イオン注入層2´を熱酸化する処理のことであり、SiO2に対するHF溶液のエッチングレートがSiに対するそれよりも大きいため、前記酸素イオン注入層を選択的に除去できる。そして、本発明では上述の第1HF処理によって前記酸素イオン注入層2´が空隙の多いポーラス状となるため、従来4時間程度要していた酸化熱処理の時間を短縮することが可能となる。さらに、前記酸化熱処理は、その処理温度が700〜1000℃の範囲であり、処理時間が60分以内であることが好ましい。処理温度が700℃未満の場合、前記酸素イオン注入層2´を十分に酸化させることができない恐れがあり、一方、1000℃を超えると、前記酸素イオン注入層2´及びその近傍に存在する欠陥又は転位が成長する恐れがあるためである。また、前記処理時間は60分を超えると、過度な酸化によって、活性層の膜厚均一性が悪化する恐れがあることに加えて、本発明の特徴の1つである短時間で処理できるという点から、15分以内の処理時間とすることがより好適である。
その結果、本発明の製造方法(図1(a)〜(d))によって、その活性層11の膜厚均一性が5〜10%の範囲である貼り合わせウェーハ5を得ることができる。従来の製造法では、活性層の膜厚均一性が悪化し、20%程度になることもあったため、本発明の製造方法によれば、大幅な膜厚均一性の改善が図られる。なお、本発明における膜厚均一性(%)は、膜厚の均一性がわかる方法であれば特に限定はしないが、例えば、分光エリプソメーターを用いて、活性層中の任意の121箇所について膜厚を測定し、測定した膜厚の平均値からのバラツキを算出することで得ることができる。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1)
図1に示すように、直径:300mmのP型(100)シリコンウェーハを2枚準備し、活性層用シリコンウェーハ1の表面から、加速電圧:200keV、200〜600℃、ドーズ量:3.0×1017atoms/cm2の条件と、加速電圧:200keV、300℃以下、5.0×1015atoms/cm2の条件で2回酸素イオンを注入した。その結果、活性層用ウェーハ1の表面から約400nmの深さ位置に酸素イオン注入層2が形成された(図1(a))。ついで、活性層用ウェーハ1及び支持基板用ウェーハ3をHF・オゾン溶液で洗浄して貼り合わせる面のパーティクルを除去した後、直接貼り合わせてウェーハ複合体4を形成した(図1(b))。その後、貼り合わせ界面を強固に結合するため、酸化性ガス雰囲気中で1100℃、2時間の熱処理を行った(図示せず)。
次に、研削装置を用いて、活性層用ウェーハ側部分10の薄膜化を行い、その後、 片面ミラーポリッシュ機によって研磨を施し、前記酸素イオン注入層2の全面を露出させた(図1(c))。
その後、前記露出した酸素イオン注入層2を、10質量%のHF溶液に20分間浸漬させることで(第1HF処)、ポーラス状の酸素イオン注入層2´とした後、酸化熱処理(850℃、15分)、及び、前記酸素イオン注入層2´を10質量%のHF溶液に10分間浸漬させる処理(第2HF処理)を順次行うことで、酸素イオン注入層2の除去を行い、サンプルとなる貼り合わせウェーハ5を得た(図1(d))。
(実施例2)
実施例2は、第1HF処理の条件として、1質量%のHF溶液に20分間浸漬させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(実施例3)
実施例3は、第1HF処理の条件として、1質量%のHF溶液に60分間浸漬させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(実施例4)
実施例4は、第1HF処理の条件として、50質量%のHF溶液に20分間浸漬させたこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(比較例1)
比較例1は、前記ウェーハ複合体4に対して、第1HF処理を行うことなく、酸化熱処理(850℃、15分)、及び、10質量%のHF溶液に10分間浸漬させる処理(第2HF処理)を行ったこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(比較例2)
比較例2は、前記ウェーハ複合体4に対して、第1HF処理を行うことなく、酸化熱処理(850℃、120分)、及び、10質量%のHF溶液に10分間浸漬させる処理(第2HF処理)を行ったこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(比較例3)
比較例3は、前記ウェーハ複合体4に対して、第1HF処理を行うことなく、酸化熱処理(850℃、270分)、及び、10質量%のHF溶液に10分間浸漬させる処理(第2HF処理)を行ったこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(比較例4)
比較例4は、前記ウェーハ複合体4に対して、第1HF処理を行うことなく、酸化熱処理(850℃、540分)、及び、10質量%のHF溶液に10分間浸漬させる処理(第2HF処理)を行ったこと以外は、実施例1と同様の工程によりサンプルとなる貼り合わせウェーハを得た。
(評価方法)
(1)活性層の膜厚均一性
実施例及び各比較例で得られたサンプルについて、所望の活性層厚さまで減膜化処理を行いし、その後、分光エリプソメーターを用いて活性層中の121箇所について膜厚(nm)を測定してその平均を算出し、平均膜厚からの各測定箇所のバラツキを算出することで、活性層の膜厚均一性を得た。結果を表1に示す。
(2)活性層の欠陥密度
実施例及び各比較例で得られたサンプルについて、50質量%HF溶液に30分間浸漬し、任意の10箇所について、1cm2あたりの欠陥の数を計測し、10箇所の数値を平均することによって、活性層の欠陥密度(個/cm2)を得た。結果を表1に示す。
Figure 2010135538
表1の結果から、実施例1については、比較例1〜4に比べて、活性層の膜厚均一性及び欠陥密度のいずれについても優れていることがわかった。また、実施例1については、酸化熱処理時間についても、15分で十分な効果が得られていることがわかった。
この発明によれば、ストップ層としての酸素イオン注入層を、短時間で除去し、優れた活性層の膜厚均一性を確保できる貼り合わせウェーハの製造方法、及び、その製造方法によって製造された活性層の膜厚均一性が高い貼り合わせウェーハの提供が可能になった。
本発明に従う貼り合わせウェーハの製造工程を説明するためのフロー図である。 本発明の第1HF処理を説明するための図であり、(a)は第1HF処理前のウェーハ複合体の状態、(b)は第1HF処理後のウェーハ複合体の状態を示す。
符号の説明
1 活性層用ウェーハ
2 酸素イオン注入層
3 支持基板用ウェーハ
4 ウェーハ複合体
5 貼り合わせウェーハ
10 活性層用ウェーハ側部分
11 活性層

Claims (4)

  1. 活性層用ウェーハの表面から酸素イオンを注入し、前記活性層用ウェーハ内の所定位置に酸素イオン注入層を形成する工程と、前記活性層用ウェーハを直接又は絶縁層を介して支持基板用ウェーハに貼り合わせて、ウェーハ複合体を形成する工程と、該ウェーハ複合体の活性層用ウェーハ側部分を、所定の方法によって除去して前記酸素イオン注入層を露出させる工程と、露出した酸素イオン注入層を除去して所定膜厚の活性層を得る工程とを具える貼り合わせウェーハの製造方法であって、
    前記露出した酸素イオン注入層の除去工程は、前記露出した酸素イオン注入層を第1HF処理した後、所定の酸化熱処理、及び、第2HF処理を順次行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記第1HF処理に用いるHF溶液の濃度が1〜50質量%の範囲であり、処理時間が60分以内である請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記酸化熱処理は、その処理温度が700〜1000℃の範囲であり、処理時間が60分以内である請求項1又は2記載の貼り合わせウェーハの製造方法。
  4. 請求項1〜3のいずれか1項に記載の方法により製造された、活性層の膜厚均一性が5〜10%の範囲である貼り合わせウェーハ。
JP2008309508A 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法 Withdrawn JP2010135538A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008309508A JP2010135538A (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法
US12/630,604 US20100144131A1 (en) 2008-12-04 2009-12-03 Method for producing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008309508A JP2010135538A (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010135538A true JP2010135538A (ja) 2010-06-17

Family

ID=42231553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008309508A Withdrawn JP2010135538A (ja) 2008-12-04 2008-12-04 貼り合わせウェーハの製造方法

Country Status (2)

Country Link
US (1) US20100144131A1 (ja)
JP (1) JP2010135538A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061060A (ja) * 2009-09-11 2011-03-24 Sumco Corp 貼り合わせ基板の製造方法
FR2960340B1 (fr) * 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
WO2002043118A2 (en) * 2000-11-02 2002-05-30 California Institute Of Technology Wafer-level transfer of membranes in semiconductor processing
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Soiウェーハの製造方法
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Sumco Soiウェーハの製造方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Simox基板の製造方法及び該方法により得られるsimox基板
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Sumco Simox基板の製造方法
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Soi基板の製造方法
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4940737B2 (ja) * 2006-04-11 2012-05-30 株式会社Sumco 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Sumco 半導体基板の製造方法
KR101615255B1 (ko) * 2006-09-20 2016-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Sumco 半導体基板の製造方法
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Sumco 貼り合わせウェーハの製造方法
JP5365057B2 (ja) * 2008-04-11 2013-12-11 株式会社Sumco 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US20100144131A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5386856B2 (ja) 貼り合わせウェーハの製造方法
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP4958797B2 (ja) SiGe層の表面領域を酸化させる方法、SGOI構造体内の少なくとも1つの接合境界面を安定化させる方法、及びSiGe層を半導体材料製の基板層と接合する方法
JP5315596B2 (ja) 貼合せsoiウェーハの製造方法
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
TWI355711B (en) Method of producing simox wafer
JP2006156770A (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
JP4442560B2 (ja) Soiウエーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP2008028070A (ja) 貼り合わせウェーハの製造方法
JP2007149723A (ja) 貼り合わせウェーハの製造方法
JP2008021992A (ja) 接合界面安定化のための熱処理
JP5261960B2 (ja) 半導体基板の製造方法
US8956951B2 (en) Method for manufacturing SOI wafer
US20190198386A1 (en) Method for manufacturing bonded soi wafer
JP5320954B2 (ja) Soiウェーハの製造方法
JP2010135538A (ja) 貼り合わせウェーハの製造方法
JP2008235495A (ja) Soiウェーハ及びその製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR20150070096A (ko) Soi 웨이퍼의 제조방법
JP4442090B2 (ja) Soi基板の製造方法
JP2006013179A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120207