JP2011061060A - 貼り合わせ基板の製造方法 - Google Patents

貼り合わせ基板の製造方法 Download PDF

Info

Publication number
JP2011061060A
JP2011061060A JP2009210335A JP2009210335A JP2011061060A JP 2011061060 A JP2011061060 A JP 2011061060A JP 2009210335 A JP2009210335 A JP 2009210335A JP 2009210335 A JP2009210335 A JP 2009210335A JP 2011061060 A JP2011061060 A JP 2011061060A
Authority
JP
Japan
Prior art keywords
wafer
polishing
stop layer
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009210335A
Other languages
English (en)
Inventor
Hidehiko Okuda
秀彦 奥田
Takashi Sakai
隆志 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009210335A priority Critical patent/JP2011061060A/ja
Priority to TW099125110A priority patent/TW201133565A/zh
Priority to US12/877,439 priority patent/US20110065258A1/en
Publication of JP2011061060A publication Critical patent/JP2011061060A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】熱処理を伴わない薄膜化ストップ層の除去が可能で、このストップ層の除去作業が簡易化して基板の生産効率が高まり、熱処理による欠陥が発生せず、ウェーハ面内での研磨量均一性を保持してのストップ層の研磨が可能な貼り合わせ基板の製造方法を提供する。
【解決手段】貼り合わせウェーハを活性層用ウェーハ側から薄膜化して薄膜化ストップ層を露出後、薄膜化ストップ層をＨＦ溶液によりポーラス化し、薄膜化ストップ層を研磨のみで除去する。これにより、熱処理を伴わない薄膜化ストップ層の除去が可能で、このストップ層の除去作業が容易化して基板の生産効率が高まり、熱処理による欠陥が発生せず、ウェーハ面内での研磨量均一性を保持してのストップ層の研磨が可能となる。
【選択図】図１

Description

この発明は、貼り合わせ基板の製造方法、詳しくは例えば薄膜貼り合わせＳＯＩウェーハおよび裏面照射型固体撮像素子など、活性層の薄膜化が必要な貼り合わせ基板の製造方法に関する。
貼り合わせ基板の一種である例えば貼り合わせＳＯＩウェーハは、一般的に、シリコンからなる活性層用ウェーハと、シリコンからなる支持基板用ウェーハとを絶縁膜を介して貼り合わせ、その後、活性層用ウェーハをその裏面側から研削、研磨して所望の厚さの活性層とすることで製造される。また、他の貼り合わせ基板として、デバイスの微細化、低消費電力化の要求に対応するため、絶縁膜を介さず、２枚のウェーハを直接貼り合わせるＤＳＢ（Ｄｉｒｅｃｔ Ｓｉｌｉｃｏｎ Ｂｏｎｄ）ウェーハも開発されている。
半導体デバイスの高集積度化、高速度化が提唱される中、貼り合わせ基板における活性層の極薄膜化、高平坦化の傾向は著しい。例えば、裏面照射型ＣＭＯＳ固体撮像素子の製造工程においては、今日、活性層の厚さを０．３μｍ以下、表面粗さを２．０ｎｍ（ｒｍｓ）以下まで低減することが要求されている。
このように、極薄でかつ高平坦度の活性層を有した貼り合わせ基板を製造する際には、両ウェーハの貼り合わせ後、所望の平坦度や所望の厚さの活性層を得るため、新たな活性層用ウェーハの研削および研磨の技術開発が必要となる。しかも、このように新しい生産技術を開発するためには、製品の高精度化のみならず、生産効率、低コスト化も考慮する必要がある。
従来、このような貼り合わせ基板の製造方法として、特許文献１に記載のものが知られている。これは、酸素のイオン注入層を有した活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、その後、アルカリ性研磨液を供給しながら、活性層用ウェーハ側からイオン注入層まで研削、研磨（エッチング）してイオン注入層を露出し、その後、貼り合わせウェーハを熱処理し、このイオン注入層の露出面に酸化膜を形成する。次に、ＨＦ溶液を使用し、酸化膜とともにイオン注入層をエッチングする。これにより、活性層の薄膜化および膜厚の均一化を可能とするものである。
国際公開第２００５／０７４０３３号
しかしながら、特許文献１に記載された従来法では、このように貼り合わせウェーハを活性層用ウェーハ側から薄膜化してイオン注入層を露出し、次に貼り合わせウェーハを熱処理してイオン注入層の表面側に酸化膜（犠牲酸化膜）を形成し、その後、ＨＦ溶液に貼り合わせウェーハを浸漬することで、イオン注入層を酸化膜とともにエッチング除去していた。そのため、イオン注入層の除去作業が煩雑となり、貼り合わせ基板の生産効率が低下していた。
ところで、例えば特許文献１の技術を利用して裏面照射型ＣＭＯＳ固体撮像素子を製造する際には、まず活性層用ウェーハに酸素をイオン注入してイオン注入層を設け、次に活性層の表面にエピタキシャル膜を成膜し、エピタキシャル膜へのデバイスの形成後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせて貼り合わせウェーハとし、次いで上述した薄膜化処理により、活性層を除く活性層用ウェーハとイオン注入層とを除去していた。
しかしながら、この貼り合わせウェーハにあっては、イオン注入層の直下（裏側）に、デバイスを含むエピタキシャル膜が存在することになる。そのため、特許文献１の技術のうち、高温酸化処理（犠牲酸化）を伴ったイオン注入層の除去は採用することができなかった。これは、高温酸化処理時に、エピタキシャル膜中のデバイスが熱により劣化するためである。
そこで、発明者は鋭意研究の結果、貼り合わせウェーハからのイオン注入層（薄膜化ストップ層）の除去方法として、上述した犠牲酸化を伴わずに行う研磨に着目した。すなわち、研磨を主体としたイオン注入層の除去方法を開発すれば、このような問題は全て解消されることを知見し、この発明を完成させた。
ただし、研磨のみによるイオン注入層の除去では、イオン注入層の研磨量がウェーハ面内でばらつくおそれがある。これは、イオン注入層の組成が面内で異なるためで、特にイオン注入層の外周部が研磨されやすい。その結果、近年の活性層に対する極薄化および高平坦化の傾向に対応できない。例えば、裏面照射型ＣＭＯ固体撮像素子においては、活性層の厚さを０．３μｍ以下、その表面粗さを２．０ｒｍｓ（ｎｍ）以下とする要請がある。
そこで、発明者のさらなる鋭意研究の結果、活性層用ウェーハの薄膜化により露出したイオン注入層（薄膜化ストップ層）をＨＦ溶液と接触させ、イオン注入層中のシリコン酸化物のみをエッチングすることにより、イオン注入層を機械加工が容易なポーラス（多孔質）状とする技術を開発するに至った。そして、このポーラスなイオン注入層を上述した研磨のみで除去すれば、ウェーハ面内での研磨量均一性の問題を含めた全ての課題を解消可能であることを知見し、この発明を完成させた。
この発明は、熱処理を伴わない薄膜化ストップ層の除去が可能となり、これにより薄膜化ストップ層の除去作業の煩雑さが解消されて貼り合わせ基板の生産効率が高まり、かつこの熱処理を原因とした半導体素子などの欠陥が発生せず、しかもウェーハ面内での研磨量均一性を保持して薄膜化ストップ層を研磨することも可能な貼り合わせ基板の製造方法を提供することを目的としている。
請求項１に記載の発明は、シリコンからなる活性層用ウェーハの表面から酸素をイオン注入して、前記活性層用ウェーハの表層に、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を形成し、かつ該薄膜化ストップ層より前記活性層用ウェーハの表面側に活性層を形成し、その後、該活性層の表面に直接または絶縁膜を介して間接的に、シリコンからなる支持基板用ウェーハを貼り合わせて貼り合わせウェーハを作製し、この貼り合わせ後、前記活性層用ウェーハを、該活性層用ウェーハの裏面側から薄膜化して前記薄膜化ストップ層を露出させ、次に、前記貼り合わせウェーハをＨＦ溶液に浸漬し、前記露出した薄膜化ストップ層中のシリコン酸化物を除去することで前記薄膜化ストップ層をポーラス化し、その後、該ポーラスな薄膜化ストップ層を研磨により除去する貼り合わせ基板の製造方法である。
請求項１に記載の発明によれば、酸素のイオン注入により形成された薄膜化ストップ層を含む活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、得られた貼り合わせウェーハから所定厚さの活性層を有した貼り合わせ基板を製造する。
その際には、まず活性層用ウェーハ（貼り合わせウェーハ）を、活性層用ウェーハの裏面側から薄膜化して薄膜化ストップ層を露出させる。その後、貼り合わせウェーハをＨＦ溶液に浸漬し、薄膜化ストップ層中のシリコン酸化物（ＳｉＯ２など）のみをエッチングし、薄膜化ストップ層を機械加工が容易なポーラス状とする。次に、このポーラスな薄膜化ストップ層を研磨により除去する。
そのため、薄膜化ストップ層の除去に際して、従来のような犠牲酸化の熱処理が不要となり、作業の煩雑さが解消され、貼り合わせ基板の生産効率を高めることができる。しかも、薄膜化ストップ層をポーラス化したことで、ポーラスでない薄膜化ストップ層を研磨する場合に比べて、ウェーハ面内での研磨量均一性を保持し、薄膜化ストップ層を研磨により除去することができる。その結果、活性層のさらなる膜厚の均一化を可能とすることができる。
また、従来のように、薄膜化ストップ層を犠牲酸化するための高温酸化処理を行わなくとも、薄膜化ストップ層を高精度に除去することができる。その結果、裏面照射型固体撮像素子などの製造工程への適用も可能となる。
貼り合わせ基板としては、例えば貼り合わせＳＯＩ基板、裏面照射型固体撮像素子などを採用することができる。このうち、固体撮像素子としては、例えばＣＭＯＳ型のものを採用することができる。その他、ＣＣＤ型のものなどでもよい。ここでの固体撮像素子は、撮像領域の画素分離領域部、半導体ウェル領域部およびフォトダイオードが形成されたエピタキシャル膜と、多層配線層とから構成されている。
活性層用ウェーハおよび支持基板用ウェーハとしては、例えば単結晶シリコンウェーハ、多結晶シリコンウェーハなどを採用することができる。活性層用ウェーハおよび支持基板用ウェーハの厚さは、例えば７２５〜７７５μｍである。
活性層用ウェーハおよび支持基板用ウェーハには、Ｐ型のドーパント（Ｂなど）またはＮ型のドーパント（Ｐ、Ａｓ、Ｓｂなど）を添加し、所定の比抵抗とすることができる。
活性層用ウェーハの表層への酸素のイオン注入は、低エネルギ法（１００ｋｅＶ以下）、低ドーズ法、モデファイド低ドーズ法の何れのＳＩＭＯＸプロセスのイオン注入に準じてもよい。何れを採用した場合でも、酸素のイオン注入量は、該当するＳＩＭＯＸプロセスの場合の２５〜５０％とする方が好ましい。
酸素イオン注入時の活性層用ウェーハの加熱温度は、例えば２００℃〜６００℃である。２００℃未満では、活性層用ウェーハの表層に酸素の大きい注入ダメージが残る。また、６００℃を超えれば、イオン注入機からの脱ガス量が増加する。
酸素の注入エネルギは、２０〜２２０ｋｅＶである。２０ｋｅＶ未満では、活性層用ウェーハの表面欠陥が大きくなる。また、２２０ｋｅＶを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
酸素のイオン注入量は、１．０×１０１６ａｔｏｍｓ／ｃｍ２〜１．５×１０１７ａｔｏｍｓ／ｃｍ２である。１．０×１０１６ａｔｏｍｓ／ｃｍ２未満では、薄膜化ストップ層が活性層用ウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、１．５×１０１７ａｔｏｍｓ／ｃｍ２を超えれば、活性層用ウェーハの表層への酸素のイオン注入時間が長くなり、貼り合わせ基板の生産性が低下し、コスト高を招く。酸素の好ましいイオン注入量は、６．５×１０１６ａｔｏｍｓ／ｃｍ２〜１．３×１０１７ａｔｏｍｓ／ｃｍ２である。この範囲であれば、貼り合わせ基板の生産性を極端に低下させず、終点検知層の形成が可能というさらに好適な効果が得られる。
酸素のイオン注入深さは、０．０５〜０．５μｍである。酸素の活性層用ウェーハの表層へのイオン注入は１回のみでも、複数回に分けて注入してもよい。また、酸素イオンを複数の注入エネルギで注入してもよい。
薄膜化ストップ層とは、ＳｉＯ２を含むＳｉＯＸからなる析出酸化物や帯状酸化物などのシリコン酸化物と、活性層用ウェーハ中のシリコンが酸素のイオン注入により粒状化したシリコン粒とが所定の割合で混在し、かつ活性層用ウェーハの表層に埋め込まれた、完全でないシリコン酸化膜（不完全埋め込み酸化膜）をいう。完全でないシリコン酸化膜とは、薄膜化ストップ層の全域でシリコン酸化膜が非連続的に（断続的に）形成されている状態をいう。
薄膜化ストップ層の厚さは０．０５〜０．５μｍである。０．０５μｍ未満では活性層用ウェーハの薄膜化処理時の終点検知部としての機能を十分に果たすことができない。また、０．５μｍを超えれば、酸素のイオン注入時間が長くなり、貼り合わせ基板の生産性が低下し、コスト高を招く。
「薄膜化ストップ層より活性層用ウェーハの表面側」とは、活性層用ウェーハの表層において、薄膜化ストップ層とウェーハ表面との間の部分（活性層）をいう。
活性層の厚さは、酸素のイオン注入深さに応じた０．０５〜０．５μｍである。この注入深さは、作製されるデバイスの要求により適宜変更される。
活性層用ウェーハと支持基板用ウェーハとの貼り合わせは、活性層の表面に直接支持基板用ウェーハを貼り合わせても、活性層の表面に絶縁膜を介して間接的に貼り合わせてもよい。絶縁膜を介して間接的に貼り合わせた貼り合わせウェーハは、後工程を経てＳＯＩウェーハとなる。一方、絶縁膜を介さずに直接貼り合わせたシリコンウェーハ複合体は、後工程を経てＤＳＢウェーハとなる。
絶縁膜としては、酸化層（ＳｉＯ２）、窒化層（Ｓｉ３Ｎ４）などを採用することができる。絶縁膜の形成方法としては、例えば貼り合わせの前工程において、活性層用ウェーハおよび支持基板用シリコンウェーハの何れか一方または両方に熱酸化処理または熱窒化処理を施す方法、ＣＶＤ法によりＳｉＯ２層またはＳｉ３Ｎ４層を形成する方法などが挙げられる。なお、絶縁膜の形成は、活性層用ウェーハに薄膜化ストップ層を形成する前、活性層用ウェーハに薄膜化ストップ層を形成する後の何れであってもよい。
活性層用ウェーハと支持基板用ウェーハとの貼り合わせ方法としては、例えば、常温での貼り合わせ、真空での貼り合わせ、プラズマによる貼り合わせなどを採用することができる。また、貼り合わせ後、貼り合わせウェーハを熱酸化炉に挿入して貼り合わせ熱処理を施し、貼り合わせ強度を高めてもよい。貼り合わせ熱処理の加熱温度は８００℃以上、例えば１１００℃である。貼り合わせ熱処理の時間は２時間程度である。熱酸化炉内の雰囲気ガスには酸素などが用いられる。
活性層用ウェーハの薄膜化方法としては、例えば研削、研磨を採用することができる。研削時には、活性層用ウェーハの裏面（貼り合わせ面とは反対側の面）を、例えば＃８００（砥粒径１５〜２５μｍ）のレジノイド研削砥石により研削する。
研削後、薄膜化ストップ層まで活性層用ウェーハを例えば１〜１０μｍ程度削り残してもよい。その際、研削後の活性層用ウェーハの残部は、公知の研磨装置を用いた研磨により除去することができる。研磨に代えて、エッチングにより除去してもよい。
ＨＦ溶液としては、例えばＨＦ濃度が１〜５０質量％のものを採用することができる。また、ＨＦ溶液への貼り合わせウェーハの浸漬時間は、例えば１〜６０分である。ＨＦ溶液の温度は２０〜３０℃である。
「薄膜化ストップ層がポーラス化する」とは、薄膜化ストップ層を構成する、ＳｉＯ２を含むＳｉＯＸからなる析出酸化物や帯状酸化物などのシリコン酸化物と、活性層用ウェーハ中のシリコンが酸素のイオン注入により粒状化したシリコン粒とのうち、前記シリコン酸化物がＨＦ溶液により溶失することで、薄膜化ストップ層がスポンジのように多孔質化することをいう。
ポーラス化した薄膜化ストップ層の研磨は、種々の研磨装置を用いて行うことができる。例えば、表面に研磨布を有する研磨定盤と、貼り合わせウェーハを保持して貼り合わせウェーハの研磨面を研磨布に押圧する研磨ヘッドとを備え、研磨液を供給しながら研磨する、枚葉式またはバッチ式の研磨装置を採用することができる。特に、貼り合わせウェーハを１枚毎に研磨する枚葉式の研磨装置が好ましい。
ポーラス化した薄膜化ストップ層の研磨レートは、０．０１〜０．１μｍ／分である。０．０１μｍ／分未満では、ストップ層を完全に除去することができない。また、０．１μｍ／分を超えれば、ストップ層を超えて支持基板側まで研磨するおそれが高まる。薄膜化ストップ層の好ましい研磨レートは、０．０２〜０．０５μｍ／分である。
薄膜化ストップ層の研磨量は、薄膜化ストップ層の厚さに応じて適宜変更される。
研磨は、アルカリ性研磨液を用いたメカノケミカル研磨とすることが好ましい。アルカリ性研磨液を用いれば、シリコンとＳｉＯ２層（薄膜化ストップ層）とのエッチングレート差が生じ易く、薄膜化ストップ層が研磨ストップ層として有効に機能する。
アルカリ性研磨液としては、例えば、無機アルカリ（ＫＯＨ、ＮａＯＨなど）やアミンを主成分とした有機アルカリ（ペピラジン、エチレンジアミンなど）などを採用することができる。アルカリ性研磨液は、遊離砥粒を含むものを採用してもよい。遊離砥粒としては、例えばシリカ（コロイダルシリカ粒子）、ダイヤモンドなどを採用することができる。
遊離砥粒の平均粒径は、例えば０．０３〜０．０８μｍである。アルカリ性研磨液の砥粒濃度は１０質量％以下、好ましくは０．１質量％未満とすることが、砥粒によるウェーハのキズ発生を抑制する点、アルカリ性研磨液のｐＨ安定性を確保する点および凝縮を抑制する点で好ましい。
研磨布としては、不織布にウレタンを含浸させて湿式発泡させた研磨布が好ましい。これは、エッチングレート差が一層生じ易くなるためである。
研磨工程では、シリコンとＳｉＯ２層とのエッチングレート差に基づき、研磨面の一部が薄膜化ストップ層に到達することを検知する必要があるが、このような検知手段としては、例えば、研磨加工トルクを計測しながら研磨する手段を採用することができる。
研磨加工のトルク変化を検知する方法としては、例えば、研磨装置の研磨定盤の回転駆動力となる電動モータの電流値変化を検知する方法、研磨定盤の回転軸に生じるねじれ値の変化を検知する方法、研磨定盤の振動値の変化を検知する方法などを採用することができる。
請求項２に記載の発明は、前記ＨＦ溶液はＨＦ濃度が１〜５０質量％で、該ＨＦ溶液への前記貼り合わせウェーハの浸漬時間が１〜６０分である請求項１に記載の貼り合わせ基板の製造方法である。
ＨＦ溶液のＨＦ濃度が１質量％未満では、ＨＦ濃度が低すぎて薄膜化ストップ層のポーラス化が不十分である。また、５０質量％を超えればウェーハの面あれが生じる。ＨＦ溶液の好ましいＨＦ濃度は５〜１０質量％である。この範囲であれば、この面あれを起こさず、比較的短時間で薄膜化ストップ層のポーラス化を行うことができる。
ＨＦ溶液への貼り合わせウェーハの浸漬時間が１分未満では、浸漬時間が短すぎてのポーラス化が不十分である。また、６０分を超えればこの面あれが生じる。
請求項３に記載の発明は、前記薄膜化ストップ層の研磨は、不織布にウレタンを含浸させて、該ウレタンを湿式発泡させた研磨布と、アルカリ性研磨液とを使用するメカノケミカル研磨である請求項１または請求項２に記載の貼り合わせ基板の製造方法である。
請求項３に記載の発明によれば、不織布にウレタンを含浸させて湿式発泡させたスエード状の研磨布とアルカリ性研磨液とを使用し、メカノケミカル研磨により薄膜化ストップ層を除去する。これにより、シリコンからなる活性層とポーラスな薄膜化ストップ層とのアルカリ性研磨液によるエッチングレート差が拡大する。その結果、薄膜化ストップ層の研磨の終端が検知し易くなる。
すなわち、この発明によれば、通常、仕上げ研磨で使用される研磨布を、粗研磨も兼ねたポーラスな薄膜化ストップ層の研磨に適用することで、シリコンと薄膜化ストップ層とのエッチングレート差が検知し易くなる。なお、不織布にウレタンを含浸させて湿式発泡させた研磨布としては、公知のものを採用することができる。
請求項１に記載の発明によれば、貼り合わせウェーハを活性層用ウェーハ側から薄膜化して薄膜化ストップ層を露出させ、その後、貼り合わせウェーハをＨＦ溶液に浸漬して薄膜化ストップ層をポーラス化し、次にポーラスな薄膜化ストップ層を研磨のみで除去する。これにより、薄膜化ストップ層の除去に従来の熱処理が不要となり、作業の煩雑さが解消され、貼り合わせ基板の生産効率を高めることができる。しかも、裏面照射型固体撮像素子などの製造工程への適用が可能となる。また、薄膜化ストップ層をポーラス化したことで、例えばポーラスではない不完全酸化膜の薄膜化ストップ層を研磨する場合に比べて、ウェーハ面内での研磨量均一性を保持し、薄膜化ストップ層を高精度に除去することができる。
請求項３に記載の発明によれば、不織布にウレタンを含浸させて湿式発泡させたスエード状の研磨布を使用し、アルカリ性研磨液を供給しながら、メカノケミカル研磨により薄膜化ストップ層を研磨により除去する。これにより、シリコンからなる活性層とポーラスな薄膜化ストップ層とのアルカリ性研磨液によるエッチングレート差が拡大する。その結果、薄膜化ストップ層の研磨の終端が検知し易くなる。
この発明の実施例１に係る貼り合わせ基板の製造方法のフローシートである。
以下、この発明の実施例を具体的に説明する。
以下、図１のフローシートを参照して、この発明の実施例１に係る貼り合わせ基板の製造方法を説明する。
まず、活性層用ウェーハを準備する。
活性層用ウェーハは、ＣＺ法により引き上げられたシリコン単結晶を加工して得られた直径が３００ｍｍ、ボロンドープによる比抵抗が１．０Ω・ｃｍ、Ｐ＋（１１１）の単結晶シリコンウェーハである。
その後、活性層用ウェーハに対して、ウェーハ表面から酸素をイオン注入し、ウェーハ表層に、シリコン粒とシリコン酸化物とが混在する不完全シリコン酸化膜である薄膜化ストップ層（イオン注入層）を形成する。具体的には、活性層用ウェーハの表面から、ウェーハ温度が４００℃、加速電圧が２１６ｋｅＶ、イオン注入量１．３×１０１７ａｔｏｍｓ／ｃｍ２で酸素イオンを注入する。これにより、活性層用ウェーハの表面から０．５μｍの深さに、厚さ０．１５μｍの薄膜化ストップ層が形成される。これと同時に、活性層用ウェーハの表面と薄膜化ストップ層との間に、厚さ０．３５μｍの活性層が形成される。
次に、活性層用ウェーハに対して、アルゴンガス雰囲気中で１２００℃、１時間のプレアニールを施し、その後、さらに水蒸気雰囲気で９５０℃、４時間の熱処理を施し、膜厚が１５０ｎｍのシリコン酸化膜を形成する。
一方、支持基板用ウェーハとして、ＣＺ法により引き上げられたシリコン単結晶を加工して得られた直径が３００ｍｍ、Ｐ−（１００）の単結晶シリコンウェーハを準備する。
次に、活性層用ウェーハと支持基板用ウェーハとにＳＣ１洗浄液を使用し、貼り合わせ前洗浄を施す。
その後、活性層用ウェーハの酸素イオン注入側の表面と支持基板用ウェーハの一方の面とをプラズマ貼り合わせ法により貼り合わせ、水蒸気雰囲気中、３５０℃で１０時間の貼り合わせ強化熱処理を施す。これにより、貼り合わせウェーハが得られる。
貼り合わせウェーハに対して、＃３００のビトリファイド研削砥石を用いて、活性層用ウェーハ側から、薄膜化ストップ層との間に１０μｍのシリコン薄膜を残して研削する。次いで、ＫＯＨ濃度が３５質量％のＫＯＨ水溶液（８０℃）を使用し、このシリコン薄膜をエッチングする。これにより、貼り合わせウェーハに薄膜化ストップ層が露出する。
次に、薄膜化ストップ層が露出した貼り合わせウェーハを、ＨＦ濃度が８質量％のＨＦ溶液（２５℃）に１５分間浸漬し、薄膜化ストップ層中のシリコン酸化物をエッチングしてポーラス化する。
このエッチング後、貼り合わせウェーハを枚葉式の片面研磨装置へ送り、ポーラス化した薄膜化ストップ層を研磨する。具体的には、薄膜化ストップ層を下向きにして研磨ヘッドの下面に貼り合わせウェーハを固定し、研磨定盤の上面に研磨布を貼着する。研磨布としては、不織布にウレタンを含浸させて湿式発泡させたスウェードタイプのものを用いる。次に、研磨布に研磨液を０．５リットル／分で供給しながら、研磨定盤を３０ｒｐｍで、研磨ヘッドを３１ｒｐｍで同一方向へ回転させつつ研磨ヘッドを徐々に下降させ、薄膜化ストップ層を研磨布に押し付けて研磨し、薄膜化ストップ層を除去する。これにより、活性層が露出し、ＳＯＩ構造の貼り合わせ基板が製造される。研磨液としては、平均粒径０．０５μｍのシリカからなる遊離砥粒が０．０１質量％で分散されたＫＯＨ研磨液（アルカリ性研磨液）を使用する。
このような構成としたので、薄膜化ストップ層の除去に従来の熱処理が不要となり、作業の煩雑さが解消され、貼り合わせ基板の生産効率を高めることができる。しかも、裏面照射型固体撮像素子などの製造工程への適用が可能となる。また、薄膜化ストップ層をポーラス化したので、例えばポーラスではない不完全酸化膜の薄膜化ストップ層を研磨する場合に比べて、ウェーハ面内での研磨量均一性を保持し、薄膜化ストップ層を高精度に除去することができる。さらに、不織布にウレタンを含浸させて湿式発泡させたスエード状の研磨布を使用し、ＫＯＨ研磨液を供給しながら、メカノケミカル研磨により薄膜化ストップ層を研磨により除去している。その結果、シリコンからなる活性層とポーラスな薄膜化ストップ層とのＫＯＨ研磨液によるエッチングレート差が拡大し、薄膜化ストップ層の研磨の終端が検知し易くなる。
以下、実施例１の貼り合わせウェーハに対して次の試験を実施し、研磨前後の活性層の膜厚およびその膜厚均一性と、薄膜化ストップ層の研磨量とその研磨量均一性とを評価した結果を報告する。
（比較例１）
薄膜化ストップ層が露出した貼り合わせウェーハを、枚葉式の片面研磨装置へ搬送した。ここでは、薄膜化ストップ層を下向きにして研磨ヘッドの下面に貼り合わせウェーハを固定した。また、研磨定盤の上面には、不織布にウレタンを含浸させて湿式発泡させた研磨布（スウェードタイプ）を貼着した。次に、研磨ヘッドを徐々に下降させて活性層用ウェーハのエッチング面を押圧し、研磨定盤を３０ｒｐｍで回転させ、かつ研磨ヘッドを３１ｒｐｍで研磨定盤と同一方向へ回転させることで、薄膜化ストップ層を６００秒間研磨し、活性層の膜厚およびその膜厚均一性とを評価した。その結果から、薄膜化ストップ層の研磨量およびその研磨量均一性も評価した。結果を表１に示す。
Figure 2011061060
研磨中は、平均粒径０．０５μｍの遊離砥粒（シリカ）が砥粒濃度０．０１質量％で分散されたＫＯＨ研磨液を、０．５リットル／分で研磨布へ供給した。また、貼り合わせウェーハの研磨前後の活性層の膜厚の評価は、エリプソメータ（ＫＬＡテンコール社製のＡｓｅｔ）を使用し、ウェーハ面内１２０点の測定を行った。活性層の膜厚均一性は、ウェーハ面内１２０点の測定点の中で「最大値−最小値」によって定義した。また、研磨量均一性の評価は、ウェーハ面内１２０点の研磨量を、研磨前後の活性層厚の差から算出し、その平均値を求めることで行った。
（比較例２）
薄膜化ストップ層が露出した別の貼り合わせウェーハを、前記片面研磨装置に移送し、研磨時間を８９０秒間に変更した他は、比較例１と同じ条件で各貼り合わせウェーハの薄膜化ストップ層を研磨した。その結果を同じく表１に示す。
（試験例１）
薄膜化ストップ層が露出したまた別の貼り合わせウェーハを、ＨＦ濃度が８質量％のＨＦ溶液（２５℃）に１５分間浸漬し、薄膜化ストップ層中のシリコン酸化物をエッチングしてポーラス化した。その後、比較例１と同じ条件（研磨時間は６００秒間）で、貼り合わせウェーハの薄膜化ストップ層を研磨し、研磨後の活性層の膜厚および活性層の膜厚均一性を評価した。また、その結果から、薄膜化ストップ層の研磨量および薄膜化ストップ層の研磨量均一性も評価した。その結果を同じく表１に示す。
（試験例２）
薄膜化ストップ層が露出したさらに別の貼り合わせウェーハを、試験例１と同様の条件でＨＦ濃度が８質量％のＨＦ溶液（２５℃）に浸漬し、薄膜化ストップ層中のシリコン酸化物をエッチングしてポーラス化した。その後、前記片面研磨装置に移送し、研磨時間を８９０秒間に変更した他は、試験例１と同じ条件で貼り合わせウェーハの薄膜化ストップ層を研磨した。その結果を同じく表１に示す。
表１より明らかなように、ＨＦ溶液に浸漬しない比較例１，２に比べて、ＨＦ溶液に浸漬してポーラスな薄膜化ストップ層とした試験例１，２の方が、研磨時間が６００秒、８９０秒の何れの場合にも、研磨量が増加するとともに、ウェーハ面内での研磨量均一性も高まった。その結果、研磨後の活性層の膜厚は低減し、研磨後のウェーハ面内での活性層の膜厚均一性も高まった。
この発明は、活性層用ウェーハと支持基板用ウェーハとの貼り合わせ後、高温熱処理を施さずに貼り合わせ基板を作製できるので、例えばデバイスの熱劣化を嫌う裏面照射型固体撮像素子などの製造などに有用である。

Claims (3)

  1. シリコンからなる活性層用ウェーハの表面から酸素をイオン注入して、前記活性層用ウェーハの表層に、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を形成し、かつ該薄膜化ストップ層より前記活性層用ウェーハの表面側に活性層を形成し、
    その後、該活性層の表面に直接または絶縁膜を介して間接的に、シリコンからなる支持基板用ウェーハを貼り合わせて貼り合わせウェーハを作製し、
    この貼り合わせ後、前記活性層用ウェーハを、該活性層用ウェーハの裏面側から薄膜化して前記薄膜化ストップ層を露出させ、
    次に、前記貼り合わせウェーハをＨＦ溶液に浸漬し、前記露出した薄膜化ストップ層中のシリコン酸化物を除去することで前記薄膜化ストップ層をポーラス化し、
    その後、該ポーラスな薄膜化ストップ層を研磨により除去する貼り合わせ基板の製造方法。
  2. 前記ＨＦ溶液はＨＦ濃度が１〜５０質量％で、該ＨＦ溶液への前記貼り合わせウェーハの浸漬時間が１〜６０分である請求項１に記載の貼り合わせ基板の製造方法。
  3. 前記薄膜化ストップ層の研磨は、不織布にウレタンを含浸させて、該ウレタンを湿式発泡させた研磨布と、アルカリ性研磨液とを使用するメカノケミカル研磨である請求項１または請求項２に記載の貼り合わせ基板の製造方法。
JP2009210335A 2009-09-11 2009-09-11 貼り合わせ基板の製造方法 Pending JP2011061060A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009210335A JP2011061060A (ja) 2009-09-11 2009-09-11 貼り合わせ基板の製造方法
TW099125110A TW201133565A (en) 2009-09-11 2010-07-29 Method of fabricating laminated substrate
US12/877,439 US20110065258A1 (en) 2009-09-11 2010-09-08 Method of producing bonded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009210335A JP2011061060A (ja) 2009-09-11 2009-09-11 貼り合わせ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011061060A true JP2011061060A (ja) 2011-03-24

Family

ID=43730985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009210335A Pending JP2011061060A (ja) 2009-09-11 2009-09-11 貼り合わせ基板の製造方法

Country Status (3)

Country Link
US (1) US20110065258A1 (ja)
JP (1) JP2011061060A (ja)
TW (1) TW201133565A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
TW201133565A (en) 2011-10-01
US20110065258A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
JP6179530B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2001048825A1 (fr) Procédé de production de tranche collée
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP5673572B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
TW200901450A (en) Method for manufacturing semiconductor substrates
JP2011071193A (ja) 貼合せｓｏｉウェーハ及びその製造方法
US20100285655A1 (en) Method of producing bonded wafer
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2011054704A (ja) 貼り合わせウェーハの製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP2011061060A (ja) 貼り合わせ基板の製造方法
JP5470839B2 (ja) 貼り合わせシリコンウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
US20100144119A1 (en) Method of producing bonded wafer
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2012104666A (ja) 貼り合わせウェーハ及びその製造方法
JP4153810B2 (ja) Ｓｏｉウェーハの製造方法