JP2011054704A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2011054704A JP2011054704A JP2009201379A JP2009201379A JP2011054704A JP 2011054704 A JP2011054704 A JP 2011054704A JP 2009201379 A JP2009201379 A JP 2009201379A JP 2009201379 A JP2009201379 A JP 2009201379A JP 2011054704 A JP2011054704 A JP 2011054704A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- layer
- active layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成する。
【選択図】図4
Description
しかしながら、このようにして得られた貼り合わせウェーハは、その後の熱処理の影響で、貼り合わせ界面に欠陥が発生し易く、また貼り合わせ界面での凹凸が著しくなるという問題があった。
本発明は上記の知見に立脚するものである。
1.面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成することを特徴とする貼り合わせウェーハの製造方法。
まず、本発明で対象とする貼り合わせウェーハの基板について説明する。
本発明では、貼り合わせウェーハ基板として、面方位の異なる2枚のシリコンウェーハを用いる。このようなシリコンウェーハとしては、(100)ウェーハ、(110)ウェーハおよび(111)ウェーハが考えられ、これらはそれぞれ活性層用ウェーハまたは支持基板用ウェーハとして使用することができる。
なお、かような貼り合わせウェーハとしては、貼り合せに適した表面ラフネスが良好なものであれば、ドーパントの種類、濃度および酸素濃度などは限定されない。ただし、欠陥をより低減するためには、COPがないまたは少ないウェーハが好ましい。
なお、同図では、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いる場合について示している。
同図に示したとおり、まず活性層用(110)ウェーハの所定深さ位置に水素イオンを注入し、活性層用ウェーハの内部にはく離層としてのイオン注入層を形成したのち、支持基板用(100)ウェーハと直接貼り合わせる。ついで、貼り合わせたウェーハに剥離熱処理を施したのち、酸化処理により所定厚みの酸化膜を形成後、この酸化膜を除去する処理を施して、所定厚みのSOI層を形成する。
すなわち、上記したように、貼り合わせ界面にアモルファス層を介して貼り合わせると、その後の熱処理により、アモルファス層は結晶化して貼り合せた基板と同じ結晶方位を持つ結晶に変化し、その結果、貼り合わせ界面における欠陥が少なく、かつフラットな貼り合わせ界面を有する貼り合わせウェーハとすることができるのである。
この方法によれば、注入条件を適宜設定することにより、形成するアモルファス層の厚み制御を比較的簡単に行うことができる。
活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入し、ついで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、ついで(酸化処理+酸化膜除去処理)を行ったのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
これに対し、貼り合わせに先立ち、活性層用(110)ウェーハの表面にアモルファス層を形成した場合(図3,図4)はいずれも、A方向およびB方向から見た貼り合わせ界面ともに、欠陥の発生はなく、またフラットな貼り合わせ界面が得られていた。
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した。ついで、支持基板用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、ついで(酸化処理+酸化膜除去処理)を行ったのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から200 nmの深さ位置に注入量のピーク(イオン注入層)がくるように酸素イオンを注入して、イオン注入層を形成したのち、熱処理を施した。ついで、活性層用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、貼り合わせ強度を増すための強化熱処理を施したのち、活性層用ウェーハの酸化物層が露出するまで研磨して薄膜化し、HF処理後、酸化物を除去したのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から200 nmの深さ位置に注入量のピーク(イオン注入層)がくるように酸素イオンを注入して、イオン注入層を形成したのち、熱処理を施した。
ついで、支持基板用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、貼り合わせ強度を増すための強化熱処理を施したのち、活性層用ウェーハの酸化物層が露出するまで研磨して薄膜化し、HF処理後、酸化物を除去したのち、最終熱処理を行って貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
Claims (4)
- 面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成することを特徴とする貼り合わせウェーハの製造方法。 - 前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(110)ウェーハの表面にアモルファス層を形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
- 前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(100)ウェーハの表面にアモルファス層を形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
- 前記アモルファス層の厚みが3〜100 nmであることを特徴とする請求項1〜3のいずれかに記載の貼り合わせウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201379A JP2011054704A (ja) | 2009-09-01 | 2009-09-01 | 貼り合わせウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201379A JP2011054704A (ja) | 2009-09-01 | 2009-09-01 | 貼り合わせウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054704A true JP2011054704A (ja) | 2011-03-17 |
Family
ID=43943435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201379A Pending JP2011054704A (ja) | 2009-09-01 | 2009-09-01 | 貼り合わせウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011054704A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017216411A (ja) * | 2016-06-02 | 2017-12-07 | 株式会社Sumco | 接合ウェーハの製造方法および接合ウェーハ |
KR20180084086A (ko) * | 2016-02-25 | 2018-07-24 | 가부시키가이샤 사무코 | 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼 |
JP2019091923A (ja) * | 2019-02-07 | 2019-06-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
US10796944B2 (en) | 2014-06-24 | 2020-10-06 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
JPH04106915A (ja) * | 1990-08-24 | 1992-04-08 | Mitsubishi Electric Corp | 半導体基板およびその製造方法 |
JP2000091176A (ja) * | 1998-09-10 | 2000-03-31 | Toyota Central Res & Dev Lab Inc | 基板張り合わせ方法 |
JP2008205062A (ja) * | 2007-02-19 | 2008-09-04 | Covalent Materials Corp | 半導体基板の製造方法および半導体基板 |
-
2009
- 2009-09-01 JP JP2009201379A patent/JP2011054704A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289109A (ja) * | 1988-05-16 | 1989-11-21 | Nippon Soken Inc | 半導体装置の製造方法 |
JPH04106915A (ja) * | 1990-08-24 | 1992-04-08 | Mitsubishi Electric Corp | 半導体基板およびその製造方法 |
JP2000091176A (ja) * | 1998-09-10 | 2000-03-31 | Toyota Central Res & Dev Lab Inc | 基板張り合わせ方法 |
JP2008205062A (ja) * | 2007-02-19 | 2008-09-04 | Covalent Materials Corp | 半導体基板の製造方法および半導体基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10796944B2 (en) | 2014-06-24 | 2020-10-06 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US11348825B2 (en) | 2014-06-24 | 2022-05-31 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US11776842B2 (en) | 2014-06-24 | 2023-10-03 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
KR20180084086A (ko) * | 2016-02-25 | 2018-07-24 | 가부시키가이샤 사무코 | 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼 |
KR102129190B1 (ko) * | 2016-02-25 | 2020-07-01 | 가부시키가이샤 사무코 | 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼 |
JP2017216411A (ja) * | 2016-06-02 | 2017-12-07 | 株式会社Sumco | 接合ウェーハの製造方法および接合ウェーハ |
JP2019091923A (ja) * | 2019-02-07 | 2019-06-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
JP2022020710A (ja) * | 2019-02-07 | 2022-02-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
JP7476156B2 (ja) | 2019-02-07 | 2024-04-30 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を表面処理するための方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3395661B2 (ja) | Soiウエーハの製造方法 | |
TWI310962B (ja) | ||
JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
JP5706391B2 (ja) | Soiウエーハの製造方法 | |
US10424484B2 (en) | Method for manufacturing a bonded SOI wafer | |
US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
EP1791175A2 (en) | Method of manufacturing bonded wafer | |
JP2006173568A (ja) | Soi基板の製造方法 | |
JP2006270039A (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
JP2008066500A (ja) | 貼り合わせウェーハおよびその製造方法 | |
JP5183958B2 (ja) | Soiウエーハの製造方法 | |
JP2005311199A (ja) | 基板の製造方法 | |
JP2011054704A (ja) | 貼り合わせウェーハの製造方法 | |
EP2244286A2 (en) | Method for producing semiconductor substrate | |
JP2009253212A (ja) | Soi基板の製造方法 | |
JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2006165061A (ja) | Soiウェーハの製造方法 | |
JP2010135539A (ja) | 貼り合わせウェーハの製造方法 | |
JP2010525598A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
US7902043B2 (en) | Method of producing bonded wafer | |
JP2010153637A (ja) | 貼り合わせウェーハの製造方法 | |
JP2010161134A (ja) | 貼り合わせウェーハの製造方法 | |
JP2012186292A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Effective date: 20140722 Free format text: JAPANESE INTERMEDIATE CODE: A02 |