JP2011054704A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2011054704A
JP2011054704A JP2009201379A JP2009201379A JP2011054704A JP 2011054704 A JP2011054704 A JP 2011054704A JP 2009201379 A JP2009201379 A JP 2009201379A JP 2009201379 A JP2009201379 A JP 2009201379A JP 2011054704 A JP2011054704 A JP 2011054704A
Authority
JP
Japan
Prior art keywords
wafer
bonded
layer
active layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009201379A
Other languages
English (en)
Inventor
Masashi Murakami
賢史 村上
Tatsumi Kusaba
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009201379A priority Critical patent/JP2011054704A/ja
Publication of JP2011054704A publication Critical patent/JP2011054704A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】面方位の異なる2枚のシリコンウェーハを直接貼り合わせた場合に懸念される貼り合わせ界面での欠陥や凹凸の発生を低減して、フラットな貼り合わせ面とする。
【解決手段】面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成する。
【選択図】図4

Description

本発明は、貼り合わせウェーハの製造方法に際し、特に、従来よりも貼り合わせ界面における欠陥を低減し、かつフラットな貼り合わせ面を達成しようとするものである。
一般的な貼り合わせウェーハの製造方法としては、2枚のシリコンウェーハを、酸化膜等の絶縁膜を介し、または介さずに直接、貼り合わせ、SOI層側となるシリコンウェーハを研削・研磨してSOI層を形成する方法(研削研磨法)や、SOI層側となるシリコンウェーハ(活性層用ウェーハ)の表層部に、水素イオン等を打ち込んでイオン注入層を形成した後、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって、SOI層を形成する方法(スマートカット法)が知られている(例えば、特許文献1、特許文献2)。
特開平11−67701号公報 特開平5−211128号公報
従来、(100)ウェーハと(110)ウェーハとを、直接貼り合わせて貼り合わせウェーハを作製する場合、両ウェーハの表面の自然酸化膜をHF処理により取り除いた後は、そのまま貼り合わせていた。
しかしながら、このようにして得られた貼り合わせウェーハは、その後の熱処理の影響で、貼り合わせ界面に欠陥が発生し易く、また貼り合わせ界面での凹凸が著しくなるという問題があった。
本発明は、上記の問題を有利に解決するもので、面方位の異なる2枚のシリコンウェーハを直接貼り合わせた場合に懸念される貼り合わせ界面での欠陥や凹凸の発生を効果的に低減して、フラットな貼り合わせ面を有する貼り合わせウェーハの有利な製造方法を提案することを目的とする。
さて、発明者らは、上記の課題を解決すべく鋭意研究を重ねた結果、2枚のシリコンウェーハの貼り合わせに先立ち、少なくとも一方のウェーハの表面にアモルファス層を形成したのち貼り合わせる、換言すると、貼り合わせ界面にアモルファス層を介して貼り合わせると、その後の熱処理により、アモルファス層は結晶化して貼り合せた基板と同じ結晶方位を持つ結晶に変化し、その結果、貼り合わせ界面における欠陥が少なく、かつフラットな貼り合わせ界面が得られることの知見を得た。
本発明は上記の知見に立脚するものである。
すなわち、本発明の要旨構成は次のとおりである。
1.面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成することを特徴とする貼り合わせウェーハの製造方法。
2.前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(110)ウェーハの表面にアモルファス層を形成することを特徴とする上記1記載の貼り合わせウェーハの製造方法。
3.前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(100)ウェーハの表面にアモルファス層を形成することを特徴とする上記1記載の貼り合わせウェーハの製造方法。
4.前記アモルファス層の厚みが3〜100 nmであることを特徴とする上記1〜3のいずれかに記載の貼り合わせウェーハの製造方法。
本発明によれば、面方位の異なる2枚のシリコンウェーハを直接貼り合わせる場合に、従来懸念された、貼り合わせ界面における欠陥や凹凸の発生を効果的に軽減して、フラットな貼り合わせ面とすることができる。
本発明のプロセスフローを示す図である。 従来法に従い、貼り合わせ界面にアモルファス層を介さずに(T=0nm)貼り合わせた場合における、A方向およびB方向から見た貼り合わせ界面の状態を示す顕微鏡写真である。 本発明に従い、貼り合わせ界面にアモルファス層を介して(T=3nm)貼り合わせた場合における、A方向およびB方向から見た貼り合わせ界面の状態を示す顕微鏡写真である。 本発明に従い、貼り合わせ界面にアモルファス層を介して(T=10nm)貼り合わせた場合における、A方向およびB方向から見た貼り合わせ界面の状態を示す顕微鏡写真である。
以下、本発明を具体的に説明する。
まず、本発明で対象とする貼り合わせウェーハの基板について説明する。
本発明では、貼り合わせウェーハ基板として、面方位の異なる2枚のシリコンウェーハを用いる。このようなシリコンウェーハとしては、(100)ウェーハ、(110)ウェーハおよび(111)ウェーハが考えられ、これらはそれぞれ活性層用ウェーハまたは支持基板用ウェーハとして使用することができる。
なお、かような貼り合わせウェーハとしては、貼り合せに適した表面ラフネスが良好なものであれば、ドーパントの種類、濃度および酸素濃度などは限定されない。ただし、欠陥をより低減するためには、COPがないまたは少ないウェーハが好ましい。
次に、図1に示すプロセスフローに従い、本発明の基本製造工程を具体的に説明する。
なお、同図では、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いる場合について示している。
同図に示したとおり、まず活性層用(110)ウェーハの所定深さ位置に水素イオンを注入し、活性層用ウェーハの内部にはく離層としてのイオン注入層を形成したのち、支持基板用(100)ウェーハと直接貼り合わせる。ついで、貼り合わせたウェーハに剥離熱処理を施したのち、酸化処理により所定厚みの酸化膜を形成後、この酸化膜を除去する処理を施して、所定厚みのSOI層を形成する。
しかしながら、上記のようにして得られたウェーハは、その後の熱処理、例えば貼り合わせ界面の結合を強固にするための熱処理や、表面を平坦にするための熱処理、所定厚さのSOI層とするための熱処理の影響により、貼り合わせ界面に凹凸が生じたり、貼り合わせ界面に島状SiO2などの欠陥が形成されていたことは前述したとおりである。
これに対し、本発明では、2枚のシリコンウェーハの貼り合わせに先立ち、少なくとも一方のウェーハの表面にアモルファス層を形成したのち貼り合わせることにより、上記の問題を解決するのである。
すなわち、上記したように、貼り合わせ界面にアモルファス層を介して貼り合わせると、その後の熱処理により、アモルファス層は結晶化して貼り合せた基板と同じ結晶方位を持つ結晶に変化し、その結果、貼り合わせ界面における欠陥が少なく、かつフラットな貼り合わせ界面を有する貼り合わせウェーハとすることができるのである。
ここに、ウェーハ表面をアモルファス層とする手段としては、Ar(アルゴン)を含む不活性元素をウェーハ表面からイオン注入装置により注入して、ウェーハ表面をアモルファス層とする方法が好適である。不活性元素としてAr(アルゴン)を選択する場合は、1×1014〜1×1016/cm2のドーズ量で、かつ5〜200 keVの注入エネルギーでイオン注入を行うことが好ましい。
この方法によれば、注入条件を適宜設定することにより、形成するアモルファス層の厚み制御を比較的簡単に行うことができる。
また、本発明において、ウェーハ表面に形成するアモルファス層の厚みは3〜100nm程度とすることが好ましい。というのは、アモルファス層の厚みが3nm未満では、界面における凹凸や欠陥の低減効果に乏しく、一方100nmを超えると、アモルファス層が単結晶化するために長時間の熱処理が必要になり、熱処理時間が短いと単結晶化が不十分で、アモルファス層が残存してしまうからである。より好ましくは3〜20nmの範囲である。
以上、主にスマートカット法によって貼り合わせウェーハを作製する場合について説明したが、本発明は、研削研磨法や(酸素注入+研磨ストップ法)などその他の方法によって貼り合わせウェーハを作製する場合にも、同様に適用できることはいうまでもない。
実施例1(スマートカット法)
活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入し、ついで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、ついで(酸化処理+酸化膜除去処理)を行ったのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
かくして得られた貼り合わせウェーハの貼り合わせ界面における凹凸、欠陥およびアモルファス層の残存の有無について調べた結果を表1に示す。また、貼り合わせウェーハを、(110)ウェーハの[100]方向(以下、A方向という)および(110)ウェーハの[110]方向(以下、B方向という)からそれぞれ観察したときの貼り合わせ界面の状態について調べた結果を、図2(T=0nmの場合)、図3(T=3nmの場合)および図4(T=10nmの場合)にそれぞれ示す。
図2に示したとおり、活性層用(110)ウェーハの表面にアモルファス層を形成しなかった場合は、A方向から見た貼り合わせ界面に激しい凹凸が生じていた。
これに対し、貼り合わせに先立ち、活性層用(110)ウェーハの表面にアモルファス層を形成した場合(図3,図4)はいずれも、A方向およびB方向から見た貼り合わせ界面ともに、欠陥の発生はなく、またフラットな貼り合わせ界面が得られていた。
Figure 2011054704
実施例2(スマートカット法)
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した。ついで、支持基板用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、ついで(酸化処理+酸化膜除去処理)を行ったのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
かくして得られた貼り合わせウェーハの貼り合わせ界面における凹凸、欠陥およびアモルファス層の残存の有無について調べた結果を表2に示す。また、貼り合わせウェーハの貼り合わせ界面の状態を、A方向およびB方向からそれぞれ観察した結果、実施例1の場合と同様、ウェーハの貼り合わせ面にアモルファス層を形成しなかった場合(T=0nmの場合)は、A方向から見た貼り合わせ界面に激しい凹凸が生じていたのに対し、貼り合わせに先立ち、支持基板用(100)ウェーハの表面にアモルファス層を形成した場合(T=3nmおよびT=10nmの場合)にはいずれも、A方向およびB方向から見た貼り合わせ界面ともに、欠陥の発生はなく、またフラットな貼り合わせ界面が得られていた。
Figure 2011054704
実施例3(酸素注入+研磨ストップ法)
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から200 nmの深さ位置に注入量のピーク(イオン注入層)がくるように酸素イオンを注入して、イオン注入層を形成したのち、熱処理を施した。ついで、活性層用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、貼り合わせ強度を増すための強化熱処理を施したのち、活性層用ウェーハの酸化物層が露出するまで研磨して薄膜化し、HF処理後、酸化物を除去したのち、最終熱処理を施して貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
かくして得られた貼り合わせウェーハの貼り合わせ界面における凹凸、欠陥およびアモルファス層の残存の有無について調べた結果を表3に示す。また、貼り合わせウェーハの貼り合わせ界面の状態を、A方向およびB方向からそれぞれ観察した結果、実施例1,2の場合と同様、ウェーハの貼り合わせ面にアモルファス層を形成しなかった場合(T=0nmの場合)は、A方向から見た貼り合わせ界面に激しい凹凸が生じていたのに対し、貼り合わせに先立ち、活性層用(110)ウェーハの表面にアモルファス層を形成した場合(T=3nmおよびT=10nmの場合)にはいずれも、A方向およびB方向から見た貼り合わせ界面ともに、欠陥の発生はなく、またフラットな貼り合わせ界面が得られていた。
Figure 2011054704
実施例4(酸素注入+研磨ストップ法)
同様に、活性層用ウェーハとして(110)ウェーハを、また支持基板用ウェーハとして(100)ウェーハを用いた。
まず、活性層用ウェーハの表面から200 nmの深さ位置に注入量のピーク(イオン注入層)がくるように酸素イオンを注入して、イオン注入層を形成したのち、熱処理を施した。
ついで、支持基板用ウェーハの表面にTnmの厚みでアモルファス層を形成したのち、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた。その後、貼り合わせ強度を増すための強化熱処理を施したのち、活性層用ウェーハの酸化物層が露出するまで研磨して薄膜化し、HF処理後、酸化物を除去したのち、最終熱処理を行って貼り合わせ半導体基板を作製した。
ここに、Tは、0nm、3nm、10nm、20nm、50nm、100nmの6水準とした。また、最終熱処理は、処理a:1100℃×2h、処理b:1200℃×1hの2水準とした。
かくして得られた貼り合わせウェーハの貼り合わせ界面における凹凸、欠陥およびアモルファス層の残存の有無について調べた結果を表4に示す。また、貼り合わせウェーハの貼り合わせ界面の状態を、A方向およびB方向からそれぞれ観察した結果、実施例1,2の場合と同様、ウェーハの貼り合わせ面にアモルファス層を形成しなかった場合(T=0nmの場合)は、A方向から見た貼り合わせ界面に激しい凹凸が生じていたのに対し、貼り合わせに先立ち、支持基板用(100)ウェーハの表面にアモルファス層を形成した場合(T=3nmおよびT=10nmの場合)にはいずれも、A方向およびB方向から見た貼り合わせ界面ともに、欠陥の発生はなく、またフラットな貼り合わせ界面が得られていた。
Figure 2011054704

Claims (4)

  1. 面方位の異なる2枚のシリコンウェーハを活性層用ウェーハおよび支持基板用ウェーハとして、絶縁膜を介さずに直接貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
    貼り合わせに先立ち、上記2枚のシリコンウェーハのうち少なくとも一方のウェーハの表面にアモルファス層を形成することを特徴とする貼り合わせウェーハの製造方法。
  2. 前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(110)ウェーハの表面にアモルファス層を形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記2枚のシリコンウェーハが(100)ウェーハと(110)ウェーハであり、かつ(100)ウェーハの表面にアモルファス層を形成することを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  4. 前記アモルファス層の厚みが3〜100 nmであることを特徴とする請求項1〜3のいずれかに記載の貼り合わせウェーハの製造方法。
JP2009201379A 2009-09-01 2009-09-01 貼り合わせウェーハの製造方法 Pending JP2011054704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009201379A JP2011054704A (ja) 2009-09-01 2009-09-01 貼り合わせウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201379A JP2011054704A (ja) 2009-09-01 2009-09-01 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2011054704A true JP2011054704A (ja) 2011-03-17

Family

ID=43943435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201379A Pending JP2011054704A (ja) 2009-09-01 2009-09-01 貼り合わせウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2011054704A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216411A (ja) * 2016-06-02 2017-12-07 株式会社Sumco 接合ウェーハの製造方法および接合ウェーハ
KR20180084086A (ko) * 2016-02-25 2018-07-24 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
JP2019091923A (ja) * 2019-02-07 2019-06-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
US10796944B2 (en) 2014-06-24 2020-10-06 Ev Group E. Thallner Gmbh Method and device for surface treatment of substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289109A (ja) * 1988-05-16 1989-11-21 Nippon Soken Inc 半導体装置の製造方法
JPH04106915A (ja) * 1990-08-24 1992-04-08 Mitsubishi Electric Corp 半導体基板およびその製造方法
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
JP2008205062A (ja) * 2007-02-19 2008-09-04 Covalent Materials Corp 半導体基板の製造方法および半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289109A (ja) * 1988-05-16 1989-11-21 Nippon Soken Inc 半導体装置の製造方法
JPH04106915A (ja) * 1990-08-24 1992-04-08 Mitsubishi Electric Corp 半導体基板およびその製造方法
JP2000091176A (ja) * 1998-09-10 2000-03-31 Toyota Central Res & Dev Lab Inc 基板張り合わせ方法
JP2008205062A (ja) * 2007-02-19 2008-09-04 Covalent Materials Corp 半導体基板の製造方法および半導体基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796944B2 (en) 2014-06-24 2020-10-06 Ev Group E. Thallner Gmbh Method and device for surface treatment of substrates
US11348825B2 (en) 2014-06-24 2022-05-31 Ev Group E. Thallner Gmbh Method and device for surface treatment of substrates
US11776842B2 (en) 2014-06-24 2023-10-03 Ev Group E. Thallner Gmbh Method and device for surface treatment of substrates
KR20180084086A (ko) * 2016-02-25 2018-07-24 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
KR102129190B1 (ko) * 2016-02-25 2020-07-01 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
JP2017216411A (ja) * 2016-06-02 2017-12-07 株式会社Sumco 接合ウェーハの製造方法および接合ウェーハ
JP2019091923A (ja) * 2019-02-07 2019-06-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
JP2022020710A (ja) * 2019-02-07 2022-02-01 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
JP7476156B2 (ja) 2019-02-07 2024-04-30 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Soiウエーハの製造方法
TWI310962B (ja)
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP5706391B2 (ja) Soiウエーハの製造方法
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
US9496130B2 (en) Reclaiming processing method for delaminated wafer
EP1791175A2 (en) Method of manufacturing bonded wafer
JP2006173568A (ja) Soi基板の製造方法
JP2006270039A (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
JP5183958B2 (ja) Soiウエーハの製造方法
JP2005311199A (ja) 基板の製造方法
JP2011054704A (ja) 貼り合わせウェーハの製造方法
EP2244286A2 (en) Method for producing semiconductor substrate
JP2009253212A (ja) Soi基板の製造方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2006165061A (ja) Soiウェーハの製造方法
JP2010135539A (ja) 貼り合わせウェーハの製造方法
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
US7902043B2 (en) Method of producing bonded wafer
JP2010153637A (ja) 貼り合わせウェーハの製造方法
JP2010161134A (ja) 貼り合わせウェーハの製造方法
JP2012186292A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Effective date: 20140722

Free format text: JAPANESE INTERMEDIATE CODE: A02