JP2010525598A - 複合材料ウェハの製造方法および対応する複合材料ウェハ - Google Patents
複合材料ウェハの製造方法および対応する複合材料ウェハ Download PDFInfo
- Publication number
- JP2010525598A JP2010525598A JP2010504886A JP2010504886A JP2010525598A JP 2010525598 A JP2010525598 A JP 2010525598A JP 2010504886 A JP2010504886 A JP 2010504886A JP 2010504886 A JP2010504886 A JP 2010504886A JP 2010525598 A JP2010525598 A JP 2010525598A
- Authority
- JP
- Japan
- Prior art keywords
- donor substrate
- insulating layer
- substrate
- layer
- composite material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【選択図】 図1
Description
Claims (15)
- a)ドナー基板(1)を用意するステップと、
b)前記ドナー基板(1)上に第1の絶縁層(3)を形成するステップと、
c)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
d)前記ドナー基板(1)をハンドル基板(9)に貼り付けるステップと、
e)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を前記ハンドル基板(9)上に転写して、複合材料ウェハ(11)を形成するステップと、
を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法において、
前記第1の絶縁層(3)が、500Å以下の厚さで形成され、当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用されることを特徴とする、複合材料ウェハの製造方法。 - ステップd)の前に、前記ハンドル基板上に第2の絶縁層(17)を形成するステップをさらに備える、請求項1に記載の方法。
- ステップd)の前に、前記第1の絶縁層上に第3の絶縁層(21)を堆積するステップをさらに備える、請求項1または2に記載の方法。
- 前記第1の絶縁層(3)が、酸化によって形成される熱絶縁層である、請求項1〜3のいずれか一項に記載の方法。
- ステップd)において、前記ドナー基板(1)の前記第1の絶縁層(3)または第3の絶縁層(21)の表面で貼り付けが生じる、請求項1〜4のいずれか一項に記載の方法。
- a)ドナー基板(1)を用意するステップと、
b)前記ドナー基板(1)上に第1の絶縁層(31)を堆積するステップと、
c)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
d)前記ドナー基板(1)をハンドル基板(9)に貼り付けるステップと、
e)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を前記ハンドル基板(9)上に転写して、複合材料ウェハ(11d)を形成するステップと、
を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。 - ステップe)の後、特に、中性雰囲気下の熱処理によって、前記堆積された絶縁層(31)の密度を高めるステップf)をさらに備える、請求項3または6に記載の方法。
- 前記堆積ステップが、低温、特に、750℃未満、特に、400℃〜600℃の範囲で実行される、請求項3、6または7に記載の方法。
- ステップd)において、前記ドナー基板(1)の前記第1の絶縁層(31)の表面で貼り付けが生じる、請求項6〜8のいずれか一項に記載の方法。
- a)ドナー基板(1)を用意するステップと、
b)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
c)ハンドル基板(9)を用意するステップと、
d)前記ハンドル基板(9)上に第1の絶縁層(41)を形成するステップと、
e)前記ドナー基板(1)を前記第1の絶縁層(41)に貼り付けるステップと、
f)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を、前記ハンドル基板(9)上の前記第1の絶縁層(41)上に転写して、複合材料ウェハ(11e)を形成するステップと、
を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。 - ステップe)において、ドナー基板(1)の表面で貼り付けが生じる、請求項10に記載の方法。
- 前記第1の絶縁層(3,31,41)および/または第2の絶縁層(17)および/または第3の絶縁層(21)が、二酸化シリコン層である、請求項1〜11のいずれか一項に記載の方法。
- a)第1の結晶方位のドナー基板(51)を用意するステップと、
b)前記ドナー基板(51)に所定の分割エリア(7)を形成するステップと、
c)前記ドナー基板(51)の結晶方位とは異なる結晶方位を有するハンドル基板(53)を用意するステップと、
d)前記ドナー基板(51)をハンドル基板(53)に貼り付けるステップと、
e)前記所定の分割エリア(7)で前記ドナー基板(51)を剥離することで、前記ドナー基板(51)の層(55)を前記ハンドル基板(53)上に転写して、複合材料ウェハ(11f)を形成するステップと、
を備えるハイブリッド配向ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(55)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。 - ステップd)において、前記ドナー基板(51)の表面で直接貼り付けが生じる、請求項13に記載の方法。
- 請求項1〜14のいずれか一項に記載の製造方法の1つを行っている際に得られる再利用されるドナー基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07290528A EP1986229A1 (en) | 2007-04-27 | 2007-04-27 | Method for manufacturing compound material wafer and corresponding compound material wafer |
PCT/IB2008/000141 WO2008132564A1 (en) | 2007-04-27 | 2008-01-16 | Method for manufacturing compound materialn wafer and corresponding compound material wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010525598A true JP2010525598A (ja) | 2010-07-22 |
Family
ID=38198574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010504886A Pending JP2010525598A (ja) | 2007-04-27 | 2008-01-16 | 複合材料ウェハの製造方法および対応する複合材料ウェハ |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080268621A1 (ja) |
EP (1) | EP1986229A1 (ja) |
JP (1) | JP2010525598A (ja) |
KR (1) | KR20100014253A (ja) |
CN (1) | CN101558486A (ja) |
SG (1) | SG178757A1 (ja) |
WO (1) | WO2008132564A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2614518A4 (en) * | 2010-09-10 | 2016-02-10 | VerLASE TECHNOLOGIES LLC | METHODS OF MANUFACTURING OPTOELECTRONIC DEVICES USING SEMICONDUCTOR DONOR DETACHED LAYERS AND DEVICES MANUFACTURED THEREBY |
WO2012154159A1 (en) | 2011-05-06 | 2012-11-15 | Hewlett-Packard Development Company, L.P. | Image-based automation systems and methods |
FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
FR2992464B1 (fr) * | 2012-06-26 | 2015-04-03 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
US8946054B2 (en) | 2013-04-19 | 2015-02-03 | International Business Machines Corporation | Crack control for substrate separation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000331899A (ja) * | 1999-05-21 | 2000-11-30 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法およびsoiウェーハ |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
JP2006156770A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
JP2006527478A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 有用層で被覆された一対の基板の同時製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
JP3932369B2 (ja) | 1998-04-09 | 2007-06-20 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
US20030029957A1 (en) | 2001-08-13 | 2003-02-13 | Smith Ronald D. | System and method for manufacturing an ignition coil |
US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
DE602004013163T2 (de) * | 2004-11-19 | 2009-05-14 | S.O.I. Tec Silicon On Insulator Technologies S.A. | Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI) |
FR2881573B1 (fr) * | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
US20070117350A1 (en) * | 2005-08-03 | 2007-05-24 | Memc Electronic Materials, Inc. | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor |
-
2007
- 2007-04-27 EP EP07290528A patent/EP1986229A1/en not_active Withdrawn
- 2007-09-05 US US11/850,170 patent/US20080268621A1/en not_active Abandoned
-
2008
- 2008-01-16 WO PCT/IB2008/000141 patent/WO2008132564A1/en active Application Filing
- 2008-01-16 KR KR1020097011204A patent/KR20100014253A/ko active IP Right Grant
- 2008-01-16 JP JP2010504886A patent/JP2010525598A/ja active Pending
- 2008-01-16 CN CNA2008800011136A patent/CN101558486A/zh active Pending
- 2008-01-16 SG SG2012008546A patent/SG178757A1/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000331899A (ja) * | 1999-05-21 | 2000-11-30 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法およびsoiウェーハ |
JP2001203340A (ja) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | シリコン系結晶薄膜の形成方法 |
WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
JP2006527478A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 有用層で被覆された一対の基板の同時製造方法 |
JP2006156770A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 直接接合ウェーハの製造方法及び直接接合ウェーハ |
Also Published As
Publication number | Publication date |
---|---|
CN101558486A (zh) | 2009-10-14 |
EP1986229A1 (en) | 2008-10-29 |
KR20100014253A (ko) | 2010-02-10 |
WO2008132564A1 (en) | 2008-11-06 |
US20080268621A1 (en) | 2008-10-30 |
SG178757A1 (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100886620B1 (ko) | 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법 | |
JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法 | |
JP4651099B2 (ja) | 直接ウェハ結合による低欠陥のゲルマニウム膜の製造 | |
TWI310962B (ja) | ||
KR100796831B1 (ko) | 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법 | |
KR101302426B1 (ko) | 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법 | |
EP2149898B1 (en) | Method for manufacturing soi wafer | |
EP2256787B1 (en) | Process for producing soi wafer | |
JPH11307747A (ja) | Soi基板およびその製造方法 | |
JP2007251129A6 (ja) | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 | |
JP2004507084A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
KR101446517B1 (ko) | Soi 웨이퍼의 제조방법 | |
JP2006173568A (ja) | Soi基板の製造方法 | |
US20060276003A1 (en) | Wafer with diamond layer | |
JP2010525598A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
JPH1140786A (ja) | 半導体基板及びその製造方法 | |
JP2006344865A (ja) | Soi基板及び該基板の製造方法 | |
USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
JP2010161134A (ja) | 貼り合わせウェーハの製造方法 | |
US20040187769A1 (en) | Method of producing SOI wafer | |
JP2010171282A (ja) | 半導体基板及びその製造方法、並びにSi−SiGe積層体 | |
KR20090043109A (ko) | 이온 주입에 의한 ion-cut기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막제조 방법 | |
JPH11195774A (ja) | 半導体基板の作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |