JP2010525598A - 複合材料ウェハの製造方法および対応する複合材料ウェハ - Google Patents

複合材料ウェハの製造方法および対応する複合材料ウェハ Download PDF

Info

Publication number
JP2010525598A
JP2010525598A JP2010504886A JP2010504886A JP2010525598A JP 2010525598 A JP2010525598 A JP 2010525598A JP 2010504886 A JP2010504886 A JP 2010504886A JP 2010504886 A JP2010504886 A JP 2010504886A JP 2010525598 A JP2010525598 A JP 2010525598A
Authority
JP
Japan
Prior art keywords
donor substrate
insulating layer
substrate
layer
composite material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010504886A
Other languages
English (en)
Inventor
パトリック レイノー,
オレグ コノンチュク,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010525598A publication Critical patent/JP2010525598A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明は、ドナー基板を用意するステップと、絶縁層を形成するステップと、ハンドル基板を用意するステップと、ドナー基板に所定の分割エリアを生成するステップと、ドナー基板をハンドル基板に貼り付けるステップと、所定の分割エリアで剥離して複合材料ウェハを達成するステップと、を備える、複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法に関する。ドナー基板の残部を後続する製造ランにおいて多数回再利用できるようにするために、本発明は、ドナー基板上に設けられた絶縁層が、500Åの最大厚さを有するか、または、絶縁層が、堆積により設けられるか、またはハンドル基板上にのみ設けられることを特徴とする。さらに、シリコン・オン・インシュレータタイプのウェハの作製方法も開示される。
【選択図】 図1

Description

本発明は、複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法および対応する複合材料ウェハに関する。
複合材料ウェハ、特に、シリコン・オン・インシュレータ(SOI)タイプのウェハは、最新の半導体デバイスにおいて、寸法の小型化に伴い、さらなる高速化を実現する重要な役割を担う半導体基板である。しかしながら、このような複合材料ウェハを作製するプロセスは、少なくとも2つの基本的な要求を満たす必要がある。第1に、層状構造のウェハ表面のほぼ全体にわたって、良好な結晶品質を確保する必要があり、第2に、過度なコストをかけずに作製する必要がある。
上述した要求を満たすための1つの方法は、ハンドル基板上にドナー基板からの層を転写する、いわゆるSmart−Cut(商標)タイプの作製プロセスである。この方法は、2つの基板を接着し、初期ドナー基板に予め形成された所定の分割エリアでドナー基板を剥離することによって達成される。所定の分割エリアは、ドナー基板に水素および/または希ガスイオンなどの原子種を注入することによって前もって生成される。このアプローチの利点は、作製ランごとに層を転写するドナー基板が、数回にわたって再利用されることである。しかしながら、ランごとに、被転写層の結晶品質が低下してしまうことが明らかになった。その結果、この問題を解消するために、多くのさらなる対策が提案されてきた。
特開平11−297583号では、ウェハの縁部にある表面の段差を除去するために、ドナー基板の研磨などの追加のプロセスステップが提案されている。この段差は、ハンドル基板に層を転写した後に現れる。そこで、ドナー基板の残部を後続する作製ランにおいて新しいドナー基板として再利用する前に、第2の仕上げ研磨ステップが実行される。あるいは、米国特許出願公開第2003/029957号では、研磨前に、再生されるドナーウェハへの追加の熱処理ステップが提案されている。しかしながら、追加のプロセスステップによって結晶品質の向上が達成できたとしても、再利用の回数は依然として少なく十分ではなかった。
米国特許第6,211,041号では、ドナー基板の再利用について論じられてはいないものの、最初から、結晶欠陥の生成を抑制する酸素含有量の少ないシリコン基板を用意するアプローチが開示されている。しかしながら、他の2つの方法の場合と同様に、酸素含有量を低減したシリコン基板を作製するために、前もって特別なステップを追加する必要があり、さらに、ドナー基板の再利用可能な回数も少なく、満足できるものではなかった。
上述した問題と、その問題を解消するのに十分ではない従来の対策を鑑みて、本発明の目的は、使用済みドナー基板の再利用回数を増やすことができ、同時に、さらなる追加の処理ステップを必要とすることなく、良質の複合材料ウェハを作製可能な複合材料ウェハの製造方法を提供することである。
この目的は、請求項1の特徴による複合材料ウェハの製造方法によって達成される。驚くべきことに、ドナー基板、つまり、被転写層が生じる基板全体にわたって形成された絶縁層の厚さを500Å以下の値に保つことによって、ドナー基板の結晶品質が、従来技術から公知の方法、および、作製ランごとで比較して、良好に保たれることが判明した。加えて、本技術分野において提案されているようなさまざまな追加ステップは不要となる。本発明の方法を用いることで、Smart−Cut(商標)技術に特有の表面段差および表面粗さを除去するための表面研磨ステップは十分であり得る。
好ましい実施形態によれば、本発明の方法は、ステップd)の前に、ハンドル基板上全体にわたって第2の絶縁層を形成するステップをさらに備え得る。より厚い絶縁層が求められる用途では、厚さの欠乏はハンドル基板上の絶縁層によってもたらされ、それによりドナー基板の結晶品質が保たれるが、本発明は薄い絶縁層を有する用途に限定されない。
異なる態様によれば、本発明の方法は、ステップd)の前に、第1の絶縁層上に第3の絶縁層を堆積するステップをさらに備え得る。この場合、堆積は低温で行われることが好ましく、特に、400℃〜600℃の温度範囲が好ましい。ドナー基板上の絶縁層の厚さを増しても、作製ランごとの結晶品質は、同じ絶縁層の厚さを有するが、完全に熱成長させた複合材料ウェハを用意する従来技術の方法と比較して良好に保たれることが認められた。この利点は、全厚さが熱プロセスによって達成される場合より、適用される全サーマルバジェット(thermal budget)が低いということに起因する。
好ましい実施形態によれば、第1の絶縁層は、酸化によって形成される熱絶縁層であり得る。再利用可能な回数に関して決め手となるステップの1つは、絶縁層を得るための熱処理ステップであり、この熱処理ステップにより、ドナー基板の結晶品質の低下を招いてしまうためであることを見いだした。しかしながら、第1の絶縁層の厚さが薄いままであれば、熱処理を行えることで、実行が容易であることが十分に理解されている方法であって、他の層形成プロセスと比較して高品質な最終構造の上面と埋め込み酸化膜との間の界面をさらに与える方法を利用し得る。同時に、上述した有益な効果も達成し得る。
熱成長した層の厚さに応じて、プロセスの高速化を図るために、最高1000℃の温度で層形成プロセスステップを実行することも可能である。異なる態様によれば、成長温度を950℃未満の値、好ましくは、850℃未満の値に成長温度を保つことが好ましく、その場合、同じ厚さの層を成長させるのにかかる時間は長くなってしまうが、ドナー基板の結晶品質は良好に保たれる。
好ましい実施形態によれば、ステップd)において、ドナー基板の第1または第3の絶縁層の表面での貼り付けが起こり得る。このように、第1または第3の絶縁層が設けられると、ドナー基板は、結晶品質に影響を及ぼしかねないさらなる層形成プロセスを受けない。このようにして、ドナー基板の再利用回数がさらに高められ得る。複合材料ウェハにさらなる層が必要であれば、これらの追加層は、ハンドル基板上全体にわたって設けられることが好ましい。
本発明の目的は、請求項6に記載の方法によっても達成される。すでに上述したように、ドナー基板の再利用可能回数に関する決め手となるステップは、初期ドナー基板上全体にわたって絶縁層を形成するステップであることが明らかになった。驚くべきことに、絶縁層を形成する堆積プロセスにより、標準的な熱プロセスを用いて絶縁層が形成された場合と比較して、絶縁体の厚さが同じ場合、再利用可能回数が高くなる。
好ましい実施形態によれば、本発明の方法は、特に、中性雰囲気下での熱処理を用いて、ステップe)後に絶縁層の密度を高めるステップf)をさらに備え得る。典型的に、堆積された層の密度は、熱成長させた層より低く、例えば、多孔性であるが、この不利な点は、特に、数時間にわたって、中性雰囲気下で熱処理を実行することによって解決できる。ドナー基板からの剥離が行われた後に高密度化を行うため、この熱処理によって、ドナー基板の結晶品質が負の効果を受けることはない。
好ましくは、堆積ステップは、低温、特に、750℃未満、特に、400℃〜600℃の範囲で実行され得る。この温度範囲において、高スループットを維持できる。
好ましい実施形態によれば、ステップd)において、ドナー基板の第1の絶縁層の表面で貼り付けが起こり得る。このように、ドナー基板が、結晶品質に影響を及ぼしかねないさらなる熱処理を受けないようにされているため、ドナー基板の再利用回数がさらに高められ得る。複合材料ウェハにさらなる層が必要であれば、これらの追加層は、ハンドル基板上、全体にわたって設けられることが好ましい。
さらに、本発明の目的は、請求項10に記載の方法により達成される。この別の方法において、絶縁層は、従来技術のようにドナー基板上には形成されず、ハンドル基板上に形成される。被転写層は、ドナー基板によって与えられ、この実施形態によれば、ドナー基板は、絶縁層を得るための通常の熱処理を受けないため、ドナー基板の結晶品質は、絶縁層形成プロセスに関連するサーマルバジェットによって影響されない。その結果、ドナー基板の再利用回数は、従来技術と比較して多くなる。
好ましくは、ステップe)において、ドナー基板の表面で貼り付けが起こり得る。この場合、ドナー基板は、ドナー基板に関する層形成プロセスと組み合わせてサーマルバジェットを受けないことが確認されている。
好ましくは、上述した方法のすべてに対して、第1の絶縁層および/または第2の絶縁層および/または第3の絶縁層は、二酸化シリコン層であり得る。二酸化シリコン層の場合、シリコンウェハと組み合わせてドナー基板の結晶品質に負の影響が及ぶと、ドナー基板の再利用回数が満足できるものにならないため、この材料を選択する場合、上述した方法の任意の利益がさらにより顕著なものになる。
さらに、本発明の目的は、請求項13に記載の方法により達成され得る。この別の方法においては、一方の基板上にも他方の基板上にも、絶縁層は設けられず、したがって、ドナー基板は、従来技術のように熱的絶縁層を成長させるために通常適用されるサーマルバジェットを受けない。それにより、結晶品質の低下を防ぐことができ、その結果として、ドナー基板の再利用回数が多くなる。被転写層の結晶方位がハンドル基板のそれとは異なるこのようなハイブリッド配向基板は、結晶方位に依存するキャリアの移動度を考慮することによって電子や正孔の移動度を最適化できる可能性があるため、関心の高い材料である。
好ましくは、ステップd)において、ドナー基板の表面で直接貼り付けが起こり得る。このように、実際、ドナー基板が、層形成ステップに関連する任意のサーマルバジェットを受けない。必要に応じて、材料複合ウェハに必要とされる任意のさらなる層が、ハンドル基板上に形成され得る。
本発明のすべての方法は、4回以上、好ましくは、5回〜10回繰り返すことが可能であり、ドナー基板の残部は、後続する製造ランにおいてドナー基板として再利用されるという共通点を有する。上述したように、ドナー基板の結晶品質を高いまま維持できるため、多くの再生ステップを追加することなく、ドナー基板を数回再利用することが実際に可能であり、特に、この回数は従来技術で一般的な回数より多い。
本発明の目的は、上述した方法により得られた再利用ドナー基板を用いてさらに達成される。
本発明の特定の実施形態は、添付の図面を参照しながら、本発明の記載からさらに明らかになる。
複合材料を作製するための本発明の方法の第1の実施形態を示す。 複合材料ウェハを作製するための本発明の方法の第2の実施形態を示す。 複合材料ウェハを作製するための本発明の方法の第3の実施形態を示す。 複合材料ウェハを作製するための本発明の方法の第4の実施形態を示す。 複合材料ウェハを作製するための本発明の方法の第5の実施形態を示す。 複合材料ウェハを作製するための、ハイブリッド配向ウェハに適用される本発明の方法の第6の実施形態を示す。
図1は、複合材料ウェハを製造するための本発明の方法の第1の実施形態を示す。以下、この方法を、シリコン・オン・インシュレータ(SOI)タイプの複合材料ウェハに対して記載する。これは、一例として機能するにすぎず、本発明の方法は、他のタイプの材料複合ウェハにも適用可能である。
本発明の方法のステップIは、請求項1のステップa)のとおりに、初期ドナー基板1、本実施形態におけるシリコンウェハ、を設けるものである。ステップIIは、請求項1のステップb)のとおりに、シリコンウェハ1上に絶縁層3を形成するステップを示している。ここで、絶縁層3は、酸化条件下で熱処理によって形成される二酸化シリコン層(SiO)である。本発明のこの第1の実施形態によれば、絶縁層3は、最大で500Åの厚さまで熱成長される。
請求項1のステップc)に対応するステップIIIでは、原子種5、特に水素またはヘリウムなどの希ガスイオンが、所定の線量およびエネルギ条件下で絶縁層3を通って注入され、ドナー基板1内に所定の分割エリア7を生成する。図から分かるように、この所定の分割エリア7は、基板1の主面8に原則的に平行である。最終的に、ある種を用いた注入は別の種の第2の注入と同時に起こり、この場合、第1の種はヘリウムであり、第2の種は水素であってもよい。
図1のステップIVは、ハンドル基板9、例えば、シリコンウェハを設けるステップを示す。
請求項1のステップd)に対応する、続くステップVにおいて、絶縁層3を有するドナー基板1は、ハンドル基板9に接着される。接着は、絶縁層3がドナー基板1とハンドル基板9との間に挟まれるようにして行われる。特に、絶縁層3の表面8で貼り付けが生じる。
次いで、剥離処理が実行され、その間に、シリコン・オン・インシュレータウェハ11が作製されるように、所定の分割エリア7で剥離が生じる。剥離処理は、熱処理であることが好ましく、この熱処理により、剥離が生じる。しかしながら、機械的な処理の可能性や組み合わせの可能性もあり得る。
ステップVIは、ハンドル基板9と、絶縁層3と、ドナー基板1から得られた被転写層13と、を備えるシリコン・オン・インシュレータウェハ11を示している。
次いで、ステップVIIに示すドナー基板1の残部15は、ステップI(上記参照)において新しいドナー基板1として再利用可能である。再利用する前に、ドナー基板1の残部15は、従来技術において公知のような研磨および/または洗浄ステップを通常有する一定数のリサイクルステップを受け得る。
転写が終わると、被転写層13は、最終的な所望の厚さまで厚さを低減し、表面粗さを改善するように処理され得る。このような仕上げ動作は、例えば、アニールステップを備える。
従来技術では、十分に良好な結晶品質を確保するために、許容可能なレベルまで結晶品質の低下の原因になり得ると考えられる酸素析出物を排除または低減するさまざまなプロセスステップを追加することなく、ドナー基板の残部15を再利用することができなかった。再利用が可能なのは、厚さが欠陥サイズより大きい厚みのあるデバイス層の製造を目的としたときのみであり、再利用回数も2〜3回に限られていた。その上、特に、直径が大きなウェハ、特に、300mmの直径を有するウェハの場合、最終SOI製品に非常に多くの欠陥が認められた。これは、4回以上、ドナーウェハをリサイクルできるレベルの結晶品質を獲得するのは、困難であり、コストもかかるためである。
絶縁層3の厚さを最大で500Åに制限することで、ドナー基板の残部15の結晶品質を十分に高いレベルに保つことができるため、ドナー基板を4回以上再利用できることが判明した。
SiOの最大厚さを500Åに制限することにより、自然成長した二酸化シリコン層をエッチング除去しかつ酸素析出物の位置に穴が生じさせるHF溶液にSOIウェハ11を浸漬したときに生じるHF欠陥数が減少した。このようにして、本発明に従って使用されたドナー基板1は、4回以上、特に、5回〜10回、再利用が可能となる。さらに、従来技術のように、酸素析出物低減ステップまたは制限ステップを追加する必要もない。
本発明を達成することにより、すなわち、HF欠陥を生じうる酸素析出物の負の作用を制限するように、複合材料ウェハの製造プロセスが実行可能になることにより、被転写層13の厚さを低減できるというさらなる利点が得られる。特に、薄層化後、4回、5回、さらには10回、再利用されたドナー基板1からでも、1000Å未満の厚さのデバイス層が得られる被転写層13を用意することができるようになる。
以下、図2は、複合材料ウェハを製造するための本発明の方法の第2の実施形態を示す。この実施形態において、ステップI〜IIIは、第1の実施形態に対してすでに上述したものに相当し、これらのステップの詳細な説明は省略するが、この実施形態においても参照により上記説明が組み込まれるものとする。
ステップIVは、この場合も、第1の実施形態においてすでに上述したように、ハンドル基板9、例えば、シリコンウェハを設けるステップを示している。しかしながら、第2の実施形態では、第2の絶縁層17、特に、二酸化シリコン層が、ハンドル基板9の主面の一方に設けられる。この追加の層17は、熱成長されても、堆積プロセスによって設けられてもよい。
次いで、請求項1のステップd)に対応する次のステップVは、絶縁層3を有するドナー基板1を共に、第2の絶縁層17を有するハンドル基板9に貼り付ける、特に、接着するステップから構成される。この場合、第1の絶縁層3の主面8と、第2の層17の表面19(ステップIVを参照)とで貼り付けが生じる。
次いで、第1の実施形態と同様に、ステップVIに示すように、被転写層13と、ドナー基板1から得られた第1の絶縁層3と、第2の絶縁層17と、ハンドル基板9と、を備えるシリコン・オン・インシュレータ層11bである所望の材料複合ウェハを得るために、剥離ステップが実行される。
ステップVIIは、第1の実施形態のステップVIIに対応し、詳細な説明は繰り返さないが、第2の実施形態に参照により組み込まれるものとする。
第1の実施形態により達成される利点の他にも、第2の実施形態では、500Åより厚い絶縁層、すなわち、第1および第2の絶縁層3および17の合計厚さに相当する厚さの絶縁層を形成することができる。2つの層は、同じ材料、例えば、二酸化シリコンのものであることが好ましい。複合材料ウェハ11が使用される用途に応じて、第2の絶縁層17の厚さを適応させることによって、厚さの自由な選択が可能となる。ハンドル基板9上に第2の絶縁層17が設けられることから、ドナー基板1自体は、さらなるサーマルバジェットを受けないため、第2の絶縁層17を設けることによる結晶品質への影響はない。
図3は、複合材料ウェハを作製するための本発明の方法の第3の実施形態を示す。この実施形態において、ステップIおよびステップIIは、第1および第2の実施形態のステップIおよびIIに対応するため、繰り返し説明はしないが、第3の実施形態に参照により組み込まれるものとする。第3の実施形態では、第1および第2の実施形態のステップIIとステップIIIの間に、第1の絶縁層3上に第3の絶縁層(21)を堆積するさらなるステップIIaがある。
前述したステップIIIと同様に、ステップIIIにおいて、原子種5、特に水素またはヘリウムなどの希ガスイオンが、第1および第2の絶縁層3、21を通して所定の線量およびエネルギ条件下で注入され、ドナー基板1内に所定の分割エリア7を生成する。
ステップIVは、第1の実施形態と同じである。
前述した実施形態と同様に、ステップVにおいて、第1および第3の絶縁層3、21を有するドナー基板1は共に、特に、接着によって、ハンドル基板9に貼り付けられる。この実施形態では、第3の絶縁層23の表面と、ハンドル基板9の表面25との間で貼り付けが生じる。
次いで、第1および第2の実施形態と同様に、ステップVIIに図示したシリコン・オン・インシュレータウェハ11cが達成されるように、剥離処理が実行され、所定の分割エリア7で剥離が生じる。シリコン・オン・インシュレータウェハ11cは、ハンドル基板9と、絶縁層3と、第3の絶縁層21と、ドナー基板1から得られた被転写層13と、を備える。
次いで、ステップVIIは、この場合も、第1および第2の実施形態のステップVIIに対応する。
第3の絶縁層21は、堆積層であるが、この場合の堆積は、比較的低い温度、詳しくは、750℃未満、より詳しくは、400℃〜600℃の範囲で実行されることが好ましい。低温で堆積することにより、ドナー基板1でのサーマルバジェットは低く保たれるため、4回以上、特に、5回〜10回、ドナー基板を再利用できる。
第2の実施形態と同様に、絶縁層の厚さが、第1の絶縁層3の厚さと、自由に選択可能な厚さを有する第3の絶縁層17の厚さの合計に相当するため、複合材料ウェハの使用を意図した用途に応じて自由に選択可能な厚さの絶縁層を得ることが可能となる。
それとは別に、第1および第2の実施形態に対して開示されたすべての他の利点および異なる態様もまた、この実施形態において達成される。
有益な異なる態様によれば、第1から第3の実施形態は、自由に組み合わせ可能である。
図4は、複合材料ウェハを製造するための本発明の方法の第4の実施形態を示す。第1の実施形態と第4の実施形態の方法における唯一の相違点は、ドナー基板1上に絶縁層31が設けられるステップIIであり、第4の実施形態の方法では、絶縁層31、特に、SiO層は、熱成長ではなく、堆積プロセスによって形成される。絶縁層31が堆積層であるため、500Åを超える厚さを有する絶縁層が堆積される場合でも、ドナー基板1が受けるサーマルバジェットが低く保たれる。第3の実施形態と同様に、堆積は、750℃未満の温度、より詳細には、400℃〜600℃の温度範囲で実行されることが好ましい。
残りのステップIII〜VIIは、第1の実施形態に対して記載したものに相当するため、これらのステップに関する説明は、第4の実施形態に参照により組み込まれるものとする。
ドナー基板1でのサーマルバジェットがより低く保たれるため、絶縁層が同じ厚さまで熱成長されたとき、従来技術よりも結晶品質への影響は少ない。このようにして、厚さを500Åに制限することなく、第1の実施形態の場合と同じ利点が達成され得る。
剥離後、この実施形態において、ハンドル基板9と、堆積され高密度化された絶縁層31と、被転写層13とを備え、絶縁層31および被転写層13は共にドナー基板1からの被転写層である複合材料ウェハ11dの絶縁層31の密度を高めるために、中性雰囲気下で熱処理ステップが実行されることが好ましい。
図5は、複合材料ウェハを作製するための本発明の方法の第5の実施形態を示す。第1から第4の実施形態と比較した場合、この実施形態の相違点は、ドナー基板1上ではなく、ハンドル基板9上にのみ絶縁層が堆積される点である。第5の実施形態の本発明の方法のステップIは、第1から第4の実施形態のステップIに相当し、同様に、第5の実施形態のステップIIIは、第1から第4の実施形態のステップIVに相当する。したがって、これらのステップは、ここで詳細には説明しないが、対応するステップの説明は、第5の実施形態に参照により組み込まれるものとする。
第1〜第4の実施形態のステップIIIと同様に、ステップIIにおいて、原子種5、特に、水素、またはヘリウムなどの希ガスイオンが、所定の線量およびエネルギ条件下でドナー基板1に注入され、所定の分割エリア7を生成しているが、この実施形態では、絶縁層を通過させずに生成されており、絶縁層は、すでに上述したように、この実施形態には存在しないものである。
ステップIVは、ハンドル基板9上、全体にわたって第1の絶縁層41を形成するステップから構成される。この絶縁層41は、熱成長された層または堆積された層のいずれかであり得る。
次のステップVは、請求項10のステップd)に対応し、この間、ドナー基板1は、ハンドル基板9上、全体にわたって設けられた絶縁層41に貼り付けられ、特に、接着される。
次いで、第1〜第4の実施形態と同様に、図6に図示するように、シリコン・オン・インシュレータウェハ11eが得られるように剥離処理が実行され、所定の分割エリア7で剥離が生じる。この複合材料ウェハ11eは、ハンドル基板9と、絶縁層41と、ドナー基板1から得られた被転写層13と、を備える。
ステップVIIは、第1〜第4の実施形態のステップVIIに相当するため、再度詳細に説明しないが、対応する説明は、第5の実施形態に参照により組み込まれるものとする。
この実施形態の場合も、第1の絶縁層を得るためにドナー基板が熱処理を受けることがないため、第1〜第4の実施形態と同じ有益な効果が達成され得る。このようにして、ドナー基板の結晶品質を高い状態で保つことができる。その結果、数回、詳しくは、4回以上、さらに詳しくは、5回〜10回、ドナー基板を再利用することができる。
上述したケースの場合、熱絶縁層が形成される場合は、サーマルバジェットを可能な限り低く保つために酸化温度を850度未満にすることが好ましいが、ドナー基板上に堆積される層の厚さが最大500Åであることから、1000℃以上の温度で層を形成し、プロセスの高速化を図ることも可能である。例えば、ドナー基板上に100Åの非常に薄い酸化膜を形成するには、急速加熱アニールおよび酸素周囲雰囲気を採用でき、これにより、50℃/秒を超えるペースでドナー基板を室温から約1200℃まで高速加熱し、その温度を約30秒間保持して、50℃/秒を超えるペースで室温まで急速冷却する。
第1〜第4の実施形態の任意の異なる態様によれば、所定の分割エリア7を形成するステップは、絶縁層3、21、または31の任意の層を形成する前に実行され得る。
さらに、第1〜第5の実施形態の異なる態様によれば、ハンドル基板上またはハンドル基板上の第2の絶縁層上にさらなる層が設けられてもよく、これは、このような層がドナー基板の結晶品質に影響を与えることがないためである。追加層の堆積中、ドナー基板で受けるサーマルバジェットを低い状態のまま維持する限り、ドナー基板上の第1または第3の絶縁層上にさらなる追加の層を設けることも可能であり、したがって4回以上、ウェハを再利用可能なレベルに結晶品質を保つことができる。
図6は、ハイブリッド配向ウェハを作製するための本発明の方法の第6の実施形態を示す。
第1〜第5の実施形態とは対照的に、この実施形態は、絶縁層を用いない。その結果、ドナー基板は、ドナー基板の結晶品質に悪影響を及ぼしかねない加熱層形成処理を受けない。したがって、この実施形態においても、4回以上、ドナー基板を再利用することが可能である。
この実施形態による方法のステップIは、請求項13のステップa)によれば、第1の結晶方位を有する初期ドナー基板51を設けるステップから構成される。これは、例えば、(1,0,0)または(1,1,0)結晶方位のシリコンウェハであり得る。
次いで、ステップIIは、ドナー基板51に原子種6を注入して、この基板51に所定の分割エリア7を生成するステップを図示している。注入を行う条件は、第1〜第5の実施形態のものに類似しているため、その説明は、第6の実施形態に参照により組み込まれるものとする。
ステップIIIは、ドナー基板51のものとは異なる第2の結晶方位を有するハンドル基板53を設けるステップから構成される。請求項13のステップd)に対応するステップIVにおいて、ドナー基板51は、特に、接着によって、ハンドル基板53に貼り付けられる。所定の分割エリア7がハンドル基板53の方へ位置付けられるように貼り付けが生じる。
次いで、第1〜第5の実施形態に対してすでに記載したように、剥離処理が実行され、それに対応する説明は、第6の実施形態に参照により組み込まれるものとする。その結果、ステップVにおいて、第1の結晶方位を有するドナー基板51から得られた被転写層55と、第2の結晶方位を有するハンドル基板53と、を備えるシリコンハイブリッド配向ウェハ11f上のシリコンが得られる。次いで、ステップVIは、第1〜第5の実施形態のステップVIIに対応するため、詳細な説明は、第6の実施形態に参照により組み込まれるものとする。
このようなハイブリッド配向ウェハ11fにより、キャリアの結晶方位依存の移動度を考慮に入れることで、電子または正孔の移動度を最適化することが可能になる。
第6の実施形態による方法の場合、従来技術のように、ドナー基板は、ドナー基板上に熱成長された絶縁層を設けることに関連したサーマルバジェットを受けないため、4回以上、特に、5回〜10回、ドナー基板57の残部を再利用することが可能である。このようにすることで、第6の実施形態において、ドナー基板上で加熱層形成処理による結晶品質の低下は起こり得ない。
ドナー基板51および/またはハンドル基板53上に自然酸化膜が存在する場合、この酸化膜は、貼り付け前に除去されてもよく、または、2つの基板間の貼り付けがすでに達成されていれば、酸化膜溶解により除去されてもよい。

Claims (15)

  1. a)ドナー基板(1)を用意するステップと、
    b)前記ドナー基板(1)上に第1の絶縁層(3)を形成するステップと、
    c)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
    d)前記ドナー基板(1)をハンドル基板(9)に貼り付けるステップと、
    e)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を前記ハンドル基板(9)上に転写して、複合材料ウェハ(11)を形成するステップと、
    を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法において、
    前記第1の絶縁層(3)が、500Å以下の厚さで形成され、当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用されることを特徴とする、複合材料ウェハの製造方法。
  2. ステップd)の前に、前記ハンドル基板上に第2の絶縁層(17)を形成するステップをさらに備える、請求項1に記載の方法。
  3. ステップd)の前に、前記第1の絶縁層上に第3の絶縁層(21)を堆積するステップをさらに備える、請求項1または2に記載の方法。
  4. 前記第1の絶縁層(3)が、酸化によって形成される熱絶縁層である、請求項1〜3のいずれか一項に記載の方法。
  5. ステップd)において、前記ドナー基板(1)の前記第1の絶縁層(3)または第3の絶縁層(21)の表面で貼り付けが生じる、請求項1〜4のいずれか一項に記載の方法。
  6. a)ドナー基板(1)を用意するステップと、
    b)前記ドナー基板(1)上に第1の絶縁層(31)を堆積するステップと、
    c)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
    d)前記ドナー基板(1)をハンドル基板(9)に貼り付けるステップと、
    e)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を前記ハンドル基板(9)上に転写して、複合材料ウェハ(11d)を形成するステップと、
    を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
    当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。
  7. ステップe)の後、特に、中性雰囲気下の熱処理によって、前記堆積された絶縁層(31)の密度を高めるステップf)をさらに備える、請求項3または6に記載の方法。
  8. 前記堆積ステップが、低温、特に、750℃未満、特に、400℃〜600℃の範囲で実行される、請求項3、6または7に記載の方法。
  9. ステップd)において、前記ドナー基板(1)の前記第1の絶縁層(31)の表面で貼り付けが生じる、請求項6〜8のいずれか一項に記載の方法。
  10. a)ドナー基板(1)を用意するステップと、
    b)前記ドナー基板(1)に所定の分割エリア(7)を形成するステップと、
    c)ハンドル基板(9)を用意するステップと、
    d)前記ハンドル基板(9)上に第1の絶縁層(41)を形成するステップと、
    e)前記ドナー基板(1)を前記第1の絶縁層(41)に貼り付けるステップと、
    f)前記所定の分割エリア(7)で前記ドナー基板(1)を剥離することで、前記ドナー基板(1)の層(13)を、前記ハンドル基板(9)上の前記第1の絶縁層(41)上に転写して、複合材料ウェハ(11e)を形成するステップと、
    を備える複合材料ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
    当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(13)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。
  11. ステップe)において、ドナー基板(1)の表面で貼り付けが生じる、請求項10に記載の方法。
  12. 前記第1の絶縁層(3,31,41)および/または第2の絶縁層(17)および/または第3の絶縁層(21)が、二酸化シリコン層である、請求項1〜11のいずれか一項に記載の方法。
  13. a)第1の結晶方位のドナー基板(51)を用意するステップと、
    b)前記ドナー基板(51)に所定の分割エリア(7)を形成するステップと、
    c)前記ドナー基板(51)の結晶方位とは異なる結晶方位を有するハンドル基板(53)を用意するステップと、
    d)前記ドナー基板(51)をハンドル基板(53)に貼り付けるステップと、
    e)前記所定の分割エリア(7)で前記ドナー基板(51)を剥離することで、前記ドナー基板(51)の層(55)を前記ハンドル基板(53)上に転写して、複合材料ウェハ(11f)を形成するステップと、
    を備えるハイブリッド配向ウェハ、特に、シリコン・オン・インシュレータタイプのウェハの製造方法であって、
    当該製造方法が、4回以上、好ましくは、5回〜10回繰り返され、前記層(55)の転写が済んだ前記ドナー基板が、ドナー基板として再利用される、複合材料ウェハの製造方法。
  14. ステップd)において、前記ドナー基板(51)の表面で直接貼り付けが生じる、請求項13に記載の方法。
  15. 請求項1〜14のいずれか一項に記載の製造方法の1つを行っている際に得られる再利用されるドナー基板。
JP2010504886A 2007-04-27 2008-01-16 複合材料ウェハの製造方法および対応する複合材料ウェハ Pending JP2010525598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07290528A EP1986229A1 (en) 2007-04-27 2007-04-27 Method for manufacturing compound material wafer and corresponding compound material wafer
PCT/IB2008/000141 WO2008132564A1 (en) 2007-04-27 2008-01-16 Method for manufacturing compound materialn wafer and corresponding compound material wafer

Publications (1)

Publication Number Publication Date
JP2010525598A true JP2010525598A (ja) 2010-07-22

Family

ID=38198574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504886A Pending JP2010525598A (ja) 2007-04-27 2008-01-16 複合材料ウェハの製造方法および対応する複合材料ウェハ

Country Status (7)

Country Link
US (1) US20080268621A1 (ja)
EP (1) EP1986229A1 (ja)
JP (1) JP2010525598A (ja)
KR (1) KR20100014253A (ja)
CN (1) CN101558486A (ja)
SG (1) SG178757A1 (ja)
WO (1) WO2008132564A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2614518A4 (en) * 2010-09-10 2016-02-10 VerLASE TECHNOLOGIES LLC METHODS OF MANUFACTURING OPTOELECTRONIC DEVICES USING SEMICONDUCTOR DONOR DETACHED LAYERS AND DEVICES MANUFACTURED THEREBY
WO2012154159A1 (en) 2011-05-06 2012-11-15 Hewlett-Packard Development Company, L.P. Image-based automation systems and methods
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法およびsoiウェーハ
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JP2006156770A (ja) * 2004-11-30 2006-06-15 Shin Etsu Handotai Co Ltd 直接接合ウェーハの製造方法及び直接接合ウェーハ
JP2006527478A (ja) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース 有用層で被覆された一対の基板の同時製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US20030029957A1 (en) 2001-08-13 2003-02-13 Smith Ronald D. System and method for manufacturing an ignition coil
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
DE602004013163T2 (de) * 2004-11-19 2009-05-14 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI)
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法およびsoiウェーハ
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JP2006527478A (ja) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース 有用層で被覆された一対の基板の同時製造方法
JP2006156770A (ja) * 2004-11-30 2006-06-15 Shin Etsu Handotai Co Ltd 直接接合ウェーハの製造方法及び直接接合ウェーハ

Also Published As

Publication number Publication date
CN101558486A (zh) 2009-10-14
EP1986229A1 (en) 2008-10-29
KR20100014253A (ko) 2010-02-10
WO2008132564A1 (en) 2008-11-06
US20080268621A1 (en) 2008-10-30
SG178757A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
JP4651099B2 (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
TWI310962B (ja)
KR100796831B1 (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
KR101302426B1 (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
EP2149898B1 (en) Method for manufacturing soi wafer
EP2256787B1 (en) Process for producing soi wafer
JPH11307747A (ja) Soi基板およびその製造方法
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
KR101446517B1 (ko) Soi 웨이퍼의 제조방법
JP2006173568A (ja) Soi基板の製造方法
US20060276003A1 (en) Wafer with diamond layer
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
WO2005067053A1 (ja) Soiウェーハの作製方法
JPH1140786A (ja) 半導体基板及びその製造方法
JP2006344865A (ja) Soi基板及び該基板の製造方法
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JP2010161134A (ja) 貼り合わせウェーハの製造方法
US20040187769A1 (en) Method of producing SOI wafer
JP2010171282A (ja) 半導体基板及びその製造方法、並びにSi−SiGe積層体
KR20090043109A (ko) 이온 주입에 의한 ion-cut기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막제조 방법
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507