JP2004247610A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2004247610A JP2004247610A JP2003037404A JP2003037404A JP2004247610A JP 2004247610 A JP2004247610 A JP 2004247610A JP 2003037404 A JP2003037404 A JP 2003037404A JP 2003037404 A JP2003037404 A JP 2003037404A JP 2004247610 A JP2004247610 A JP 2004247610A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- soi
- insulating layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 286
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 36
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 39
- 239000010408 film Substances 0.000 description 79
- 238000005468 ion implantation Methods 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000005498 polishing Methods 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000001172 regenerating effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【課題】薄い埋め込み絶縁膜を有する基板の製造方法を提供する。
【解決手段】単結晶Ｓｉ基板１１の上に絶縁層１２を形成し（ａ）、絶縁層１２を通して基板１１中にイオンを注入してイオン注入層１３を形成する（ｂ）。次いで、絶縁層１２を薄膜化して薄い絶縁層１２ａとする（ｃ）。次いで、（ｃ）に示す第１基板を第２基板２０に重ね合わせて結合基板３０を形成し（ｄ）、その後、結合基板３０をイオン注入層１３の部分で分割する（ｅ）。
【選択図】図１
【解決手段】単結晶Ｓｉ基板１１の上に絶縁層１２を形成し（ａ）、絶縁層１２を通して基板１１中にイオンを注入してイオン注入層１３を形成する（ｂ）。次いで、絶縁層１２を薄膜化して薄い絶縁層１２ａとする（ｃ）。次いで、（ｃ）に示す第１基板を第２基板２０に重ね合わせて結合基板３０を形成し（ｄ）、その後、結合基板３０をイオン注入層１３の部分で分割する（ｅ）。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、基板の製造方法に係り、より詳しくは、埋め込み絶縁層を有する基板の製造方法に関する。
【０００２】
【従来の技術】
絶縁層上に半導体層を有する基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ 又は、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板として知られている。ＳＯＩ基板の製造方法の１つが特開平５−２１１１２８号公報に開示されている。同公報に開示された方法では、半導体基板を下方区域と薄い上方区域とに分離するために該半導体基板にイオンを注入し、次いで、該半導体基板を補剛材と密着させ、次いで、該半導体基板と該補剛材とのアセンブリを熱処理することによりイオン注入層において結晶の再配列と気泡の凝集を生じさせ、これにより該下方区域と該薄い上方区域とを分離する。この方法により、半導体基板の薄い上方区域が補剛材に移設される。
【０００３】
同公報には、更に、イオンを注入すべき半導体基板として、酸化シリコン等の封入層を有する半導体基板を採用すること、そして、この封入層は、イオン注入の後に除去されてもよいし残されてもよいことが開示されている。しかしながら、同公報には、イオン注入後に酸化シリコン封入層を薄膜化することについては開示も示唆もない。
【０００４】
【特許文献１】
特開平５−２１１１２８号公報
【０００５】
【発明が解決しようとする課題】
本発明者等は、ＳＯＩ基板の製造方法として、半導体基板の表面に絶縁層を形成し、その後に、その絶縁層を通して半導体基板中にイオンを打ち込んでイオン注入層を形成し、その半導体基板を他の基板と結合して結合基板を作製し、その後、その結合基板をイオン注入層で分割する方法に注目している。
【０００６】
しかしながら、この方法では、最終的に得られるＳＯＩ基板におけるＳＯＩ層及びその下の埋め込み酸化膜（ＢＯＸ層）の厚さは、半導体基板にイオンを注入する深さによって制御される。そして、薄いＢＯＸ層を得ようとするとＳＯＩ層が厚くなり、逆に、薄いＳＯＩ層を得ようとするとＢＯＸ層が厚くなるという課題がある。ここで、ＳＯＩ層及びＢＯＸ層の双方を薄くするためには、イオン注入のエネルギーを低くする必要があるが、このような方法では、イオン注入層の形成を精密に制御することや、安定してイオン注入層を形成することが困難になる。
【０００７】
本発明は、上記の課題認識に基づいてなされたものであり、例えば、薄い埋め込み絶縁膜を有する基板の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の製造方法は、埋め込み絶縁層を有する基板の製造方法に係り、該方法は、半導体領域を含む第１基板の前記半導体領域の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層を通して前記半導体領域中にイオンを注入してイオン注入層を形成する注入工程と、前記注入工程の後に前記絶縁層を薄化する絶縁層薄化工程と、前記絶縁層を挟んで前記第１基板に第２基板を結合させて結合基板を作製する結合工程と、前記結合基板を前記イオン注入層を利用して分割し、前記第２基板の上に前記絶縁層を有しその上に前記半導体領域の一部である半導体層を有する基板を得る分割工程とを含む。
【０００９】
本発明の好適な実施の形態によれば、前記絶縁層薄化工程は、前記絶縁層をエッチングする工程、又は、前記絶縁層を研磨する工程を含みうる。
【００１０】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第２基板の表面に残留するイオン注入層を除去する除去工程を更に含むことが好ましい。ここで、前記除去工程は、分割後の第２基板の表面をエッチングする工程、又は、分割後の第２基板の表面を研磨する工程（例えば、ＣＭＰ工程）を含みうる。
【００１１】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第２基板の前記半導体層を薄化する半導体層薄化工程を更に含むことが好ましい。ここで、前記半導体層薄化工程は、前記半導体層をエッチングする工程、又は、前記半導体層を研磨する工程（例えば、ＣＭＰ工程）を含みうる。
【００１２】
本発明の好適な実施の形態によれば、前記絶縁層形成工程では、エピタキシャル層を表面にする第１基板の上に前記絶縁層を形成することが好ましい。ここで、前記エピタキシャル層は、前記絶縁層形成工程及びその後の工程において消費される前記半導体領域の厚さの２倍以上の厚さを有することが好ましい。
【００１３】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第１基板を、前記注入工程においてイオンを注入すべき第１基板又は第２基板として利用可能にする再生工程を更に含むことが好ましい。ここで、前記再生工程は、分割後の第１基板の表面に残留するイオン注入層を除去する工程、又は、分割後の第１基板の表面を平坦化する工程を含みうる。
【００１４】
本発明の好適な実施の形態によれば、本発明の製造方法は、前記再生工程において再生された基板にエピタキシャル層を成長させる成長工程を更に含むことが好ましく、この場合において、前記絶縁層形成工程では、前記再生工程で再生された基板の前記エピタキシャル層の上に絶縁層を形成する。ここで、前記成長工程では、前記絶縁層形成工程及びその後の工程で失われる前記半導体領域の厚さの２倍以上の厚さのエピタキシャル層を形成することが好ましい。更に、前記絶縁層形成工程から前記再生工程までを１サイクルとする製造工程が複数回実施される都度、前記成長工程が実施されることが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記半導体領域は、単結晶シリコン領域であることが好ましい。前記絶縁層形成工程では、前記単結晶シリコン領域の表面を熱酸化させることにより前記絶縁層を形成することができる。
【００１６】
本発明の他の側面は、埋め込み絶縁層を有する基板の製造方法に係り、該製造方法は、分離層の上に半導体層を有しその上に絶縁層を有する第１基板を作製する第１工程と、前記絶縁層を挟んで前記第１基板を第２基板と結合させて結合基板を作製する第２工程と、前記結合基板を前記分離層の部分で分割する第３工程と、分割後の第１基板側の表面を処理した後に該表面上にエピタキシャル層を成長させ、これにより得られた基板を前記第１工程における材料として再利用する第４工程とを含む。
【００１７】
本発明の好適な実施の形態によれば、前記第４工程では、前記第１工程及びその後の工程において消費される前記半導体層の厚さの２倍以上の厚さのエピタキシャル層を形成することが好ましい。ここで、前記第１工程から前記第３工程までを含む工程を１サイクルとする製造工程が複数サイクル実施される都度、前記第４工程を実施することが好ましい。
【００１８】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１９】
［第１の実施の形態］
図１は、本発明の第１の実施の形態の基板製造方法を工程順に示す模式図である。まず、図１（ａ）に示す工程では、第１の単結晶Ｓｉ基板（シード基板）１１を準備し、その表面に熱酸化法等により厚さＴｏｘの絶縁層（シリコン酸化膜）１２を形成する。ここで、第１基板１１としては、表面にエピタキシャル層が形成された単結晶Ｓｉ基板を準備してもよい。
【００２０】
次いで、図１（ｂ）に示す工程では、図１（ａ）に示す第１基板に対してその主表面（絶縁層１２が形成された面）から希ガス、水素、及び、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入層１３を形成する。なお、図１では、基板１１のうちイオン注入層１３の上側が単結晶Ｓｉ層１１ｂ、イオン注入層１３の下側が単結晶Ｓｉ基板１１ａとして記載されている。イオン注入層１３は、後の分割工程（図１（ｅ））において結合基板を２枚の基板に分割するための分離層として機能する。
【００２１】
次いで、図１（ｃ）に示す工程では、図１（ｂ）に示す第１基板の最上層である絶縁層１２を薄膜化して厚さＴＢｏｘの絶縁層１２ａとする。絶縁層１２の薄膜化の方法としては、例えば、ドライエッチングやウェットエッチング等のエッチング、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の研磨等が好適であるが、他の方法を適用することもできる。
【００２２】
次いで、図１（ｄ）に示す工程では、図１（ｃ）に示す第１基板の主表面側（すなわち、絶縁層１２側）に第２基板（ハンドル基板）２０を室温で密着させて結合基板３０を作製する。ここで、第２基板２０としては、例えば、シリコン基板、シリコン基板上に酸化シリコン膜を形成した基板、石英等の光透過性基板、サファイア基板等が好適であるが、他の基板を採用することもできる。また、第２基板２０は、その表面が十分に平坦な基板であることが好ましい。
【００２３】
次いで、図１（ｅ）に示す工程では、イオン注入層１３の部分で結合基板３０を２分割する。分割方法としては、結合基板に加圧する方法、結合基板の一部を引っ張る方法、結合基板にせん断力を印加する方法、結合基板のイオン注入層１３に楔を挿入する方法等のように結合基板に対して外部から力を印加する方法の他、結合基板を加熱する方法、結合基板に熱応力を発生させる方法、結合基板を軟化させる方法等が好適であるが、他の方法を採用することもできる。
【００２４】
このような分割によって、第１基板側、第２基板側にイオン注入層１３の一部１３ｂ、１３ａがそれぞれ残る。
【００２５】
図１（ｆ）に示す工程では、分割後の第２基板の表面を平坦化する。この平坦化は、ＣＭＰ等の研磨工程と、それに続く、水素を含む還元性雰囲気中での熱処理工程を含むことが好ましい。ここで、平坦化において、ＣＭＰ等の研磨工程を実施することにより、ＳＯＩ層としての単結晶Ｓｉ層１１ｃを薄膜化することができ、より薄いＳＯＩ層を得ることができる。以上の工程により、図１（ｆ）に模式的に示すようなＳＯＩ基板４０が得られる。
【００２６】
ＳＯＩ基板４０は、図１（ａ）に示す工程で形成した絶縁層１２の厚さＴｏｘよりも薄い厚さＴＢＯＸを有する絶縁層１２ａを埋め込み酸化膜（ＢＯＸ）として有する。すなわち、イオン注入に適した厚さを有する絶縁層１２を第１基板１１の表面に形成した後に該絶縁層１２を介して第１基板１１中にイオンを注入し、その後に絶縁層１２を薄膜化することによって、埋め込み酸化膜としての絶縁層１２ａの厚さを自由に制御することができる。また、結合基板３０の分割後に、残留するイオン注入層１３ｂを除去しつつその下の単結晶Ｓｉ層１１ｂを薄膜化することにより、最終的に得られるＳＯＩ層としての単結晶Ｓｉ層１１ｃの厚さを自由に制御することができる。ここで、埋め込み絶縁層１２ａの平坦性は、第１基板を第２基板に結合させる前の絶縁層１２の薄膜化又は平坦化工程に依存し、ＳＯＩ層１１ｃの平坦性は、ＳＯＩ層１１の薄膜化又は平坦化工程に依存する。
【００２７】
更に、分割後の第１基板１１ａについては、図１（ｇ）に示す工程において、表面に残留するイオン注入層１３ｂを除去して、表面の平坦性が許容できないほど荒れている場合には表面平坦化を実施することにより、第１のＳｉ単結晶基板１１、又は、第２基板２０として、再利用することができる。
【００２８】
ここで、分割後の第１基板１１ａを第１の単結晶Ｓｉ基板１１として再利用する場合には、図１（ｇ）に示す工程において残留するイオン注入層１３ｂを除去し、必要に応じて表面を平坦化した後に、図１（ｈ）に示す工程において、基板１１ｃの表面に単結晶Ｓｉのエピタキシャル層１１ｄを形成してもよい。これにより、図１（ａ）〜図１（ｇ）に示す工程において失われた厚さを回復することができるので、基板１１を半永久的に再利用することができる。
【００２９】
なお、上記の第１基板としては、単結晶Ｓｉ基板の他、例えば、多結晶Ｓｉ基板、化合物半導体層を有する基板等のような種々の半導体基板を採用しうる。
【００３０】
［第２の実施の形態］
図２は、本発明の第２の実施の形態の基板製造方法を工程順に示す模式図である。この実施の形態は、絶縁層を形成すべき第１基板として、表面にエピタキシャル成長による単結晶Ｓｉ層を有する単結晶Ｓｉ基板を使用することを意図している。
【００３１】
まず、図２（ａ）に示す工程では、第１基板（シード基板）１１１として、表面にエピタキシャル成長による単結晶Ｓｉ層１１１ｆを有する単結晶Ｓｉ基板１１１を準備する。そして、第１基板１１１の表面に熱酸化法用により厚さＴｏｘの絶縁層（シリコン酸化膜）１１２を形成する。
【００３２】
次いで、図２（ｂ）に示す工程では、図２（ａ）に示す第１基板に対してその主表面（絶縁層１１２）が形成された面）から希ガス、水素、及び、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入層１１３を形成する。なお、図２では、エピタキシャル成長層１１１ｆのうちイオン注入層１１３の上側が単結晶Ｓｉ層１１１ｂ、イオン注入層１１３の下側が単結晶Ｓｉ基板１１１ｃとして記載されている。ただし、イオン注入層１１３は、基板１１１ａ中に形成されてもよい。
【００３３】
次いで、図２（ｃ）に示す工程では、図２（ｂ）に示す第１基板の最上層である絶縁層１１２を薄膜化して厚さＴＢｏｘの絶縁層１１２ａとする。絶縁層１１２の薄膜化の方法としては、例えば、ドライエッチングやウェットエッチング等のエッチング、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の研磨等が好適であるが、他の方法を適用することもできる。
【００３４】
次いで、図２（ｄ）に示す工程では、図２（ｃ）に示す第１基板の主表面側（すなわち、絶縁層１１２側）に第２基板（ハンドル基板）１２０を室温で密着させて結合基板１３０を作製する。ここで、第２基板１２０としては、例えば、シリコン基板、シリコン基板上に酸化シリコン膜を形成した基板、石英等の光透過性基板、サファイア基板等が好適であるが、他の基板を採用することもできる。また、第２基板１２０は、その表面が十分に平坦な基板であることが好ましい。
【００３５】
次いで、図２（ｅ）に示す工程では、イオン注入層１１３の部分で結合基板１３０を２分割する。分割方法としては、結合基板に加圧する方法、結合基板の一部を引っ張る方法、結合基板にせん断力を印加する方法、結合基板のイオン注入層１１３に楔を挿入する方法等のように結合基板に対して外部から力を印加する方法の他、結合基板を加熱する方法、結合基板に熱応力を発生させる方法、結合基板を軟化させる方法等が好適であるが、他の方法を採用することもできる。
【００３６】
このような分割によって、第１基板側、第２基板側にイオン注入層１１３の一部１１３ｂ、１１３ａがそれぞれ残る。
【００３７】
図２（ｆ）に示す工程では、分割後の第２基板の表面を平坦化する。この平坦化は、ＣＭＰ工程等の研磨工程と、それに続く、水素を含む還元性雰囲気中での熱処理工程を含むことが好ましい。ここで、平坦化において、ＣＭＰ工程等の研磨工程を実施することにより、ＳＯＩ層としての単結晶Ｓｉ層１１１ｄを薄膜化することができ、より薄いＳＯＩ層を得ることができる。以上の工程により、図２（ｆ）に模式的に示すようなＳＯＩ基板１４０が得られる。
【００３８】
ＳＯＩ基板１４０は、図２（ａ）に示す工程で形成した絶縁層１１２の厚さＴｏｘよりも薄い厚さＴＢＯＸを有する絶縁層１１２ａを埋め込み酸化膜（ＢＯＸ）として有する。すなわち、イオン注入に適した厚さを有する絶縁層１１２を第１基板１１１の表面に形成した後に該絶縁層１１２を介して第１基板１１１中にイオンを注入し、その後に絶縁層１１２を薄膜化することによって、埋め込み酸化膜としての絶縁層１１２ａの厚さを自由に制御することができる。また、結合基板１３０の分割後に、残留するイオン注入層１１３ｂを除去しつつその下の単結晶Ｓｉ層１１１ｂを薄膜化することにより、最終的に得られるＳＯＩ層としての単結晶Ｓｉ層１１１ｄの厚さを自由に制御することができる。ここで、埋め込み絶縁層１１２ａの平坦性は、第１基板を第２基板に結合させる前の絶縁層１１２の薄膜化又は平坦化工程に依存し、ＳＯＩ層１１１ｄの平坦性は、ＳＯＩ層１１１ｂの薄膜化又は平坦化工程に依存する。
【００３９】
更に、分割後の第１基板１１１’については、図２（ｇ）に示す工程において残留するイオン注入層１１３ｂを除去し、必要に応じて表面を平坦化した後に、図２（ｈ）に示す工程において、基板１１１’の表面に単結晶Ｓｉのエピタキシャル層１１１ｅを形成する。これにより、図２（ａ）〜図２（ｇ）に示す工程において失われた厚さを回復することができるので、基板１１１を半永久的に再利用することができる。ここで、図２（ｈ）に示す工程では、１サイクルの図２（ａ）〜図２（ｇ）に示す工程で消費されるＳｉ単結晶の厚さをＴｃｙｃｌｅとすると、少なくともＴｃｙｃｌｅ以上とすることが好ましく、Ｔｃｙｃｌｅの２倍以上とすることが好ましい。Ｔｃｙｃｌｅの２倍以上の厚さのエピタキシャル層１１１ｅを形成することにより、図２（ｈ）に示す工程を実施する頻度を減らすことができる。例えば、Ｔｃｙｃｌｅの２倍以上、３倍未満の厚さのエピタキシャル層１１１ｅを形成する場合には、図２（ａ）〜図２（ｇ）に示す工程を２サイクル実施する都度、図２（ｆ）に示す工程を実施すればよい。
【００４０】
以上のようなリサイクル方法は、イオン注入層の代わりに、例えば、陽極化成により多孔質層を形成する方法にも適用することができる。陽極化成によって多孔質層を形成する工程を含むＳＯＩ基板の製造方法では、例えば、シード基板の表面に陽極化成により多孔質層（分離層）を形成し、多孔質層の上に単結晶Ｓｉ層等の半導体層を形成し、半導体層の上に絶縁層を形成して第１基板とし、この第１基板を第２基板（ハンドル基板）に結合させて結合基板を形成し、結合基板を多孔質層の部分で分割する。この分割後の第１基板側に図２（ｇ）、又は、図２（ｇ）及び（ｈ）に示す工程を適用し、この工程で処理された基板をシード基板として再利用することができる。
【００４１】
なお、上記の第１基板としては、単結晶Ｓｉ基板の他、例えば、多結晶Ｓｉ基板、化合物半導体層を有する基板等のような種々の半導体基板を採用しうる。
【００４２】
【実施例】
以下、本発明の具体的な適用例としての実施例を説明する。
【００４３】
［実施例１］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により７００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を１００ｋｅＶで５×１０１６ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の７００ｎｍのＳｉＯ２膜１２を弗化水素酸溶液により６９０ｎｍの厚さだけエッチングし、ＳｉＯ２膜１２を１０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００４４】
次いで、結合基板３０を６００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、１０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約１５０ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で４時間の熱処理を行った。次いで、ＳＯＩ基板のＳＯＩ層１１ｂの表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法によりＳＯＩ層１１ｂの表面を５０ｎｍ研削研磨した（図１（ｆ））。
【００４５】
以上の工程により、Ｓｉ基板２０上に１０ｎｍの厚みを有する酸化膜１２ａ、更にその上に１００ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は１００ｎｍ±３ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は１０ｎｍ±１ｎｍと均一であった。
【００４６】
［実施例２］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により２００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１２を弗化水素酸溶液により１８０ｎｍの厚さだけエッチングし、ＳｉＯ２膜１２を２０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２の基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００４７】
次いで、結合基板３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、２０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、８００℃で３時間の熱処理を行った。次いで、ＳＯＩ基板のＳＯＩ層１１ｂの表面を平坦化するために、水素雰囲気中で１１００℃の熱処理を３時間施した（図１（ｆ））。ＳＯＩ層１１ｂの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均自乗粗さは、約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００４８】
以上の工程により、Ｓｉ基板２０上に２０ｎｍの厚みを有する酸化膜１２ａ、更にその上に２００ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は２００ｎｍ±４ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は２０ｎｍ±１ｎｍと均一であった。
【００４９】
［実施例３］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により３００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで８×１０１６ｃｍ−２イオン注入してイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の３００ｎｍのＳｉＯ２膜１２をバッファード弗化水素酸溶液によ２９５ｎｍエッチングし、ＳｉＯ２膜１２を５ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００５０】
次いで、結合基板３０を４５０℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、５ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約１００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、９００℃で２時間の熱処理を行った。
【００５１】
次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法によりＳＯＩ層１１ｂの表面を５０ｎｍ研削研磨した（図１（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０５０℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１ｃの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均自乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００５２】
以上の工程により、Ｓｉ基板２０上に５ｎｍの厚みを有する酸化膜１２ａ、更にその上に５０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は５０ｎｍ±２ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は５ｎｍ±１ｎｍと均一であった。
【００５３】
また、分割後の第１基板１１ａについては、その表面に残ったイオン注入層１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施すことにより（図１（ｇ））、再び第１基板１１又は第２基板２０として利用することができた。
【００５４】
［実施例４］
まず、単結晶Ｓｉ基板上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１．５μｍエピタキシャル成長させて第１基板１１を形成した。この際、成長条件は以下の通りとした。
【００５５】
ソ−スガス： ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量： ０．５／１８０ ｌｉｔｔｅｒ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９５０ ℃
成長速度： ０．３０ μｍ／ｍｉｎ
次いで、第１基板１１上に熱酸化により２００ｎｍのＳｉＯ２膜１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ）。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１２をバッファード弗化水素酸溶液により１７０ｎｍエッチングし、ＳｉＯ２膜１２を３０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００５６】
次いで、結合基板３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、３０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で１時間の熱処理を行った。次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法により表面の単結晶Ｓｉ膜１１ｂを１７０ｎｍ研削研磨した（図１（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０００℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１ｃの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００５７】
以上の工程により、Ｓｉ基板２０上に３０ｎｍの厚みを有する酸化膜１２ａ、更にその上に３０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。
【００５８】
作製されたＳＯＩ基板４０を濃ＨＦ溶液に１５分浸けた後に光学顕微鏡で基板全面を確認したところ、ＨＦにより埋め込み酸化膜（ＢＯＸ）１２ａに穴が空いている個所は一個所と極めて少なかった。つまり、表面にエピタキシャルシリコン層を形成した第１基板１１を用いることにより、ＨＦｄｅｆｅｃｔ試験で従来のＣＺ基板を用いて作製したＳＯＩ基板に比べてＣＯＰフリーの高品質なＳＯＩ層を有するＳＯＩ基板が得られた。
【００５９】
更に、作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ（Ｓｉ単結晶）膜１１ｃの膜厚均一性は３０ｎｍ±１．５ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は３０ｎｍ±１ｎｍと均一であった。
【００６０】
また、分割後の第１基板１１ａについては、その表面に残ったイオン注入層１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施すことにより（図１１（ｇ）、再び第１基板１１又は第２基板２０として利用することができた、ここで、分割後の第１基板１１ａを再び第１基板１１として利用する場合には、ウエハ厚減少分をエピタキシャル層１１ｄで補うことにより、半永久的に再利用可能となった。すなわち、製造サイクルの２サイクル目以降は、形成すべきエピタキシャル層１１ｄの膜厚を、絶縁層１２の形成から分割に至る工程において消費される膜厚（ウエハ厚減少分）を補う厚さとすることにより、第１基板を半永久的に利用することができる。この場合において、イオン注入層１３はエピタキシャル層の内部に形成される。
【００６１】
［実施例５］
まず、単結晶Ｓｉ基板１１１ａ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉ層１１１ｆを３μｍエピタキシャル成長させて第１基板１１１を形成した。この際、成長条件は以下の通りとした。
【００６２】
ソ−スガス： ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量： ０．５／１８０ ｌｉｔｔｅｒ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９５０ ℃
成長速度： ０．３０ μｍ／ｍｉｎ
次いで、第１基板１１１上に熱酸化法により２００ｎｍのＳｉＯ２膜１２を形成した（図２（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２イオン注入してイオン注入層１１３を形成した（図２（ｂ））。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１１２をバッファード弗化水素酸溶液により１７０ｎｍエッチングし、ＳｉＯ２膜１１２を３０ｎｍ厚のＳｉＯ２膜１１２ａとした（図２（ｃ））。次いで、ＳｉＯ２層１１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））１２０の表面とを重ね合わせて結合基板１３０を形成した（図２（ｄ））。
【００６３】
次いで、結語基板１３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１１３）で２枚に分割され、第２基板１２０上には、３０ｎｍのＳｉＯ２膜１１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１１ｂを有するＳＯＩ基板が得られた（図２（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で１時間の熱処理を行った。次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１１ｂを所望の膜厚にするために、ＣＭＰ法により表面の単結晶Ｓｉ膜１１１ｂを１７０ｎｍ研削研磨した（図２（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０００℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１１ｄの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域の平均２乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００６４】
以上の工程により、Ｓｉ基板１２０上に３０ｎｍの厚みを有する酸化膜１１２ａ、更にその上に３０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１１ｄを有するＳＯＩ基板１４０が得られた。
【００６５】
作製されたＳＯＩ基板１４０を濃ＨＦ溶液に１５分浸けた後に光学顕微鏡で基板全面を確認したところ、ＨＦにより埋め込み酸化膜（ＢＯＸ）１１２ａに穴が空いている個所は一個所と極めて少なかった。つまり、表面にエピタキシャルシリコン層１１１ｆを形成した第１基板１１１を用いることにより、ＨＦｄｅｆｅｃｔ試験で従来のＣＺ基板を用いて作製したＳＯＩ基板に比べてＣＯＰフリーの高品質なＳＯＩ層を有するＳＯＩ基板が得られた。
【００６６】
更に、作製されたＳＯＩ基板１４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ（Ｓｉ単結晶）膜１１１ｄの膜厚均一性は３０ｎｍ±１．５ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１１２ａの膜厚は３０ｎｍ±１ｎｍと均一であった。
【００６７】
また、分割後の第１基板１１１’については、その表面に残ったイオン注入層１１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施し（図２（ｇ））、再び第１基板１１１として利用した。この一連の工程からなるサイクルを９サイクルにわたって実施したところ、第１単結晶Ｓｉ基板１１１ａ上に予め成長した３ｕｍのエピタキシャル層１１１ｆが０．２ｕｍとなった。そこで、エピタキシャル層の減少分を補うために第１基板１１１’に再びエピタキシャル層１１１ｅを形成することにより、第１基板を再度利用可能にした。
【００６８】
【発明の効果】
本発明によれば、例えば、薄い埋め込み絶縁膜を有する基板を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基板製造方法を工程順に示す模式図である。
【図２】本発明の第２の実施の形態の基板製造方法を工程順に示す模式図である。
【発明の属する技術分野】
本発明は、基板の製造方法に係り、より詳しくは、埋め込み絶縁層を有する基板の製造方法に関する。
【０００２】
【従来の技術】
絶縁層上に半導体層を有する基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ 又は、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板として知られている。ＳＯＩ基板の製造方法の１つが特開平５−２１１１２８号公報に開示されている。同公報に開示された方法では、半導体基板を下方区域と薄い上方区域とに分離するために該半導体基板にイオンを注入し、次いで、該半導体基板を補剛材と密着させ、次いで、該半導体基板と該補剛材とのアセンブリを熱処理することによりイオン注入層において結晶の再配列と気泡の凝集を生じさせ、これにより該下方区域と該薄い上方区域とを分離する。この方法により、半導体基板の薄い上方区域が補剛材に移設される。
【０００３】
同公報には、更に、イオンを注入すべき半導体基板として、酸化シリコン等の封入層を有する半導体基板を採用すること、そして、この封入層は、イオン注入の後に除去されてもよいし残されてもよいことが開示されている。しかしながら、同公報には、イオン注入後に酸化シリコン封入層を薄膜化することについては開示も示唆もない。
【０００４】
【特許文献１】
特開平５−２１１１２８号公報
【０００５】
【発明が解決しようとする課題】
本発明者等は、ＳＯＩ基板の製造方法として、半導体基板の表面に絶縁層を形成し、その後に、その絶縁層を通して半導体基板中にイオンを打ち込んでイオン注入層を形成し、その半導体基板を他の基板と結合して結合基板を作製し、その後、その結合基板をイオン注入層で分割する方法に注目している。
【０００６】
しかしながら、この方法では、最終的に得られるＳＯＩ基板におけるＳＯＩ層及びその下の埋め込み酸化膜（ＢＯＸ層）の厚さは、半導体基板にイオンを注入する深さによって制御される。そして、薄いＢＯＸ層を得ようとするとＳＯＩ層が厚くなり、逆に、薄いＳＯＩ層を得ようとするとＢＯＸ層が厚くなるという課題がある。ここで、ＳＯＩ層及びＢＯＸ層の双方を薄くするためには、イオン注入のエネルギーを低くする必要があるが、このような方法では、イオン注入層の形成を精密に制御することや、安定してイオン注入層を形成することが困難になる。
【０００７】
本発明は、上記の課題認識に基づいてなされたものであり、例えば、薄い埋め込み絶縁膜を有する基板の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の製造方法は、埋め込み絶縁層を有する基板の製造方法に係り、該方法は、半導体領域を含む第１基板の前記半導体領域の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層を通して前記半導体領域中にイオンを注入してイオン注入層を形成する注入工程と、前記注入工程の後に前記絶縁層を薄化する絶縁層薄化工程と、前記絶縁層を挟んで前記第１基板に第２基板を結合させて結合基板を作製する結合工程と、前記結合基板を前記イオン注入層を利用して分割し、前記第２基板の上に前記絶縁層を有しその上に前記半導体領域の一部である半導体層を有する基板を得る分割工程とを含む。
【０００９】
本発明の好適な実施の形態によれば、前記絶縁層薄化工程は、前記絶縁層をエッチングする工程、又は、前記絶縁層を研磨する工程を含みうる。
【００１０】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第２基板の表面に残留するイオン注入層を除去する除去工程を更に含むことが好ましい。ここで、前記除去工程は、分割後の第２基板の表面をエッチングする工程、又は、分割後の第２基板の表面を研磨する工程（例えば、ＣＭＰ工程）を含みうる。
【００１１】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第２基板の前記半導体層を薄化する半導体層薄化工程を更に含むことが好ましい。ここで、前記半導体層薄化工程は、前記半導体層をエッチングする工程、又は、前記半導体層を研磨する工程（例えば、ＣＭＰ工程）を含みうる。
【００１２】
本発明の好適な実施の形態によれば、前記絶縁層形成工程では、エピタキシャル層を表面にする第１基板の上に前記絶縁層を形成することが好ましい。ここで、前記エピタキシャル層は、前記絶縁層形成工程及びその後の工程において消費される前記半導体領域の厚さの２倍以上の厚さを有することが好ましい。
【００１３】
本発明の好適な実施の形態によれば、本発明の製造方法は、分割後の第１基板を、前記注入工程においてイオンを注入すべき第１基板又は第２基板として利用可能にする再生工程を更に含むことが好ましい。ここで、前記再生工程は、分割後の第１基板の表面に残留するイオン注入層を除去する工程、又は、分割後の第１基板の表面を平坦化する工程を含みうる。
【００１４】
本発明の好適な実施の形態によれば、本発明の製造方法は、前記再生工程において再生された基板にエピタキシャル層を成長させる成長工程を更に含むことが好ましく、この場合において、前記絶縁層形成工程では、前記再生工程で再生された基板の前記エピタキシャル層の上に絶縁層を形成する。ここで、前記成長工程では、前記絶縁層形成工程及びその後の工程で失われる前記半導体領域の厚さの２倍以上の厚さのエピタキシャル層を形成することが好ましい。更に、前記絶縁層形成工程から前記再生工程までを１サイクルとする製造工程が複数回実施される都度、前記成長工程が実施されることが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記半導体領域は、単結晶シリコン領域であることが好ましい。前記絶縁層形成工程では、前記単結晶シリコン領域の表面を熱酸化させることにより前記絶縁層を形成することができる。
【００１６】
本発明の他の側面は、埋め込み絶縁層を有する基板の製造方法に係り、該製造方法は、分離層の上に半導体層を有しその上に絶縁層を有する第１基板を作製する第１工程と、前記絶縁層を挟んで前記第１基板を第２基板と結合させて結合基板を作製する第２工程と、前記結合基板を前記分離層の部分で分割する第３工程と、分割後の第１基板側の表面を処理した後に該表面上にエピタキシャル層を成長させ、これにより得られた基板を前記第１工程における材料として再利用する第４工程とを含む。
【００１７】
本発明の好適な実施の形態によれば、前記第４工程では、前記第１工程及びその後の工程において消費される前記半導体層の厚さの２倍以上の厚さのエピタキシャル層を形成することが好ましい。ここで、前記第１工程から前記第３工程までを含む工程を１サイクルとする製造工程が複数サイクル実施される都度、前記第４工程を実施することが好ましい。
【００１８】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【００１９】
［第１の実施の形態］
図１は、本発明の第１の実施の形態の基板製造方法を工程順に示す模式図である。まず、図１（ａ）に示す工程では、第１の単結晶Ｓｉ基板（シード基板）１１を準備し、その表面に熱酸化法等により厚さＴｏｘの絶縁層（シリコン酸化膜）１２を形成する。ここで、第１基板１１としては、表面にエピタキシャル層が形成された単結晶Ｓｉ基板を準備してもよい。
【００２０】
次いで、図１（ｂ）に示す工程では、図１（ａ）に示す第１基板に対してその主表面（絶縁層１２が形成された面）から希ガス、水素、及び、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入層１３を形成する。なお、図１では、基板１１のうちイオン注入層１３の上側が単結晶Ｓｉ層１１ｂ、イオン注入層１３の下側が単結晶Ｓｉ基板１１ａとして記載されている。イオン注入層１３は、後の分割工程（図１（ｅ））において結合基板を２枚の基板に分割するための分離層として機能する。
【００２１】
次いで、図１（ｃ）に示す工程では、図１（ｂ）に示す第１基板の最上層である絶縁層１２を薄膜化して厚さＴＢｏｘの絶縁層１２ａとする。絶縁層１２の薄膜化の方法としては、例えば、ドライエッチングやウェットエッチング等のエッチング、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の研磨等が好適であるが、他の方法を適用することもできる。
【００２２】
次いで、図１（ｄ）に示す工程では、図１（ｃ）に示す第１基板の主表面側（すなわち、絶縁層１２側）に第２基板（ハンドル基板）２０を室温で密着させて結合基板３０を作製する。ここで、第２基板２０としては、例えば、シリコン基板、シリコン基板上に酸化シリコン膜を形成した基板、石英等の光透過性基板、サファイア基板等が好適であるが、他の基板を採用することもできる。また、第２基板２０は、その表面が十分に平坦な基板であることが好ましい。
【００２３】
次いで、図１（ｅ）に示す工程では、イオン注入層１３の部分で結合基板３０を２分割する。分割方法としては、結合基板に加圧する方法、結合基板の一部を引っ張る方法、結合基板にせん断力を印加する方法、結合基板のイオン注入層１３に楔を挿入する方法等のように結合基板に対して外部から力を印加する方法の他、結合基板を加熱する方法、結合基板に熱応力を発生させる方法、結合基板を軟化させる方法等が好適であるが、他の方法を採用することもできる。
【００２４】
このような分割によって、第１基板側、第２基板側にイオン注入層１３の一部１３ｂ、１３ａがそれぞれ残る。
【００２５】
図１（ｆ）に示す工程では、分割後の第２基板の表面を平坦化する。この平坦化は、ＣＭＰ等の研磨工程と、それに続く、水素を含む還元性雰囲気中での熱処理工程を含むことが好ましい。ここで、平坦化において、ＣＭＰ等の研磨工程を実施することにより、ＳＯＩ層としての単結晶Ｓｉ層１１ｃを薄膜化することができ、より薄いＳＯＩ層を得ることができる。以上の工程により、図１（ｆ）に模式的に示すようなＳＯＩ基板４０が得られる。
【００２６】
ＳＯＩ基板４０は、図１（ａ）に示す工程で形成した絶縁層１２の厚さＴｏｘよりも薄い厚さＴＢＯＸを有する絶縁層１２ａを埋め込み酸化膜（ＢＯＸ）として有する。すなわち、イオン注入に適した厚さを有する絶縁層１２を第１基板１１の表面に形成した後に該絶縁層１２を介して第１基板１１中にイオンを注入し、その後に絶縁層１２を薄膜化することによって、埋め込み酸化膜としての絶縁層１２ａの厚さを自由に制御することができる。また、結合基板３０の分割後に、残留するイオン注入層１３ｂを除去しつつその下の単結晶Ｓｉ層１１ｂを薄膜化することにより、最終的に得られるＳＯＩ層としての単結晶Ｓｉ層１１ｃの厚さを自由に制御することができる。ここで、埋め込み絶縁層１２ａの平坦性は、第１基板を第２基板に結合させる前の絶縁層１２の薄膜化又は平坦化工程に依存し、ＳＯＩ層１１ｃの平坦性は、ＳＯＩ層１１の薄膜化又は平坦化工程に依存する。
【００２７】
更に、分割後の第１基板１１ａについては、図１（ｇ）に示す工程において、表面に残留するイオン注入層１３ｂを除去して、表面の平坦性が許容できないほど荒れている場合には表面平坦化を実施することにより、第１のＳｉ単結晶基板１１、又は、第２基板２０として、再利用することができる。
【００２８】
ここで、分割後の第１基板１１ａを第１の単結晶Ｓｉ基板１１として再利用する場合には、図１（ｇ）に示す工程において残留するイオン注入層１３ｂを除去し、必要に応じて表面を平坦化した後に、図１（ｈ）に示す工程において、基板１１ｃの表面に単結晶Ｓｉのエピタキシャル層１１ｄを形成してもよい。これにより、図１（ａ）〜図１（ｇ）に示す工程において失われた厚さを回復することができるので、基板１１を半永久的に再利用することができる。
【００２９】
なお、上記の第１基板としては、単結晶Ｓｉ基板の他、例えば、多結晶Ｓｉ基板、化合物半導体層を有する基板等のような種々の半導体基板を採用しうる。
【００３０】
［第２の実施の形態］
図２は、本発明の第２の実施の形態の基板製造方法を工程順に示す模式図である。この実施の形態は、絶縁層を形成すべき第１基板として、表面にエピタキシャル成長による単結晶Ｓｉ層を有する単結晶Ｓｉ基板を使用することを意図している。
【００３１】
まず、図２（ａ）に示す工程では、第１基板（シード基板）１１１として、表面にエピタキシャル成長による単結晶Ｓｉ層１１１ｆを有する単結晶Ｓｉ基板１１１を準備する。そして、第１基板１１１の表面に熱酸化法用により厚さＴｏｘの絶縁層（シリコン酸化膜）１１２を形成する。
【００３２】
次いで、図２（ｂ）に示す工程では、図２（ａ）に示す第１基板に対してその主表面（絶縁層１１２）が形成された面）から希ガス、水素、及び、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入層１１３を形成する。なお、図２では、エピタキシャル成長層１１１ｆのうちイオン注入層１１３の上側が単結晶Ｓｉ層１１１ｂ、イオン注入層１１３の下側が単結晶Ｓｉ基板１１１ｃとして記載されている。ただし、イオン注入層１１３は、基板１１１ａ中に形成されてもよい。
【００３３】
次いで、図２（ｃ）に示す工程では、図２（ｂ）に示す第１基板の最上層である絶縁層１１２を薄膜化して厚さＴＢｏｘの絶縁層１１２ａとする。絶縁層１１２の薄膜化の方法としては、例えば、ドライエッチングやウェットエッチング等のエッチング、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の研磨等が好適であるが、他の方法を適用することもできる。
【００３４】
次いで、図２（ｄ）に示す工程では、図２（ｃ）に示す第１基板の主表面側（すなわち、絶縁層１１２側）に第２基板（ハンドル基板）１２０を室温で密着させて結合基板１３０を作製する。ここで、第２基板１２０としては、例えば、シリコン基板、シリコン基板上に酸化シリコン膜を形成した基板、石英等の光透過性基板、サファイア基板等が好適であるが、他の基板を採用することもできる。また、第２基板１２０は、その表面が十分に平坦な基板であることが好ましい。
【００３５】
次いで、図２（ｅ）に示す工程では、イオン注入層１１３の部分で結合基板１３０を２分割する。分割方法としては、結合基板に加圧する方法、結合基板の一部を引っ張る方法、結合基板にせん断力を印加する方法、結合基板のイオン注入層１１３に楔を挿入する方法等のように結合基板に対して外部から力を印加する方法の他、結合基板を加熱する方法、結合基板に熱応力を発生させる方法、結合基板を軟化させる方法等が好適であるが、他の方法を採用することもできる。
【００３６】
このような分割によって、第１基板側、第２基板側にイオン注入層１１３の一部１１３ｂ、１１３ａがそれぞれ残る。
【００３７】
図２（ｆ）に示す工程では、分割後の第２基板の表面を平坦化する。この平坦化は、ＣＭＰ工程等の研磨工程と、それに続く、水素を含む還元性雰囲気中での熱処理工程を含むことが好ましい。ここで、平坦化において、ＣＭＰ工程等の研磨工程を実施することにより、ＳＯＩ層としての単結晶Ｓｉ層１１１ｄを薄膜化することができ、より薄いＳＯＩ層を得ることができる。以上の工程により、図２（ｆ）に模式的に示すようなＳＯＩ基板１４０が得られる。
【００３８】
ＳＯＩ基板１４０は、図２（ａ）に示す工程で形成した絶縁層１１２の厚さＴｏｘよりも薄い厚さＴＢＯＸを有する絶縁層１１２ａを埋め込み酸化膜（ＢＯＸ）として有する。すなわち、イオン注入に適した厚さを有する絶縁層１１２を第１基板１１１の表面に形成した後に該絶縁層１１２を介して第１基板１１１中にイオンを注入し、その後に絶縁層１１２を薄膜化することによって、埋め込み酸化膜としての絶縁層１１２ａの厚さを自由に制御することができる。また、結合基板１３０の分割後に、残留するイオン注入層１１３ｂを除去しつつその下の単結晶Ｓｉ層１１１ｂを薄膜化することにより、最終的に得られるＳＯＩ層としての単結晶Ｓｉ層１１１ｄの厚さを自由に制御することができる。ここで、埋め込み絶縁層１１２ａの平坦性は、第１基板を第２基板に結合させる前の絶縁層１１２の薄膜化又は平坦化工程に依存し、ＳＯＩ層１１１ｄの平坦性は、ＳＯＩ層１１１ｂの薄膜化又は平坦化工程に依存する。
【００３９】
更に、分割後の第１基板１１１’については、図２（ｇ）に示す工程において残留するイオン注入層１１３ｂを除去し、必要に応じて表面を平坦化した後に、図２（ｈ）に示す工程において、基板１１１’の表面に単結晶Ｓｉのエピタキシャル層１１１ｅを形成する。これにより、図２（ａ）〜図２（ｇ）に示す工程において失われた厚さを回復することができるので、基板１１１を半永久的に再利用することができる。ここで、図２（ｈ）に示す工程では、１サイクルの図２（ａ）〜図２（ｇ）に示す工程で消費されるＳｉ単結晶の厚さをＴｃｙｃｌｅとすると、少なくともＴｃｙｃｌｅ以上とすることが好ましく、Ｔｃｙｃｌｅの２倍以上とすることが好ましい。Ｔｃｙｃｌｅの２倍以上の厚さのエピタキシャル層１１１ｅを形成することにより、図２（ｈ）に示す工程を実施する頻度を減らすことができる。例えば、Ｔｃｙｃｌｅの２倍以上、３倍未満の厚さのエピタキシャル層１１１ｅを形成する場合には、図２（ａ）〜図２（ｇ）に示す工程を２サイクル実施する都度、図２（ｆ）に示す工程を実施すればよい。
【００４０】
以上のようなリサイクル方法は、イオン注入層の代わりに、例えば、陽極化成により多孔質層を形成する方法にも適用することができる。陽極化成によって多孔質層を形成する工程を含むＳＯＩ基板の製造方法では、例えば、シード基板の表面に陽極化成により多孔質層（分離層）を形成し、多孔質層の上に単結晶Ｓｉ層等の半導体層を形成し、半導体層の上に絶縁層を形成して第１基板とし、この第１基板を第２基板（ハンドル基板）に結合させて結合基板を形成し、結合基板を多孔質層の部分で分割する。この分割後の第１基板側に図２（ｇ）、又は、図２（ｇ）及び（ｈ）に示す工程を適用し、この工程で処理された基板をシード基板として再利用することができる。
【００４１】
なお、上記の第１基板としては、単結晶Ｓｉ基板の他、例えば、多結晶Ｓｉ基板、化合物半導体層を有する基板等のような種々の半導体基板を採用しうる。
【００４２】
【実施例】
以下、本発明の具体的な適用例としての実施例を説明する。
【００４３】
［実施例１］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により７００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を１００ｋｅＶで５×１０１６ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の７００ｎｍのＳｉＯ２膜１２を弗化水素酸溶液により６９０ｎｍの厚さだけエッチングし、ＳｉＯ２膜１２を１０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００４４】
次いで、結合基板３０を６００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、１０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約１５０ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で４時間の熱処理を行った。次いで、ＳＯＩ基板のＳＯＩ層１１ｂの表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法によりＳＯＩ層１１ｂの表面を５０ｎｍ研削研磨した（図１（ｆ））。
【００４５】
以上の工程により、Ｓｉ基板２０上に１０ｎｍの厚みを有する酸化膜１２ａ、更にその上に１００ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は１００ｎｍ±３ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は１０ｎｍ±１ｎｍと均一であった。
【００４６】
［実施例２］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により２００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１２を弗化水素酸溶液により１８０ｎｍの厚さだけエッチングし、ＳｉＯ２膜１２を２０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２の基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００４７】
次いで、結合基板３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、２０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、８００℃で３時間の熱処理を行った。次いで、ＳＯＩ基板のＳＯＩ層１１ｂの表面を平坦化するために、水素雰囲気中で１１００℃の熱処理を３時間施した（図１（ｆ））。ＳＯＩ層１１ｂの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均自乗粗さは、約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００４８】
以上の工程により、Ｓｉ基板２０上に２０ｎｍの厚みを有する酸化膜１２ａ、更にその上に２００ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は２００ｎｍ±４ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は２０ｎｍ±１ｎｍと均一であった。
【００４９】
［実施例３］
まず、第１の単結晶Ｓｉ基板（シード基板）１１上に熱酸化法により３００ｎｍのＳｉＯ２膜（絶縁膜）１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで８×１０１６ｃｍ−２イオン注入してイオン注入層１３を形成した（図１（ｂ））。次いで、第１基板上の３００ｎｍのＳｉＯ２膜１２をバッファード弗化水素酸溶液によ２９５ｎｍエッチングし、ＳｉＯ２膜１２を５ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００５０】
次いで、結合基板３０を４５０℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、５ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約１００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、９００℃で２時間の熱処理を行った。
【００５１】
次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法によりＳＯＩ層１１ｂの表面を５０ｎｍ研削研磨した（図１（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０５０℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１ｃの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均自乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００５２】
以上の工程により、Ｓｉ基板２０上に５ｎｍの厚みを有する酸化膜１２ａ、更にその上に５０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ層１１ｃの膜厚均一性は５０ｎｍ±２ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は５ｎｍ±１ｎｍと均一であった。
【００５３】
また、分割後の第１基板１１ａについては、その表面に残ったイオン注入層１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施すことにより（図１（ｇ））、再び第１基板１１又は第２基板２０として利用することができた。
【００５４】
［実施例４］
まず、単結晶Ｓｉ基板上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１．５μｍエピタキシャル成長させて第１基板１１を形成した。この際、成長条件は以下の通りとした。
【００５５】
ソ−スガス： ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量： ０．５／１８０ ｌｉｔｔｅｒ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９５０ ℃
成長速度： ０．３０ μｍ／ｍｉｎ
次いで、第１基板１１上に熱酸化により２００ｎｍのＳｉＯ２膜１２を形成した（図１（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２のイオン注入をしてイオン注入層１３を形成した（図１（ｂ）。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１２をバッファード弗化水素酸溶液により１７０ｎｍエッチングし、ＳｉＯ２膜１２を３０ｎｍ厚のＳｉＯ２膜１２ａとした（図１（ｃ））。次いで、ＳｉＯ２層１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））２０の表面とを重ね合わせて結合基板３０を形成した（図１（ｄ））。
【００５６】
次いで、結合基板３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１３）で２枚に分割され、第２基板２０上には、３０ｎｍのＳｉＯ２膜１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１ｂを有するＳＯＩ基板が得られた（図１（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で１時間の熱処理を行った。次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１ｂを所望の膜厚にするために、ＣＭＰ法により表面の単結晶Ｓｉ膜１１ｂを１７０ｎｍ研削研磨した（図１（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０００℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１ｃの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００５７】
以上の工程により、Ｓｉ基板２０上に３０ｎｍの厚みを有する酸化膜１２ａ、更にその上に３０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１ｃを有するＳＯＩ基板４０が得られた。
【００５８】
作製されたＳＯＩ基板４０を濃ＨＦ溶液に１５分浸けた後に光学顕微鏡で基板全面を確認したところ、ＨＦにより埋め込み酸化膜（ＢＯＸ）１２ａに穴が空いている個所は一個所と極めて少なかった。つまり、表面にエピタキシャルシリコン層を形成した第１基板１１を用いることにより、ＨＦｄｅｆｅｃｔ試験で従来のＣＺ基板を用いて作製したＳＯＩ基板に比べてＣＯＰフリーの高品質なＳＯＩ層を有するＳＯＩ基板が得られた。
【００５９】
更に、作製されたＳＯＩ基板４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ（Ｓｉ単結晶）膜１１ｃの膜厚均一性は３０ｎｍ±１．５ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１２ａの膜厚は３０ｎｍ±１ｎｍと均一であった。
【００６０】
また、分割後の第１基板１１ａについては、その表面に残ったイオン注入層１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施すことにより（図１１（ｇ）、再び第１基板１１又は第２基板２０として利用することができた、ここで、分割後の第１基板１１ａを再び第１基板１１として利用する場合には、ウエハ厚減少分をエピタキシャル層１１ｄで補うことにより、半永久的に再利用可能となった。すなわち、製造サイクルの２サイクル目以降は、形成すべきエピタキシャル層１１ｄの膜厚を、絶縁層１２の形成から分割に至る工程において消費される膜厚（ウエハ厚減少分）を補う厚さとすることにより、第１基板を半永久的に利用することができる。この場合において、イオン注入層１３はエピタキシャル層の内部に形成される。
【００６１】
［実施例５］
まず、単結晶Ｓｉ基板１１１ａ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉ層１１１ｆを３μｍエピタキシャル成長させて第１基板１１１を形成した。この際、成長条件は以下の通りとした。
【００６２】
ソ−スガス： ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量： ０．５／１８０ ｌｉｔｔｅｒ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９５０ ℃
成長速度： ０．３０ μｍ／ｍｉｎ
次いで、第１基板１１１上に熱酸化法により２００ｎｍのＳｉＯ２膜１２を形成した（図２（ａ））。次いで、この第１基板の表面のＳｉＯ２膜１１２を通してＨ＋を３０ｋｅＶで１×１０１７ｃｍ−２イオン注入してイオン注入層１１３を形成した（図２（ｂ））。次いで、第１基板上の２００ｎｍのＳｉＯ２膜１１２をバッファード弗化水素酸溶液により１７０ｎｍエッチングし、ＳｉＯ２膜１１２を３０ｎｍ厚のＳｉＯ２膜１１２ａとした（図２（ｃ））。次いで、ＳｉＯ２層１１２ａの表面と別に用意したＳｉ基板（第２基板（ハンドル基板））１２０の表面とを重ね合わせて結合基板１３０を形成した（図２（ｄ））。
【００６３】
次いで、結語基板１３０を５００℃でアニールしたところ、イオン注入の投影飛程付近（イオン注入層１１３）で２枚に分割され、第２基板１２０上には、３０ｎｍのＳｉＯ２膜１１２ａ、その上に表面の荒れた約２００ｎｍの単結晶膜１１１ｂを有するＳＯＩ基板が得られた（図２（ｅ））。このＳＯＩ基板の結合強度を向上させるために、１０００℃で１時間の熱処理を行った。次いで、ＳＯＩ基板の表面を平坦化するため及びＳＯＩ層１１１ｂを所望の膜厚にするために、ＣＭＰ法により表面の単結晶Ｓｉ膜１１１ｂを１７０ｎｍ研削研磨した（図２（ｆ））。更に、ＣＭＰにより導入されるＳＯＩ層１１１ｂの表面のダメージ除去及び表面平坦化の為に、水素雰囲気中において１０００℃の熱処理を２時間施した。熱処理後のＳＯＩ層１１１ｄの表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域の平均２乗粗さは約０．２ｎｍであり、通常市販されているＳｉウエハと同等であった。
【００６４】
以上の工程により、Ｓｉ基板１２０上に３０ｎｍの厚みを有する酸化膜１１２ａ、更にその上に３０ｎｍの厚さを有する単結晶Ｓｉ層（ＳＯＩ層）１１１ｄを有するＳＯＩ基板１４０が得られた。
【００６５】
作製されたＳＯＩ基板１４０を濃ＨＦ溶液に１５分浸けた後に光学顕微鏡で基板全面を確認したところ、ＨＦにより埋め込み酸化膜（ＢＯＸ）１１２ａに穴が空いている個所は一個所と極めて少なかった。つまり、表面にエピタキシャルシリコン層１１１ｆを形成した第１基板１１１を用いることにより、ＨＦｄｅｆｅｃｔ試験で従来のＣＺ基板を用いて作製したＳＯＩ基板に比べてＣＯＰフリーの高品質なＳＯＩ層を有するＳＯＩ基板が得られた。
【００６６】
更に、作製されたＳＯＩ基板１４０の膜厚を面内全面にわたって１００点について測定したところ、ＳＯＩ（Ｓｉ単結晶）膜１１１ｄの膜厚均一性は３０ｎｍ±１．５ｎｍであり、また、酸化膜（ＢＯＸ；埋め込み酸化膜）１１２ａの膜厚は３０ｎｍ±１ｎｍと均一であった。
【００６７】
また、分割後の第１基板１１１’については、その表面に残ったイオン注入層１１３ｂを水素雰囲気中で熱処理すること、又は、表面研磨等の表面処理を施し（図２（ｇ））、再び第１基板１１１として利用した。この一連の工程からなるサイクルを９サイクルにわたって実施したところ、第１単結晶Ｓｉ基板１１１ａ上に予め成長した３ｕｍのエピタキシャル層１１１ｆが０．２ｕｍとなった。そこで、エピタキシャル層の減少分を補うために第１基板１１１’に再びエピタキシャル層１１１ｅを形成することにより、第１基板を再度利用可能にした。
【００６８】
【発明の効果】
本発明によれば、例えば、薄い埋め込み絶縁膜を有する基板を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基板製造方法を工程順に示す模式図である。
【図２】本発明の第２の実施の形態の基板製造方法を工程順に示す模式図である。
Claims (1)
- 埋め込み絶縁層を有する基板の製造方法であって、
半導体領域を含む第１基板の前記半導体領域の上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層を通して前記半導体領域中にイオンを注入してイオン注入層を形成する注入工程と、
前記注入工程の後に前記絶縁層を薄化する絶縁層薄化工程と、
前記絶縁層を挟んで前記第１基板に第２基板を結合させて結合基板を作製する結合工程と、
前記結合基板を前記イオン注入層を利用して分割し、前記第２基板の上に前記絶縁層を有しその上に前記半導体領域の一部である半導体層を有する基板を得る分割工程と、
を含むことを特徴とする基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037404A JP2004247610A (ja) | 2003-02-14 | 2003-02-14 | 基板の製造方法 |
| FR0401407A FR2851372B1 (fr) | 2003-02-14 | 2004-02-12 | Procede de fabrication d'un substrat a couche isolante enterree |
| US10/778,248 US7008860B2 (en) | 2003-02-14 | 2004-02-17 | Substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037404A JP2004247610A (ja) | 2003-02-14 | 2003-02-14 | 基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247610A true JP2004247610A (ja) | 2004-09-02 |
| JP2004247610A5 JP2004247610A5 (ja) | 2006-03-09 |
Family
ID=32767679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037404A Pending JP2004247610A (ja) | 2003-02-14 | 2003-02-14 | 基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7008860B2 (ja) |
| JP (1) | JP2004247610A (ja) |
| FR (1) | FR2851372B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140445A (ja) * | 2004-11-09 | 2006-06-01 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェーハの製造方法 |
| JP2006147711A (ja) * | 2004-11-17 | 2006-06-08 | Seiko Epson Corp | 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器 |
| JP2007079431A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
| JP2008130884A (ja) * | 2006-11-22 | 2008-06-05 | Shin Etsu Chem Co Ltd | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
| JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010118420A (ja) * | 2008-11-12 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| WO2010089832A1 (ja) * | 2009-02-05 | 2010-08-12 | 信越半導体株式会社 | 多層膜付き半導体ウェーハ及びその製造方法並びに半導体デバイスの製造方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| TWI235407B (en) * | 2004-05-10 | 2005-07-01 | Mosel Vitelic Inc | Wafer and the manufacturing and reclaiming method therefor |
| TWI240951B (en) * | 2004-05-10 | 2005-10-01 | Mosel Vitelic Inc | Method for reclaiming wafer |
| JP4518886B2 (ja) * | 2004-09-09 | 2010-08-04 | シャープ株式会社 | 半導体素子の製造方法 |
| US7568412B2 (en) * | 2005-10-04 | 2009-08-04 | Marquip, Llc | Method for order transition on a plunge slitter |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| WO2008082920A1 (en) | 2006-12-28 | 2008-07-10 | Memc Electronic Materials, Inc. | Methods for producing smooth wafers |
| ATE518241T1 (de) * | 2007-01-24 | 2011-08-15 | Soitec Silicon On Insulator | Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer |
| EP1986229A1 (en) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for manufacturing compound material wafer and corresponding compound material wafer |
| EP2040285A1 (en) * | 2007-09-19 | 2009-03-25 | S.O.I. TEC Silicon | Method for fabricating a mixed orientation substrate |
| JP5654206B2 (ja) | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置 |
| EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| JP4666189B2 (ja) * | 2008-08-28 | 2011-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN102184882A (zh) * | 2011-04-07 | 2011-09-14 | 中国科学院微电子研究所 | 一种形成复合功能材料结构的方法 |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| WO2017065692A1 (en) * | 2015-10-13 | 2017-04-20 | Nanyang Technological University | Method of manufacturing a germanium-on-insulator substrate |
| FR3073082B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
| CN111180334A (zh) * | 2020-01-15 | 2020-05-19 | 长江存储科技有限责任公司 | 半导体基底减薄方法 |
| US20220238336A1 (en) * | 2021-01-26 | 2022-07-28 | Alliance For Sustainable Energy, Llc | Facet suppression of gallium arsenide spalling using nanoimprint lithography and methods thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5909626A (en) * | 1997-03-28 | 1999-06-01 | Nec Corporation | SOI substrate and fabrication process therefor |
| JP4302194B2 (ja) * | 1997-04-25 | 2009-07-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| SG71903A1 (en) * | 1998-01-30 | 2000-04-18 | Canon Kk | Process of reclamation of soi substrate and reproduced substrate |
| JP2000349266A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 |
| JP2000349148A (ja) * | 1999-06-08 | 2000-12-15 | Sony Corp | 半導体層を有する基板の製造方法 |
| US6566233B2 (en) * | 1999-12-24 | 2003-05-20 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| US6368947B1 (en) * | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP2002154239A (ja) * | 2000-11-17 | 2002-05-28 | Canon Inc | 画像処理方法およびプリント装置 |
-
2003
- 2003-02-14 JP JP2003037404A patent/JP2004247610A/ja active Pending
-
2004
- 2004-02-12 FR FR0401407A patent/FR2851372B1/fr not_active Expired - Fee Related
- 2004-02-17 US US10/778,248 patent/US7008860B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140445A (ja) * | 2004-11-09 | 2006-06-01 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェーハの製造方法 |
| JP4489671B2 (ja) * | 2004-11-09 | 2010-06-23 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 複合材料ウェーハの製造方法 |
| JP2006147711A (ja) * | 2004-11-17 | 2006-06-08 | Seiko Epson Corp | 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器 |
| JP2007079431A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
| JP2008130884A (ja) * | 2006-11-22 | 2008-06-05 | Shin Etsu Chem Co Ltd | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
| JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2010118420A (ja) * | 2008-11-12 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| WO2010089832A1 (ja) * | 2009-02-05 | 2010-08-12 | 信越半導体株式会社 | 多層膜付き半導体ウェーハ及びその製造方法並びに半導体デバイスの製造方法 |
| JP2010182885A (ja) * | 2009-02-05 | 2010-08-19 | Shin Etsu Handotai Co Ltd | 多層膜付き半導体ウェーハ及びその製造方法並びに半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2851372A1 (fr) | 2004-08-20 |
| US20040185638A1 (en) | 2004-09-23 |
| FR2851372B1 (fr) | 2006-05-19 |
| US7008860B2 (en) | 2006-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004247610A (ja) | 基板の製造方法 | |
| CA2233096C (en) | Substrate and production method thereof | |
| TWI289900B (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法 | |
| US6350702B2 (en) | Fabrication process of semiconductor substrate | |
| JP2004533726A (ja) | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 | |
| JPH09162090A (ja) | 半導体基体とその製造方法 | |
| JP4545586B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| US7605055B2 (en) | Wafer with diamond layer | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP2005311199A (ja) | 基板の製造方法 | |
| JP2006173354A (ja) | Ｓｏｉ基板の製造方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP2007173694A (ja) | 半導体基板の作製方法 | |
| WO2012086122A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH10200079A (ja) | 半導体部材の製造方法および半導体部材 | |
| JP2004096044A (ja) | 基板及びその製造方法 | |
| CN108140553B (zh) | 贴合式soi晶圆的制造方法 | |
| JP2005079109A (ja) | 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ | |
| JPH10326882A (ja) | 半導体基板及びその作製方法 | |
| JP4649918B2 (ja) | 貼り合せウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100219 |