FR2851372A1 - Procede de fabrication d'un substrat a couche isolante enterree - Google Patents
Procede de fabrication d'un substrat a couche isolante enterree Download PDFInfo
- Publication number
- FR2851372A1 FR2851372A1 FR0401407A FR0401407A FR2851372A1 FR 2851372 A1 FR2851372 A1 FR 2851372A1 FR 0401407 A FR0401407 A FR 0401407A FR 0401407 A FR0401407 A FR 0401407A FR 2851372 A1 FR2851372 A1 FR 2851372A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- layer
- insulating layer
- semiconductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 312
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000005468 ion implantation Methods 0.000 title description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 46
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 43
- 238000005498 polishing Methods 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 223
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 86
- 239000010408 film Substances 0.000 description 77
- 235000012239 silicon dioxide Nutrition 0.000 description 39
- 229910052681 coesite Inorganic materials 0.000 description 37
- 229910052906 cristobalite Inorganic materials 0.000 description 37
- 239000000377 silicon dioxide Substances 0.000 description 37
- 229910052682 stishovite Inorganic materials 0.000 description 37
- 229910052905 tridymite Inorganic materials 0.000 description 37
- 238000000137 annealing Methods 0.000 description 17
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat comportant une couche isolante enterrée mince. Une couche isolante (12) est formée sur un substrat (11) en Si monocristallin. Des ions sont implantés dans le substrat (11) à travers la couche isolante (12) pour former une couche (13) implantée d'ions. La couche isolante (12) est amincie de façon à former une couche isolante mince (12a). Un premier substrat ainsi préparé est placé sur un second substrat (20) pour former un empilage (30) qui est ensuite divisé au niveau de la couche (13) implantée d'ions.Domaine d'application : fabrication de semi-conducteurs sur isolant, etc.
Description
L'invention concerne un procédé de fabrication d'un
substrat, et plus particulièrement un procédé de fabrication d'un substrat comportant une couche isolante enterrée.
Un substrat comportant une couche de semi-conducteur sur une couche isolante est connu en tant que substrat SOI (Silicium sur Isolant ou Semiconducteur sur Isolant). Un procédé de fabrication d'un substrat SOI est décrit dans le brevet japonais mis à l'Inspection Publique sous le N0 510 211128. Dans le procédé décrit dans cette référence, pour diviser un substrat en une partie inférieure et une partie supérieure mince, on implante des ions dans le substrat en semi-conducteur. Ensuite, on lie le substrat en semiconducteur à un raidisseur. L'ensemble formé par le 15 substrat en semi-conducteur et le raidisseur est recuit afin de réarranger le cristal et de faire coaguler les bulles dans la couche o des ions sont implantés, séparant ainsi la partie inférieure de la partie supérieure mince.
Avec ce procédé, la partie supérieure mince du substrat en 20 semiconducteur est transférée au raidisseur.
La référence indique qu'un substrat semi-conducteur comportant une couche d'enrobage formée, par exemple, d'oxyde de silicium, est utilisée en tant que substrat en semi-conducteur dans lequel des ions doivent être 25 implantés, et la couche d'enrobage peut être enlevée ou laissée après l'implantation des ions. Cependant, la référence ne décrit ni ne suggère aucun technique pour amincir la couche d'enrobage en oxyde de silicium après l'implantation des ions.
Les présents inventeurs ont concentré leur attention sur un procédé de fabrication d'un substrat SOI. Dans ce procédé, une couche isolante est formée sur la surface d'un substrat en semi-conducteur. Après ceci, des ions sont implantés dans le substrat en semi-conducteur à travers la 35 couche isolante pour former une couche implantée d'ions. Le substrat à semi-conducteur est lié à un autre substrat pour préparer un empilage de substrats liés. Puis, l'empilage de substrats liés est divisé au niveau de la couche implantée d'ions.
Cependant, dans ce procédé, les épaisseurs de la 5 couche SOI et du film d'oxyde enterré sous-jacent (couche BOX pour "burried oxide") dans le substrat SOI résultant sont déterminées par la profondeur d'implantation des ions dans le substrat en semi-conducteur. Lorsqu'on doit obtenir une couche BOX mince, la couche SOI devient épaisse. 10 Inversement, lorsqu'on doit obtenir une couche SOI mince, la couche BOX devient épaisse. Pour rendre minces à la fois la couche SOI et la couche BOX, l'énergie d'implantation des ions doit être faible. Cependant, dans ce procédé, il est difficile de commander avec précision la formation de 15 la couche implantée d'ions ou de former de façon stable la couche implantée d'ions.
L'invention a été menée à bien sur la base de la reconnaissance des problèmes ci-dessus et elle a pour objectif de procurer, par exemple, un procédé de 20 fabrication d'un substrat ayant un film isolant enterré mince.
Un procédé de fabrication selon l'invention est un procédé de fabrication d'un substrat ayant une couche isolante enterrée. Ce procédé comprend une étape de 25 formation d'une couche isolante consistant à former une couche isolante sur une région de semi-conducteur d'un premier substrat comprenant la région de semi-conducteur, une étape d'implantation consistant à implanter des ions dans la région de semi-conducteur à travers la couche 30 isolante pour former une couche implantée d'ions, une étape d'amincissement de la couche isolante consistant à amincir la couche isolante après l'étape d'implantation, une étape de liaison consistant à lier un second substrat au premier substrat par l'intermédiaire de la couche isolante afin de 35 préparer un empilage de substrats liés, et une étape de division consistant à diviser l'empilage de substrats liés en utilisant la couche implantée d'ions pour obtenir un substrat qui comporte la couche isolante sur le second substrat et une couche de semi-conducteur en tant que partie de la région de semi- conducteur sur la couche isolante.
Selon un aspect apprécié de l'invention, l'étape d'amincissement de la couche isolante peut comprendre une étape consistant à attaquer chimiquement la couche isolante ou une étape consistant à polir la couche isolante.
io Selon un aspect apprécié de l'invention, le procédé de fabrication selon l'invention comprend en outre avantageusement une étape d'enlèvement consistant à enlever la couche implantée d'ions qui reste sur une surface du second substrat après la division. L'étape d'enlèvement 15 peut comprendre une étape consistant à attaquer chimiquement la surface du second substrat après la division, ou une étape (par exemple une étape de polissage chimique-mécanique) consistant à polir la surface du second substrat après la division.
Selon un aspect apprécié de l'invention, le procédé de fabrication selon l'invention comprend en outre avantageusement une étape d'amincissement de la couche de semi-conducteur consistant à amincir la couche de semiconducteur sur le second substrat après la division. 25 L'étape d'amincissement de la couche de semi-conducteur peut comprendre une étape consistant à attaquer chimiquement la couche de semi-conducteur ou une étape (par exemple une étape de polissage chimique-mécanique) consistant à polir la couche de semi-conducteur.
Selon un aspect apprécié de l'invention, dans l'étape de formation de la couche isolante, la couche isolante est avantageusement formée sur le premier substrat comportant une couche épitaxiale sur une surface. La couche épitaxiale présente avantageusement une épaisseur non inférieure au 35 double d'une épaisseur de la région de semi-conducteur consommée dans l'étape de formation de la couche isolante et les étapes suivantes.
Selon un aspect apprécié de l'invention, le procédé de fabrication de l'invention comprend en outre avantageusement une étape de reproduction consistant à 5 permettre au premier substrat, après la division, d'être utilisé en tant que l'un du premier substrat devant être implanté d'ions lors de l'étape d'implantation et du second substrat. L'étape de reproduction peut comprendre une étape consistant à enlever la couche implantée d'ions qui reste 1o sur une surface du premier substrat après la division, ou une étape d'aplanissement d'une surface du premier substrat après la division.
Selon un aspect apprécié de l'invention, le procédé de fabrication selon l'invention comprend en outre 15 avantageusement une étape de croissance consistant à faire croître une couche épitaxiale sur le substrat reproduit dans l'étape de reproduction. Dans ce cas, dans l'étape de formation de la couche isolante, la couche isolante est formée sur la couche épitaxiale se trouvant sur le substrat 20 reproduit dans l'étape de reproduction. Dans l'étape de croissance, une couche épitaxiale ayant une épaisseur non inférieure au double d'une épaisseur de la région de semiconducteur perdue dans l'étape de formation de la couche isolante et les étapes suivantes est avantageusement 25 formée. De plus, l'étape de croissance est avantageusement exécutée à chaque fois qu'une étape de fabrication correspondant à un cycle allant de l'étape de formation de la couche isolante jusqu'à l'étape de reproduction est exécutée plusieurs fois.
Conformément à l'aspect apprécié de l'invention, la région de semiconducteur est avantageusement une région de silicium monocristallin. Dans l'étape de formation de la couche isolante, la couche isolante peut être formée par oxydation thermique d'une surface de la région de silicium 35 monocristallin.
Conformément à un autre aspect de l'invention, il est proposé un procédé de fabrication d'un substrat ayant une couche isolante enterrée. Ce procédé de fabrication comprend une première étape consistant à préparer un premier substrat qui comporte une couche de semi-conducteur 5 sur une couche de séparation et une couche isolante sur la couche de semiconducteur, une deuxième étape qui consiste à lier le premier substrat à un second substrat par l'intermédiaire de la couche isolante afin de préparer un empilage de substrats liés, une troisième étape qui 10 consiste à diviser l'empilage de substrats liés au niveau de la couche de séparation et une quatrième étape qui consiste à traiter une surface située sur un côté du premier substrat après la division, à faire croître une couche épitaxiale sur la surface et à réutiliser un 15 substrat résultant en tant que matière dans la première étape.
Conformément à l'aspect apprécié de l'invention, dans la quatrième étape, une couche épitaxiale ayant une épaisseur non inférieure au double d'une épaisseur de la 20 couche de semi-conducteur consommée dans la première étape et les étapes suivantes est avantageusement formée. La quatrième étape est avantageusement exécutée à chaque fois qu'une étape de fabrication correspondant à un cycle allant de la première étape à la troisième étape est exécutée 25 plusieurs fois.
D'autres particularités et avantages de l'invention ressortiront de la description suivante considérée conjointement avec les dessins d'accompagnement sur lesquels les mêmes références numériques désignent les 30 mêmes pièces ou des pièces similaires sur toutes les figures.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: La figure 1 est une vue schématique montrant les étapes d'un procédé de fabrication d'un substrat selon une première forme de réalisation de l'invention; et La figure 2 est une vue schématique montrant des étapes d'un procédé de fabrication d'un substrat selon une seconde forme de réalisation de l'invention.
[Première Forme de Réalisation] La figure 1 est une vue schématique montrant les étapes d'un procédé de fabrication d'un substrat selon la première forme de réalisation de l'invention. Dans l'étape indiquée en "a" sur la figure 1, un premier substrat en Si o0 monocristallin (substrat de germe) 11 est préparé. Une couche isolante (un film d'oxyde de silicium) 12 d'une épaisseur Tox est formée sur la surface du premier substrat, par oxydation thermique. En tant que premier substrat 11, on peut préparer un substrat en Si 15 monocristallin ayant une couche épitaxiale sur sa surface.
Dans l'étape indiquée en "b" sur la figure 1, au moins un élément choisi parmi un gaz rare, l'hydrogène et l'azote, est implanté sous forme ionique dans le premier substrat représenté en "a" sur la figure 1, à partir de sa 20 surface principale (la surface sur laquelle la couche isolante 12 est formée) pour former une couche 13 implantée d'ions dans le premier substrat. En référence à "b" sur la figure 1, du substrat 11, une partie située sur le côté supérieur de la couche 13 implantée d'ions est une couche 25 llb en Si monocristallin. Une partie sur le côté inférieur de la couche 13 implantée d'ions est un substrat lla en Si monocristallin. La couche 13 implantée d'ions fonctionne en tant que couche de séparation qui divise l'empilage de substrats liés en deux substrats, par la suite, dans 30 l'étape de division ("e" sur la figure 1) .
Dans l'étape représentée en "c" sur la figure 1, la couche isolante 12 constituant la couche la plus haute sur le premier substrat montré en "b" sur la figure 1 est amincie de façon à former une couche isolante 12a ayant une 35 épaisseur TBOX,. En tant que procédé d'amincissement de la couche isolante 12, par exemple, on utilise avantageusement une attaque chimique telle qu'une attaque chimique à sec ou une attaque chimique en milieu liquide, ou un polissage tel qu'un polissage chimique-mécanique. Cependant, n'importe quel autre procédé peut être appliqué.
Dans l'étape indiquée "d" sur la figure 1, un second substrat (une tranche de manipulation) 20 est lié au côté de la surface principale (c'est-à-dire le côté de la couche isolante 12) du premier substrat représenté en "c" sur la figure 1, à la température ambiante, afin de préparer un 1o empilage de substrats liés 30. En tant que second substrat 20, on utilise avantageusement, par exemple, un substrat de silicium, un substrat préparé en formant un film d'oxyde de silicium sur un substrat de silicium, un substrat transparent formé, par exemple, de quartz ou un substrat de 15 saphir. Cependant, on peut utiliser n'importe quel autre substrat. La surface du second substrat 20 est avantageusement suffisamment plate.
Dans l'étape indiquée en "e" sur la figure 1, l'empilage 30 de substrats liés est divisé en deux parties 20 au niveau de la couche 13 implantée d'ions. Pour diviser l'empilage de substrats liés, on applique avantageusement une force extérieure à l'empilage de substrats liés, par exemple en appliquant une pression à l'empilage de substrats liés, en écartant l'empilage de substrats liés, 25 en appliquant une force de cisaillement à l'empilage de substrats liés ou en insérant un coin dans la couche 13 implantée d'ions de l'empilage de substrats liés. En variante et avantageusement, l'empilage de substrats liés est chauffé, une contrainte thermique est générée dans 30 l'empilage de substrats liés, ou bien ce dernier est ramolli. Cependant, on peut utiliser n'importe quel autre procédé.
Après cette division, les parties 13b et 13a de la couche 13 implantée d'ions restent du côté du premier 35 substrat et du côté du second substrat, respectivement.
Dans l'étape montrée en "f" sur la figure 1, la surface du second substrat après la division est aplanie.
Cet aplanissement comprend avantageusement une étape de polissage tel qu'un polissage chimique-mécanique et une étape subséquente de recuit dans une atmosphère réductrice 5 contenant de l'hydrogène. Lorsqu'une étape de polissage tel qu'un polissage chimique-mécanique CMP est exécutée dans l'aplanissement, une couche l1c de Si monocristallin constituant une couche SOI peut être amincie de façon qu'une couche SOI plus mince puisse être obtenue. Avec les i0 étapes ci-dessus, on peut obtenir un substrat SOI 40 représenté schématiquement en "f" sur la figure 1.
Le substrat SOI 40 comporte, sous la forme d'un film d'oxyde de silicium enterré (BOX), la couche isolante 12a ayant une épaisseur TBOX inférieure à l'épaisseur Tox de la 15 couche isolante 12 formée dans l'étape indiquée en "a" sur la figure 1. Plus particulièrement, après que la couche isolante 12 ayant une épaisseur appropriée pour une implantation ionique a été formée sur la surface du premier substrat 11, des ions sont implantés dans le premier 20 substrat 11 à travers la couche isolante 12, puis la couche isolante 12 est amincie. Avec ce procédé, l'épaisseur de la couche isolante 12a constituant un film d'oxyde de silicium enterré peut être ajustée librement. De plus, après la division de l'empilage 30 de substrats liés, la couche 25 restante 13a implantée d'ions est enlevée et la couche llb de Si monocristallin situé sous elle est amincie. Avec ce procédé, on peut ajuster librement l'épaisseur de la couche 1lc de Si monocristallin constituant une couche SOI finale.
La planéité de la couche isolante enterrée 12a dépend de 30 l'étape d'amincissement ou d'aplanissement de la couche isolante 12 avant que le premier substrat soit lié au second substrat. La planéité de la couche SOI llc dépend de l'étape d'amincissement ou d'aplanissement de la couche SOI 11.
Pour le premier substrat lia après la division, dans l'étape montrée en "g sur la figure 1, la couche 13b implantée d'ions restant sur la surface est enlevée. Si la surface est si rugueuse que la planéité n'est pas possible, un aplanissement de la surface est exécuté. Avec ce procédé, le substrat peut être réutilisé en tant que 5 premier substrat 11 en Si monocristallin ou second substrat 20.
Si le premier substrat lla après la division doit être réutilisé en tant que premier substrat 11 en Si monocristallin, la couche restante 13b implantée d'ions est 1o enlevée de façon à aplanir la surface, si nécessaire, dans l'étape montrée en "g" sur la figure 1. Ensuite, dans l'étape représentée en "h" sur la figure 1, une couche épitaxiale lld en Si monocristallin peut être formée sur la surface du substrat 11c. Avec ce processus, l'épaisseur qui is est perdue dans les étapes représentées en "a" à g" sur la figure 1 peut être récupérée. Par conséquent, le substrat 11 peut être réutilisé de façon semi-permanente.
En tant que premier substrat, on peut utiliser non seulement un substrat en Si monocristallin, mais également 20 divers types de substrats en semiconducteur tels qu'un substrat de polysilicium ou un substrat ayant une couche semi-conductrice composée.
[Seconde Forme de Réalisation] La figure 2 est une vue schématique montrant des 25 étapes d'un procédé de fabrication d'un substrat selon la seconde forme de réalisation de l'invention. Dans cette forme de réalisation, un substrat en Si monocristallin ayant une couche de Si monocristallin formée de façon épitaxiale sur la surface est utilisé en tant que premier 30 substrat sur lequel une couche isolante doit être formée.
Dans l'étape montrée en "a" sur la figure 2, un substrat 111 en Si monocristallin sur la surface duquel est formée de façon épitaxiale une couche lllf en Si monocristallin, est préparé en tant que premier substrat 35 (substrat de germe) 111. Une couche isolante (un film d'oxyde de silicium) 112 ayant une épaisseur Tox est formée sur la surface du premier substrat 111 par oxydation thermique.
Dans l'étape indiquée en "b" sur la figure 2, au moins un élément choisi parmi un gaz rare, l'hydrogène et 5 l'azote, est implanté sous forme d'ion dans le premier substrat représenté en "a" sur la figure 2, à partir de sa surface principale (la surface sur laquelle est formée la couche isolante 112) pour former une couche 113 implantée d'ions dans le premier substrat. En référence à "b" sur la 1o figure 2, de la couche à croissance épitaxiale 111f, une partie sur le côté supérieur de la couche 113 implantée d'ions est une couche lllb de Si monocristallin. Une partie sur le côté inférieur de la couche 13 implantée d'ions est un substrat lllc en Si monocristallin. La couche 13 15 implantée d'ions peut être formée dans un substrat llla.
Dans l'étape montrée en "c" sur la figure 2, la couche isolante 112 constituant la couche la plus haute sur le premier substrat représenté en "b" sur la figure 2, est amincie pour former une couche isolante 112a ayant une 20 épaisseur TBX. En tant que procédé d'amincissement de la couche isolante 112, on peut utiliser avantageusement une attaque chimique telle qu'une attaque chimique à sec ou une attaque chimique en milieu liquide, ou un polissage tel qu'un polissage chimique-mécanique (CMP). Cependant, 25 n'importe quel autre procédé peut être appliqué.
Dans l'étape représentée en "d" sur la figure 2, un second substrat (une tranche de manipulation) 120 est lié au côté de la surface principale (c'est-à-dire le côté de la couche isolante 112) du premier substrat représenté en 30 "Cc" sur la figure 2, à la température ambiante, pour préparer un empilage 130 de substrats liés. En tant que second substrat 120, on utilise avantageusement, par exemple, un substrat de silicium, un substrat préparé en formant un film d'oxyde de silicium sur un substrat de 35 silicium, un substrat transparent formé, par exemple, de quartz, ou un substrat de saphir. Cependant, on peut utiliser n'importe quel autre substrat. La surface du second substrat 120 est avantageusement suffisamment plate.
Dans l'étape telle qu'indiquée en "e" sur la figure 2, l'empilage 130 de substrats liés est divisé en deux parties 5 au niveau de la couche 113 implantée d'ions. Pour diviser l'empilage de substrats liés, une force extérieure est avantageusement appliquée à l'empilage de substrats liés, par exemple en appliquant une pression à l'empilage de substrats liés, en tirant à l'écart l'empilage de substrats 10 liés, en appliquant une force de cisaillement à l'empilage de substrats liés ou en insérant un coin dans la couche 113 implantée d'ions de l'empilage de substrats liés. En variante et avantageusement, l'empilage de substrats liés est chauffé, une contrainte thermique est générée dans cet 15 empilage de substrats liés, ou bien ce dernier est ramolli.
Cependant, n'importe quel autre procédé peut être utilisé.
Avec cette division, les parties 113b et 113a de la couche 113 implantée d'ions restent du côté du premier substrat et du côté du second substrat, respectivement.
Dans l'étape indiquée en "f" sur la figure 2, après la division, la surface du second substrat est aplanie. Cet aplanissement comprend avantageusement une étape de polissage telle qu'une étape CMP et une étape subséquente de recuit dans une atmosphère réductrice contenant de 25 l'hydrogène. Lorsqu'une étape de polissage telle qu'une étape CMP est exécutée lors de l'aplanissement, une couche llld en Si monocristallin constituant une couche SOI peut être amincie de façon qu'on puisse obtenir une couche SOI plus mince. Avec les étapes ci-dessus, on peut obtenir un 30 substrat SOI 140 représenté schématiquement en "f" sur la figure 2.
Le substrat SOI 140 comporte, en tant que film d'oxyde de silicium enterré (BOX), la couche isolante 112a ayant une épaisseur TBCX inférieure à l'épaisseur Tox de la couche 35 isolante 112 formée dans l'étape représentée en "a" sur la figure 2. Plus particulièrement, après que la couche isolante 112 ayant une épaisseur convenant à une implantation ionique a été formée sur la surface du premier substrat 111, des ions sont implantés dans le premier substrat 111 à travers la couche isolante 112, puis la 5 couche isolante 112 est amincie. Avec ce procédé, on peut ajuster librement l'épaisseur de la couche isolante 112a constituant un film d'oxyde de silicium enterré. De plus, après la division de l'empilage 130 de substrats liés, la couche restante 113a implantée d'ions est enlevée, et la 10 couche lllb en Si monocristallin située en dessous d'elle est amincie. Avec ce procédé, on peut ajuster librement l'épaisseur de la couche llld de Si monocristallin constituant une couche SOI finale. La planéité de la couche isolante enterrée 112a dépend de l'étape d'amincissement ou 15 d'aplanissement de la couche isolante 112 avant que le premier substrat soit lié au second substrat. La planéité de la couche SOI llld dépend de l'étape d'amincissement ou d'aplanissement de la couche SOI 111b.
Pour un premier substrat 111' après la division, la 20 couche restante 113b implantée d'ions est enlevée afin que la surface soit aplanie, si nécessaire, dans l'étape représentée en g" sur la figure 2. Puis, dans l'étape représentée en "h" sur la figure 2, une couche épitaxiale 1lle de Si monocristallin est formée sur la surface 111'. 25 Avec ce processus, on peut rétablir l'épaisseur qui est perdue dans les étapes représentées dans "a" à "g sur la figure 2. Par conséquent, le substrat 111 peut être réutilisé de façon semi-permanente. Soit Tcycie l'épaisseur du Si monocristallin consommé dans un cycle des étapes 30 indiquées en "a" à "g" sur la figure 2. Dans l'étape montrée en "h" sur la figure 2, l'épaisseur de la couche épitaxiale lle est avantageusement d'au moins Tcycie ou plus et, plus avantageusement, de Tcycle x 2 ou plus.
Lorsque la couche épitaxiale 1lle ayant une épaisseur 35 Tcycle x 2 ou plus est formée, la fréquence d'exécution indiquée en "h" sur la figure 2 peut être réduite. Par exemple, pour former la couche épitaxiale M11e ayant une épaisseur comprise entre Tcycle x 2 (incluse) et Tcycie x 3 (exclue), l'étape indiquée en "h" sur la figure 2 est exécutée tous les deux cycles des étapes représentées "a" à "g" sur la figure 2.
Le procédé de recyclage décrit ci-dessus peut également être appliqué à un procédé de formation d'un couche poreuse par une anodisation, par exemple, à la place d'une couche implantée d'ions. Dans un procédé de 1o fabrication d'un substrat SOI comprenant une étape de formation d'une couche poreuse par anodisation, par exemple, une couche poreuse (couche de séparation) est formée sur la surface d'un substrat de germe, par anodisation. Une couche de semi-conducteur telle qu'une 15 couche de Si monocristallin est formée sur la couche poreuse. Une couche isolante est formée sur la couche de semi-conducteur pour préparer un premier substrat. Le premier substrat est lié à un second substrat (tranche de manipulation) pour former un empilage de substrats liés. 20 L'empilage de substrats liés est divisé au niveau de la couche poreuse. Lorsque l'étape indiquée en "g" sur la figure 2 ou les étapes indiquées en "g" et "h" sur la figure 2 sont appliquées au côté du premier substrat après la division, le substrat traité dans ces étapes peut être 25 réutilisé en tant que substrat de germe.
En tant que premier substrat, on peut utiliser non seulement un substrat de Si monocristallin, mais également divers types de substrats semiconducteurs tels qu'un substrat de polysilicium ou un substrat ayant une couche 30 semi-conductrice composée.
On décrira ci-dessous des exemples en tant qu'exemples d'application détaillés de l'invention.
[Exemple 1]
Un film de SiO2 de 700 nm d'épaisseur (couche 35 isolante) 12 a été formé sur un premier substrat en Si monocristallin (substrat de germe) 11 par oxydation thermique ("a" sur la figure 1). Des ions H+ ont été implantés à travers le film 12 de SiO2 sur la surface du premier substrat, à 100 KeV et 5 x 1016 cm-2 pour former une couche 13 implantée d'ions ("b" de la figure 1). Le film 12 5 de SiO2 de 700 nm d'épaisseur sur le premier substrat a été attaqué chimiquement de 690 nm par l'utilisation d'une solution d'acide fluorhydrique pour transformer le film 12 de SiO2 en un film 12a de SiO2 de 10 nm d'épaisseur ("c" de la figure 1) . La surface de la couche 12a de SiO2 a été 10 placée sur la surface d'un substrat en Si préparé séparément (second substrat (tranche de manipulation)) 20 pour former un empilage 30 de substrats liés ("d" de la figure 1).
L'empilage 30 de substrats liés a été recuit à 6000C. 15 L'empilage 30 de substrats liés a été divisé en eux parties au voisinage de l'intervalle de projection d'implantation ionique (couche 13 implantée d'ions). On a obtenu un substrat en SOI ayant, sur le second substrat 20, le film 12a de SiO2 de 10 nm d'épaisseur et un film monocristallin 20 llb de 150 nm d'épaisseur ayant une surface rugueuse et formé sur le film 12a de SiO2 ("e" de la figure 1) . Pour augmenter la solidité de la liaison du substrat SOI, on a exécuté un recuit à 1000'C pendant 4 heures. Pour aplanir la surface de la couche SOI llb du substrat SOI et obtenir 25 la couche SOI llb ayant une épaisseur souhaitée, la surface de la couche SOI llb a été meulée et polie de 50 nm par polissage CMP ("f" de la figure 1).
Avec les étapes ci-dessus, on a obtenu un substrat SOI ayant le film d'oxyde 12a de 10 nm d'épaisseur sur le 30 substrat 20 en Si et une couche de Si monocristallin de nm d'épaisseur (couche SOI) llc sur le film d'oxyde 12a. Lorsqu'on a mesuré l'épaisseur du substrat SOI résultant 40 en 100 points sur la totalité du plan, l'uniformité d'épaisseur du film de la couche SOI llc était 35 de 100 nm 3 nm. Le film d'oxyde (BOX; film d'oxyde enterré 12a) avait une épaisseur uniforme de 10 nm 1 nm.
[Exemple 2]
On a formé un film de SiO2 (couche isolante) 12 de nm d'épaisseur sur un premier substrat en Si monocristallin (substrat de germe) Il par oxydation5 thermique ("a" de la figure 1). Des ions H' ont été implantés à travers le film 12 de SiO2 sur la surface du premier substrat, à 30 KeV et 10 x 1017 cm-2 pour former une couche 13 implantée d'ions ("b" de la figure 1). Le film 12 de SiO2 de 200 nm d'épaisseur sur le premier substrat a été 10 attaqué sur 180 nm par l'utilisation d'une solution d'acide fluorhydrique pour transformer le film 12 de Sio2 en un film 12a de SiO2 de 20 nm d'épaisseur ("c" de la figure 1).
La surface de la couche 12a de SiO2 a été placée sur la surface du substrat de Si préparé séparément (second 15 substrat (tranche de manipulation)) 20 pour former un empilage 30 de substrats liés ("d" de la figure 1).
L'empilage 30 de substrats liés a été recuit ? 500'C.
L'empilage 30 de substrats liés a été divisé en deux parties au voisinage de l'intervalle de projection 20 d'implantation d'ions (couche 13 implantée d'ions). On a obtenu un substrat SOI ayant, sur le second substrat 20, le film 12a de SiO2 de 20 nm d'épaisseur et un film monocristallin llb de 200 nm d'épaisseur présentant une surface rugueuse et formé sur le film 12a de SiO2 ("e" de 25 la figure 1). Pour augmenter la solidité de la liaison du substrat SOI, on a exécuté un recuit à 800C pendant 3 heures. Pour aplanir la surface de la couche SOI llb du substrat SOI, on a exécuté un recuit dans une atmosphère d'hydrogène à 11000C pendant 3 heures ("f" de la figure 1). 30 La rugosité de la surface de la couche SOI llb a été évaluée au moyen d'un microscope à force atomique. La rugosité moyenne quadratique dans une région carrée de 50 pm de côté était d'environ 0,2 nm, laquelle était identique à celle d'une tranche de Si normalement 35 disponible dans le commerce.
Avec les étapes ci-dessus, on a obtenu un substrat SOI ayant le film 12a d'oxyde de 20 nm d'épaisseur sur le substrat 20 de Si et une couche de Si monocristallin de 200 nm d'épaisseur (couche SOI) 11c sur le film d'oxyde 12a. Lorsqu'on a mesuré l'épaisseur du substrat SOI 5 résultant 40 en 100 points sur la totalité du plan, l'uniformité d'épaisseur du film de la couche SOI lic était de 200 nm 4 nm. Le film d'oxyde (BOX; film d'oxyde enterré) 12a avait une épaisseur uniforme de 20 nm 1 nm.
[Exemple 3]
On a formé un film de SiO2 (couche isolante) 12 de 300 nm d'épaisseur sur un premier substrat en Si monocristallin (substrat de germe) 11 par oxydation thermique ("a" de la figure 1). On a implanté des ions H+ à travers le film 12 de SiO2 sur la surface du premier 15 substrat, à 30 KeV et 816 c-2 pour former une couche 13 implantée d'ions ("b" de la figure 1). Le film 12 de SiO2 de 300 nm d'épaisseur sur le premier substrat a été attaqué de 295 nm par l'utilisation d'une solution d'acide fluorhydrique tamponnée pour transformer le film 12 de SiO2 20 en un film 12a de SiO2 de 5 nm d'épaisseur("c" de la figure 1). La surface de la couche 12a de SiO2 a été placée sur la surface d'un substrat en Si préparée séparément (second substrat (tranche de manipulation)) 20 pour former un empilage 30 de substrats liés ("d" de la figure 1).
L'empilage 30 de substrats liés a été recuit à 450 C.
L'empilage 30 de substrats liés a été divisé en deux parties au voisinage de l'intervalle de projection pour l'implantation ionique (couche 13 implantée d'ions). On a obtenu un substrat SOI ayant, sur le second substrat 20, le 30 film 12a de SiO2 de 5 nm d'épaisseur et un film monocristallin llb de 100 nm d'épaisseur ayant une surface rugueuse et formée sur le film 12a de SiO2 ("e" de la figure 1). Pour augmenter la solidité de la liaison du substrat SOI, on a exécuté un recuit à 900 C pendant 35 2 heures.
Pour aplanir la surface du substrat SOI et obtenir la couche SOI llb ayant une épaisseur souhaitée, la surface de la couche SOI llb a été meulée et polie de 50 nm par polissage CMP ("f" de la figure 1). De plus, pour éliminer la détérioration sur la surface de la couche SOI 11b, 5 laquelle détérioration a été introduite par le polissage CMP, et aplanir la surface de la couche SOI llb, on a exécuté un recuit dans une atmosphère d'hydrogène à 10500C pendant 2 heures. On a évalué la rugosité de la surface de la couche SOI llc après le recuit en utilisant un 10 microscope à force atomique. La rugosité moyenne quadratique dans une région carrée de 50 pm de côté était d'environ 0,2 nm, laquelle était identique à celle d'une tranche de Si normalement disponible dans le commerce.
Avec les étapes ci-dessus, on a obtenu un substrat SOI 15 40 ayant le film 12a d'oxyde de 5 nm d'épaisseur sur le substrat 20 de Si et une couche de Si monocristallin de 50 nm d'épaisseur (couche SOI) l1c sur le film d'oxyde 12a.
Lorsqu'on a mesuré l'épaisseur du substrat SOI résultant 40 en 100 points sur la totalité du plan, l'uniformité 20 d'épaisseur du film de la couche SOI l1c était de nm 2 nm. Le film d'oxyde (BOX; film d'oxyde enterré) 12a avait une épaisseur uniforme de 5 nm 1 nm.
Après la division, le premier substrat lla a pu être utilisé de nouveau en tant que premier substrat 11 ou 25 second substrat 20, par recuit d'une couche implantée d'ions 13b restant sur la surface dans une atmosphère d'hydrogène, ou par l'exécution d'un traitement de surface tel qu'un polissage de surface ("g" de la figure 1).
[Exemple 4]
On a formé un premier substrat 11 par croissance épitaxiale d'une couche de Si monocristallin de 1,5 pm d'épaisseur sur un substrat de Si monocristallin, par dépôt chimique en phase vapeur (CVD). Les conditions de croissance étaient les suivantes.
Gaz de source: SiH2Cl2/H2 Débit d'écoulement du gaz 0,5/180 litres/min Pression gazeuse: 10,67 kPa Température: 9500C Vitesse de croissance: 0, 30 pm/min On a formé un film 12 de SiO2 de 200 nm d'épaisseur sur le premier substrat 11 par oxydation thermique ("a" de la figure 1). On a implanté des ions H+ à travers le film 12 de SiO2 sur la surface du premier substrat, à 30 KeV et 5 1 x 1017 cm-2 pour former une couche 13 implantée d'ions ("b" de la figure 1). Le film 12 de SiO2 de 200 nm d'épaisseur sur le premier substrat a été attaqué sur 170 nm par l'utilisation d'une solution tamponnée d'acide fluorhydrique pour transformer le film 12 de SiO2 en un 10 film 12a de SiO2 de 30 nm d'épaisseur ("c" de la figure 1).
La surface de la couche 12a de SiO2 a été placée sur la surface d'un substrat de Si préparé séparément (second substrat) (tranche de manipulation)) 20 pour former un empilage 30 de substrats liés ("d" de la figure 1).
L'empilage 30 de substrats liés a été recuit à 500 C.
L'empilage 30 de substrats liés a été divisé en deux parties au voisinage de la plage de projection d'implantation ionique (couche 13 implantée d'ions). On a obtenu un substrat SOI ayant, sur le second substrat 20, le 20 film 12a de SiO02 de 30 nm d'épaisseur et un film monocristallin llb de 200 nm d'épaisseur ayant une surface rugueuse et formé sur le film 12a de Sio2 ("e" de la figure 1). Pour augmenter la solidité de la liaison du substrat SOI, on a exécuté un recuit à 1000 C pendant 1 heure. Pour 25 aplanir la surface du substrat SOI et obtenir la couche SOI llb ayant une épaisseur souhaitée, la couche llb de Si monocristallin sur la surface a été meulée et polie sur 170 nm par polissage CMP ("f" de la figure 1). De plus, pour éliminer la détérioration de la surface de la couche 30 SOI llb, laquelle détérioration a été introduite par le polissage CMP, et aplanir la surface de la couche SOI llb, on a exécuté un recuit dans une atmosphère d'hydrogène à 1000 C pendant 2 heures. On a évalué la rugosité de la surface de la couche SOI 1lc après le recuit en utilisant un microscope à force atomique. La rugosité quadratique moyenne dans une région carrée de 50 pm de côté était d'environ 0,2 nm, laquelle était identique à celle d'une tranche de Si normalement disponible dans le commerce.
Avec les étapes ci-dessus, on a obtenu un substrat au Si 40 ayant le film 12a d'oxyde de 30 nm d'épaisseur sur le substrat 20 de Si et une couche de Si monocristallin de 30 nm d'épaisseur (couche SOI) Ilc sur le film d'oxyde 12a. 10 Le substrat SOI résultant 40 a été plongé dans une solution concentrée de HF, pendant 15 minutes, puis on s'est assuré de la totalité de la surface du substrat en utilisant un microscope optique. Le nombre de trous formés par le HF dans le film d'oxyde enterré (BOX) 12a était très 15 faible, et un seul trou a été trouvé de façon certaine.
Autrement dit, lorsqu'on a utilisé le premier substrat 11 portant une couche de silicium épitaxiale sur sa surface, on a pu obtenir un substrat SOI exempt de particules provenant du cristal, ayant une couche SOI de plus grande 20 qualité que celle d'un substrat SOI fabriqué en utilisant un substrat CZ classique dans un essai de défaut au HF.
Lorsqu'on a mesuré l'épaisseur du substrat SOI résultant 40 en 100 points sur la totalité du plan, l'uniformité d'épaisseur d'un film SOI llc (Si 25 monocristallin) était de 30 nm 1,5 nm. Le film d'oxyde (BOX; film d'oxyde enterré) 12a avec une épaisseur uniforme de 30 nm 1 nm.
Après la division, le premier substrat lla a pu être de nouveau utilisé en tant que premier substrat Il ou 30 second substrat 20, par recuit d'une couche 13b implantée d'ions restant sur la surface, dans une atmosphère d'hydrogène, ou par l'exécution d'un traitement de surface tel qu'un polissage de surface ("g" de la figure 1).
Lorsque le premier substrat lia, après la division, devait 35 de nouveau être utilisé en tant que premier substrat 11, l'épaisseur du milieu de la tranche a été compensée par une couche épitaxiale 11d. Dans ce cas, le substrat a pu être utilisé de façon semi-permanente. Plus particulièrement, lorsque, à partir du second cycle de fabrication, la couche épitaxiale lld est formée à une épaisseur pouvant compenser 5 l'épaisseur (épaisseur diminuée de la tranche) consommée dans l'étape allant de la formation de la couche isolante 12 jusqu'à la division, le premier substrat peut être utilisé de façon semi-permanente. Dans ce cas, la couche 13 implantée d'ions est formée dans la couche épitaxiale. 10 [Exemple 5] On a formé un premier substrat 111 par croissance épitaxiale d'une couche 111f de Si monocristallin de 3 pm d'épaisseur sur un substrat 11la de Si monocristallin, par dépôt chimique en phase vapeur. Les conditions de 15 croissance étaient les suivantes.
Gaz de source: SiH2C12/H2 Débit d'écoulement gazeux: 0,5/180 litres/min Pression gazeuse: 10,67 kPa Température: 950 C Vitesse de croissance: 0, 30 pm/min On a formé un film 112 de SiO2 de 200 nm d'épaisseur sur le premier substrat 111 par oxydation thermique ("a" de la figure 2). On a implanté des ions H+ à travers le film 112 de SiO2 sur la surface du premier substrat, à 30 KeV de 20 vitesse 1 x 1017 cm-2 pour former une couche 113 implantée d'ions ("b" de la figure 2). Le film 112 de SiO2 de 200 nm d'épaisseur sur le premier substrat a été attaqué sur 170 nm par l'utilisation d'une solution tamponnée d'acide chlorhydrique pour transformer le film 112 de SiO2 en un 25 film 112a de SiO2 de 30 nm d'épaisseur ("c" de la figure 2). La surface de la couche 112a de SiO2 a été placée sur la surface du substrat de Si préparé séparément (second substrat) (tranche de manipulation)) 120 pour former un empilage 130 de substrats liés ("d" de la figure 2).
L'empilage 130 de substrats liés a été recuit à 500 C.
L'empilage 130 de substrats liés a été divisé en deux parties au voisinage de l'intervalle de projection d'implantation ionique (couche 113 implantée d'ions) . On a obtenu un substrat SOI ayant, sur un second substrat 120, le film 112a de SiO2 de 30 nm d'épaisseur et un film 5 monocristallin lllb de 200 nm d'épaisseur présentant une surface rugueuse et formé sur le film 112a de SiO2 ("e" de la figure 2). Pour augmenter la solidité de la liaison du substrat SOI, on a exécuté un recuit à 1000'C pendant 1 heure. Pour aplanir la surface du substrat SOI et obtenir 10 la couche SOI lllb ayant une épaisseur souhaitée, la couche lllb de Si monocristallin sur la surface a été meulée et polie sur 170 nm par un polissage CMP ("f" de la figure 2).
De plus, pour éliminer la détérioration de la surface de la couche SOI lllb, laquelle détérioration a été introduite is par le polissage CMP, et pour aplanir la surface de la couche SOI lllb, on a exécuté un recuit dans une atmosphère d'hydrogène à 10000C pendant 2 heures. On a évalué la rugosité de la surface d'une couche SOI llld après le recuit en utilisant un microscope à force atomique. La 20 rugosité quadratique moyenne dans une région carrée de pm de côté était d'environ 0,2 nm, laquelle était identique à celle d'une tranche de Si normalement disponible dans le commerce.
Avec les étapes ci-dessus, on a obtenu un substrat SOI 25 140 ayant le film 112a d'oxyde de 30 nm d'épaisseur sur le substrat 120 de Si et la couche de Si monocristallin de 30 nm d'épaisseur (couche SOI) llld sur la film d'oxyde 112a.
Le substrat SOI résultant 140 a été plongé dans une 30 solution concentrée de HF pendant 15 minutes, puis on s'est assuré de la totalité de la surface du substrat en utilisant un microscope optique. Le nombre de trous formés par l'acide HF dans le film d'oxyde enterré (BOX) 112a était très faible, et un seul trou a été confirmé. 35 Autrement dit, lorsqu'on a utilisé le premier substrat 111 comportant la couche 1llf de silicium épitaxial sur sa surface, on a pu obtenir un substrat SOI sans particule provenant du cristal (COP), ayant une couche SOI de qualité supérieure à celle d'un substrat SOI fabriqué en utilisant un substrat CZ classique dans un essai de défaut au HF.
Lorsqu'on a mesuré l'épaisseur du substrat SOI résultant 140 en 100 points dans la totalité du plan, l'uniformité d'épaisseur du film SOI (Si monocristallin) llld était de 30 nm 1,5 nm. Le film d'optique (BOX; film d'oxyde enterré) 112a avec une épaisseur uniforme de 10 30 nm 1 nm.
On a utilisé un premier substrat 111', après la division, de nouveau en tant que premier substrat 111, par recuit d'une couche 113b implantée d'ions restant sur la surface dans une atmosphère d'hydrogène, ou par l'exécution 15 d'un traitement de surface tel qu'un polissage de surface ("g" de la figure 2). Lorsqu'on a exécuté neuf fois le cycle comprenant la série d'étapes, l'épaisseur de la couche lllf qui a été formée à l'avance par croissance épitaxiale sur le premier substrat llla en Si 20 monocristallin a diminué de 3 pm à 0,2 pm. Lorsque la couche épitaxiale ll1e a été formée sur le premier substrat 111' afin de compenser la diminution d'épaisseur de la couche épitaxiale, le premier substrat a pu être de nouveau utilisé.
Selon la présente invention, par exemple, un substrat ayant un film isolant enterré mince peut être fabriqué.
De nombreuses modifications peuvent être apportées au procédé décrit et représenté sans sortir du cadre de l'invention.
Claims (22)
1. Procédé de fabrication d'un substrat comportant une couche isolante enterrée, caractérisé en ce qu'il comprend: une étape de formation de couche isolante (12) consistant à former une couche isolante sur une région semi-conductrice d'un premier substrat (11) comprenant la région semi-conductrice; une étape d'implantation consistant à implanter des 10 ions dans la région semi-conductrice à travers la couche isolante pour former une couche (13) implantée d'ions; une étape d'amincissement de la couche isolante consistant à amincir la couche isolante après l'étape d'implantation; une étape de liaison consistant à lier un second substrat (20) au premier substrat par l'intermédiaire de la couche isolante pour préparer un empilage (30) de substrats liés; et une étape de division consistant à diviser l'empilage 20 de substrats liés en utilisant la couche implantée d'ions pour obtenir un substrat qui comporte la couche isolante sur le second substrat et une couche de semi-conducteur en tant que partie de la région semi-conductrice sur la couche isolante.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape d'amincissement de la couche isolante comprend une étape d'attaque chimique de la couche isolante.
3. Procédé selon la revendication 1, caractérisé en 30 ce que l'étape d'amincissement de la couche isolante comprend une étape de polissage de la couche isolante.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend une étape d'enlèvement consistant à enlever la couche implantée d'ions qui reste sur une 35 surface du second substrat après la division.
5. Procédé selon la revendication 4, caractérisé en ce que l'étape d'enlèvement comprend une étape d'attaque chimique de la surface du second substrat après la division.
6. Procédé selon la revendication 4, caractérisé en 5 ce que l'étape d'enlèvement comprend une étape de polissage de la surface du second substrat après la division.
7. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape d'amincissement de la couche de semi-conducteur consistant à amincir la couche de 1o semi-conducteur sur le second substrat après la division.
8. Procédé selon la revendication 7, caractérisé en ce que l'étape d'amincissement de la couche de semiconducteur comprend une étape d'attaque chimique de la couche de semi-conducteur.
9. Procédé selon la revendication 7, caractérisé en ce que l'étape d'amincissement de la couche de semiconducteur comprend une étape de polissage de la couche de semi-conducteur.
10. Procédé selon la revendication 1, caractérisé en 20 ce que, dans l'étape de formation de la couche isolante, la couche isolante est formée sur le premier substrat comportant une couche épitaxiale (lld) sur une surface.
11. Procédé selon la revendication 10, caractérisé en ce que la couche épitaxiale a une épaisseur qui n'est pas 25 inférieure au double d'une épaisseur de la région semiconductrice consommée dans l'étape de formation de la couche isolante et dans les étapes suivantes.
12. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de reproduction 30 consistant à rendre le premier substrat, après la division, utilisable en tant que l'un du premier substrat devant être implanté ioniquement dans l'étape d'implantation et du second substrat.
13. Procédé selon la revendication 12, caractérisé en 35 ce que l'étape de reproduction comprend une étape consistant à enlever la couche implantée d'ions qui reste sur une surface du premier substrat après la division.
14. Procédé selon la revendication 12, caractérisé en ce que l'étape de reproduction comprend une étape d'aplanissement d'une surface du premier substrat après la division.
15. Procédé selon la revendication 12, caractérisé en ce qu'il comprend en outre une étape de croissance consistant à faire croître une couche épitaxiale (lld) sur le substrat reproduit dans l'étape de reproduction et, dans 1o l'étape de formation de la couche isolante, la couche isolante (12) est formée sur la couche épitaxiale sur le substrat reproduit dans l'étape de reproduction.
16. Procédé selon la revendication 15, caractérisé en ce que, dans l'étape de croissance, une couche épitaxiale is (lld) ayant une épaisseur non inférieure au double de l'épaisseur de la région semi-conductrice perdue dans l'étape de formation de la couche isolante et dans les étapes suivantes, est formée.
17. Procédé selon la revendication 16, caractérisé en 20 ce que l'étape de croissance est exécutée à chaque fois qu'une étape de production correspondant à un cycle allant de l'étape de formation de la couche isolante jusqu'à l'étape de reproduction est exécutée plusieurs fois.
18. Procédé selon la revendication 1, caractérisé en 25 ce que la région semi-conductrice est une région de silicium monocristallin.
19. Procédé selon la revendication 18, caractérisé en ce que, dans l'étape de formation de la couche isolante, la couche isolante est formée par oxydation thermique d'une 30 surface de la région de silicium monocristallin.
20. Procédé de fabrication d'un substrat comportant une couche isolante enterrée, caractérisé en ce qu'il comprend: une première étape consistant à préparer un premier 35 substrat (111) qui comporte une couche de semiconducteur (lllb) sur une couche de séparation et une couche isolante (112) sur la couche de semi-conducteur; une deuxième étape de liaison du premier substrat à un second substrat (120) par l'intermédiaire de la couche isolante pour préparer un empilage (130) de substrats liés; une troisième étape de division de l'empilage de substrats liés au niveau de la couche de séparation; et une quatrième étape de traitement d'une surface d'un côté du premier substrat après la division, de croissance îo d'une couche épitaxiale (111f) sur la surface et de réutilisation d'un substrat résultant en tant que matière dans la première étape.
21. Procédé selon la revendication 20, caractérisé en ce que, dans la quatrième étape, une couche épitaxiale is (111f) ayant une épaisseur non inférieure au double de l'épaisseur de la couche de semi-conducteur consommée dans la première étape et dans les étapes suivantes, est formée.
22. Procédé selon la revendication 21, caractérisé en ce que la quatrième étape est exécutée à chaque fois qu'une 20 étape de fabrication correspondant à un cycle comprenant la première étape jusqu'à la troisième étape est exécutée plusieurs fois.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037404A JP2004247610A (ja) | 2003-02-14 | 2003-02-14 | 基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2851372A1 true FR2851372A1 (fr) | 2004-08-20 |
| FR2851372B1 FR2851372B1 (fr) | 2006-05-19 |
Family
ID=32767679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0401407A Expired - Fee Related FR2851372B1 (fr) | 2003-02-14 | 2004-02-12 | Procede de fabrication d'un substrat a couche isolante enterree |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7008860B2 (fr) |
| JP (1) | JP2004247610A (fr) |
| FR (1) | FR2851372B1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008082920A1 (fr) * | 2006-12-28 | 2008-07-10 | Memc Electronic Materials, Inc. | Procédé de production de plaquettes lisses |
| EP2040285A1 (fr) * | 2007-09-19 | 2009-03-25 | S.O.I. TEC Silicon | Procédé de fabrication d'un substrat à orientation mixte |
| EP2320450A1 (fr) * | 2008-08-28 | 2011-05-11 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication de plaquette soi, et plaquette soi |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| TWI235407B (en) * | 2004-05-10 | 2005-07-01 | Mosel Vitelic Inc | Wafer and the manufacturing and reclaiming method therefor |
| TWI240951B (en) * | 2004-05-10 | 2005-10-01 | Mosel Vitelic Inc | Method for reclaiming wafer |
| JP4518886B2 (ja) * | 2004-09-09 | 2010-08-04 | シャープ株式会社 | 半導体素子の製造方法 |
| EP1667223B1 (fr) | 2004-11-09 | 2009-01-07 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Méthode de fabrication de plaquettes composites |
| JP2006147711A (ja) * | 2004-11-17 | 2006-06-08 | Seiko Epson Corp | 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器 |
| JP2007079431A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
| US7568412B2 (en) * | 2005-10-04 | 2009-08-04 | Marquip, Llc | Method for order transition on a plunge slitter |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| JP5249511B2 (ja) * | 2006-11-22 | 2013-07-31 | 信越化学工業株式会社 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
| EP2264755A3 (fr) * | 2007-01-24 | 2011-11-23 | S.O.I.TEC Silicon on Insulator Technologies S.A. | Procédé de fabrication de plaquettes silicium sur isolant et plaquette correspondante |
| EP1986229A1 (fr) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Procédé de fabrication de galettes de matériau composé et galette de matériau composé correspondante |
| JP5654206B2 (ja) | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置 |
| EP2105957A3 (fr) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Procédé de fabrication d'un substrat SOI et procédé de fabrication d'un dispositif semi-conducteur |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| JP5667743B2 (ja) * | 2008-09-29 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5364345B2 (ja) * | 2008-11-12 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5521339B2 (ja) * | 2009-02-05 | 2014-06-11 | 信越半導体株式会社 | 多層膜付き半導体ウェーハの製造方法及び半導体デバイスの製造方法 |
| CN102184882A (zh) * | 2011-04-07 | 2011-09-14 | 中国科学院微电子研究所 | 一种形成复合功能材料结构的方法 |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| SG11201802818VA (en) * | 2015-10-13 | 2018-05-30 | Univ Nanyang Tech | Method of manufacturing a germanium-on-insulator substrate |
| FR3073082B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
| CN111180334A (zh) * | 2020-01-15 | 2020-05-19 | 长江存储科技有限责任公司 | 半导体基底减薄方法 |
| US20220238336A1 (en) * | 2021-01-26 | 2022-07-28 | Alliance For Sustainable Energy, Llc | Facet suppression of gallium arsenide spalling using nanoimprint lithography and methods thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039513A2 (fr) * | 1999-03-26 | 2000-09-27 | Canon Kabushiki Kaisha | Méthode de formation d'une plaquette SOI |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| EP1187216A1 (fr) * | 1999-12-24 | 2002-03-13 | Shin-Etsu Handotai Company, Limited | Procede de production de tranche collee |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5909626A (en) * | 1997-03-28 | 1999-06-01 | Nec Corporation | SOI substrate and fabrication process therefor |
| JP4302194B2 (ja) * | 1997-04-25 | 2009-07-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6155909A (en) * | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| SG71903A1 (en) * | 1998-01-30 | 2000-04-18 | Canon Kk | Process of reclamation of soi substrate and reproduced substrate |
| JP2000349148A (ja) * | 1999-06-08 | 2000-12-15 | Sony Corp | 半導体層を有する基板の製造方法 |
| US6368947B1 (en) * | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP2002154239A (ja) * | 2000-11-17 | 2002-05-28 | Canon Inc | 画像処理方法およびプリント装置 |
-
2003
- 2003-02-14 JP JP2003037404A patent/JP2004247610A/ja active Pending
-
2004
- 2004-02-12 FR FR0401407A patent/FR2851372B1/fr not_active Expired - Fee Related
- 2004-02-17 US US10/778,248 patent/US7008860B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| EP1039513A2 (fr) * | 1999-03-26 | 2000-09-27 | Canon Kabushiki Kaisha | Méthode de formation d'une plaquette SOI |
| EP1187216A1 (fr) * | 1999-12-24 | 2002-03-13 | Shin-Etsu Handotai Company, Limited | Procede de production de tranche collee |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008082920A1 (fr) * | 2006-12-28 | 2008-07-10 | Memc Electronic Materials, Inc. | Procédé de production de plaquettes lisses |
| US8058173B2 (en) | 2006-12-28 | 2011-11-15 | Memc Electronic Materials, Inc. | Methods for producing smooth wafers |
| EP2040285A1 (fr) * | 2007-09-19 | 2009-03-25 | S.O.I. TEC Silicon | Procédé de fabrication d'un substrat à orientation mixte |
| WO2009036950A2 (fr) * | 2007-09-19 | 2009-03-26 | S.O.I. Tec Silicon On Insulator Technologies | Procédé de fabrication d'un substrat à orientation mixte |
| WO2009036950A3 (fr) * | 2007-09-19 | 2009-06-25 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat à orientation mixte |
| EP2320450A1 (fr) * | 2008-08-28 | 2011-05-11 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication de plaquette soi, et plaquette soi |
| EP2320450A4 (fr) * | 2008-08-28 | 2011-09-28 | Shinetsu Handotai Kk | Procede de fabrication de plaquette soi, et plaquette soi |
| US8497187B2 (en) | 2008-08-28 | 2013-07-30 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer and SOI wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040185638A1 (en) | 2004-09-23 |
| FR2851372B1 (fr) | 2006-05-19 |
| JP2004247610A (ja) | 2004-09-02 |
| US7008860B2 (en) | 2006-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2851372A1 (fr) | Procede de fabrication d'un substrat a couche isolante enterree | |
| EP0763849B1 (fr) | Procédé de fabrication de films minces à matériau semi-conducteur | |
| EP1923912B1 (fr) | Procédé de fabrication d'une structure microtechnologique mixte | |
| EP2175478B1 (fr) | Procédé pour le transfert d'un film mince comportant une étape de création d'inclusions | |
| EP2004768B1 (fr) | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures | |
| EP2342744B1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| EP1938362B1 (fr) | Procede de fabrication d'un element en couches minces | |
| EP2031654A2 (fr) | Procédé de fabrication d'une structure pour épitaxie sans zone d'exclusion | |
| FR2817395A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| EP1378003A2 (fr) | Substrat ou structure demontable et procede de realisation | |
| EP1733423A1 (fr) | TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE | |
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| EP1378004A2 (fr) | Substrat demontable a tenue mecanique controlee et procede de realisation | |
| FR2889887A1 (fr) | Procede de report d'une couche mince sur un support | |
| EP2468931A1 (fr) | Procédé de clivage d'un substrat | |
| FR2844634A1 (fr) | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon | |
| EP1631982B1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| JP7262415B2 (ja) | 複合基板およびその製造方法 | |
| EP3900064B1 (fr) | Procede de transfert d'une couche superficielle sur des cavites | |
| EP3497711B1 (fr) | Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance | |
| EP1959490A1 (fr) | Procédé de fabrication d'une structure de type semiconducteur sur isolant | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR3031236A1 (fr) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| ST | Notification of lapse |
Effective date: 20171031 |