CN111180334A - 半导体基底减薄方法 - Google Patents
半导体基底减薄方法 Download PDFInfo
- Publication number
- CN111180334A CN111180334A CN202010040621.8A CN202010040621A CN111180334A CN 111180334 A CN111180334 A CN 111180334A CN 202010040621 A CN202010040621 A CN 202010040621A CN 111180334 A CN111180334 A CN 111180334A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- thinning
- modified layer
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000012986 modification Methods 0.000 claims description 24
- 230000004048 modification Effects 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 13
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- -1 carbon ions Chemical class 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000015654 memory Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Weting (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种半导体基底减薄方法。本发明提供了一种半导体基底减薄方法，包括如下步骤：提供一半导体基底；对所述半导体基底内部的一区域进行改性处理，形成夹设于所述半导体基底内部的改性层；以所述改性层为截止层刻蚀掉部分所述半导体基底，实现所述半导体基底的减薄。本发明简化了半导体基底的减薄工艺，降低了减薄成本；而且能够确保减薄后减薄面的平坦度，改善了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体基底减薄方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度、高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
在3D NAND存储器等半导体器件的制造过程中，半导体基底的减薄是至关重要的步骤。但是，当前的半导体基底减薄方法操作繁琐，极易对半导体基底造成损伤，且减薄后的半导体基底平整度较差。
因此，如何改善半导体器件的半导体基底减薄方法，简化半导体基底减薄步骤，并提高减薄后半导体基底的平整度，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体基底减薄方法，用于解决现有的半导体基底减薄方法操作繁琐、且减薄后的半导体基底平整度较差的问题，以改善半导体器件的性能。
为了解决上述问题，本发明提供了一种半导体基底减薄方法，包括如下步骤：
提供一半导体基底；
对所述半导体基底内部的一区域进行改性处理，形成夹设于所述半导体基底内部的改性层；
以所述改性层为截止层刻蚀掉部分所述半导体基底，实现所述半导体基底的减薄。
可选的，所述半导体基底包括具有半导体结构的第一表面以及与所述第一表面相对的第二表面，所述第二表面无半导体结构；对所述半导体基底内部的一区域进行改性处理之前，还包括如下步骤：
平坦化所述半导体基底的第二表面。
可选的，对所述半导体基底内部的一区域进行改性处理的具体步骤包括：
自所述第二表面注入离子至所述半导体基底内的预设深度处，形成夹设于所述半导体基底内部的改性层。
可选的，形成夹设于所述半导体基底内部的改性层的具体步骤包括：
自整个所述第二表面注入离子至所述半导体基底内的预设深度处，形成夹设于所述半导体基底内部的改性层，所述改性层将所述半导体基底分隔为相互独立的第一部分和第二部分，所述第一部分包括所述第一表面，所述第二部分包括所述第二表面。
可选的，以所述改性层为截止层刻蚀掉部分所述半导体基底的具体步骤包括：
采用湿法刻蚀工艺以所述改性层为截止层刻蚀掉所述第二部分。
可选的，所述半导体基底预减薄至预设厚度；
所述第一部分与所述改性层的厚度之和等于所述预设厚度。
可选的，采用湿法刻蚀工艺以所述改性层为截止层刻蚀掉所述第二部分之后，还包括如下步骤：
去除所述改性层。
可选的，所述半导体基底与所述改性层之间的刻蚀选择比大于或等于3。
可选的，所述半导体基底的材料为硅，所述离子为碳离子，刻蚀掉所述第二部分所采用的刻蚀剂为四甲基氢氧化铵。
可选的，所述改性层的厚度为1nm～10nm。
本发明提供的半导体基底减薄方法，通过对待减薄的半导体基底内部的特定区域进行改性，以于半导体基底内部形成改性层，使得能够通过刻蚀工艺、并以所述改性层作为刻蚀介质层，去除部分所述半导体基底，实现对所述半导体基底的减薄，无需进行多步化学机械研磨工艺，简化了半导体基底的减薄工艺，降低了减薄成本；而且能够确保减薄后减薄面的平坦度，改善了半导体器件的性能。
附图说明
附图1是本发明具体实施方式中半导体基底减薄方法流程图；
附图2A-2E是本发明具体实施方式在减薄半导体基底的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体基底减薄方法的具体实施方式做详细说明。
当前在对半导体器件的半导体基底进行减薄的过程中，主要是通过多步化学机械研磨步骤、或者多步化学机械研磨与湿法刻蚀工艺的组合来完成。但是，化学机械研磨工艺本身步骤复杂、耗时长、而且成本高昂；另外，化学机械研磨工艺在控制研磨后半导体基底表面的平整度方面还存在着巨大的挑战。
因此，为了优化半导体基底的减薄工艺，降低半导体制造成本并提高半导体生产效率，本具体实施方式提供了一种半导体基底减薄方法，附图1是本发明具体实施方式中半导体基底减薄方法流程图，附图2A-2E是本发明具体实施方式在减薄半导体基底的过程中主要的工艺截面示意图。如图1、图2A-图2E所示，所述半导体基底减薄方法，包括如下步骤：
步骤S11，提供一半导体基底20，如图2A所示。
可选的，所述半导体基底20包括具有半导体结构的第一表面201以及与所述第一表面201相对的第二表面202，所述第二表面202无半导体结构；对所述半导体基底20内部的一区域进行改性处理之前，还包括如下步骤：
平坦化所述半导体基底20的第二表面202。
举例来说，所述半导体基底20可以是键合工艺中的支撑衬底。在于一生长衬底表面形成半导体结构之后，以所述半导体结构朝向所述第一表面201的方式键合所述半导体结构与所述半导体基底20，以于所述第一表面201上形成所述半导体结构。所述第二表面202为所述支撑衬底的背面。
在本具体实施方式中，可以采用物理研磨工艺(Grind)平坦化所述半导体基底20的所述第二表面202，使得所述半导体基底20的厚度自研磨前的第一厚度h1降低至研磨后的第二厚度h2，如图2B所示。对所述半导体基底20的所述第二表面202进行研磨的目的，主要是为了去除所述半导体基底20表面的自然氧化层，以便于后续对所述半导体基底20的内部进行改性处理。
步骤S12，对所述半导体基底20内部的一区域进行改性处理，形成夹设于所述半导体基底20内部的改性层22，如图2C所示。
改性处理的具体方法，本领域技术人员可以根据实际需要进行选择，可以是离子注入、也可以是局部热处理等等。为了进一步简化所述半导体基底的减薄工序，并确保减薄后半导体基底表面的平整度，可选的，对所述半导体基底20内部的一区域进行改性处理的具体步骤包括：
自所述第二表面202注入离子至所述半导体基底20内的预设深度处，形成夹设于所述半导体基底20内部的改性层22。
可选的，形成夹设于所述半导体基底20内部的改性层22的具体步骤包括：
自整个所述第二表面202注入离子至所述半导体基底20内的预设深度处，形成夹设于所述半导体基底20内部的改性层22，所述改性层22将所述半导体基底20分隔为相互独立的第一部分211和第二部分212，所述第一部分211包括所述第一表面201，所述第二部分212包括所述第二表面202。
具体来说，采用离子注入工艺，于所述半导体基底20的整个所述第二表面202均匀的向所述半导体基底20的内部注入离子，以于所述半导体基底20内部形成一厚度均匀的所述改性层22。所述改性层22将所述半导体基底分隔为相互独立的所述第一部分211和所述第二部分212，即在沿Y轴方向上，所述第一部分211、所述改性层22和所述第二部分212依次叠置。所述第一部分211、所述改性层22和所述第二部分212沿X轴方向上的宽度可以相同，也可以不同。
本具体实施方式之所以采用离子注入工艺形成所述改性层22，是因为通过调整离子注入器件的功率，能够调整注入所述半导体基底20的所述离子的深度，从而精确控制所述半导体基底20减薄的厚度以及减薄后的平整度。其中，注入的所述离子的具体类型，本领域技术人员可以根据实际需要进行选择，只需确保离子注入后形成的所述改性层22与所述半导体基底20之间具有一定的刻蚀选择比，以便于后续选择性的去除部分所述半导体基底20。
其中，所述改性层22的具体厚度以及离子注入深度，可以根据实际需要进行选择，例如根据注入离子的种类、后续选择的刻蚀剂的具体类型、以及所需减薄的厚度等。可选的，所述改性层22的厚度为1nm～10nm。
步骤S13，以所述改性层22为截止层刻蚀掉部分所述半导体基底20，实现所述半导体基底20的减薄。
可选的，以所述改性层22为截止层刻蚀掉部分所述半导体基底20的具体步骤包括：
采用湿法刻蚀工艺以所述改性层22为截止层刻蚀掉所述第二部分212。
可选的，所述半导体基底20预减薄至预设厚度；
所述第一部分211与所述改性层22的厚度之和等于所述预设厚度。
具体来说，由于在采用湿法刻蚀工艺刻蚀掉所述第二部分212之后，所述改性层22位于所述第一部分211背离所述半导体结构的一侧，因此，可以保留所述改性层22。此时，在进行离子注入的过程中，应相应调整离子注入的深度、形成的所述改性层22的厚度h5、所述第一部分211的厚度h4、以及所述第二部分212的厚度h3，使得在采用湿法刻蚀工艺刻蚀掉所述第二部分212之后，残留的所述第一部分211的厚度h4与残留的所述改性层22的厚度h5之和与所述预设厚度相等。其中，所述预设厚度为预先设置的、所述半导体基底20减薄后的剩余厚度。
在其他具体实施方式中，采用湿法刻蚀工艺以所述改性层22为截止层刻蚀掉所述第二部分212之后，还包括如下步骤：
去除所述改性层22。
具体来说，在刻蚀掉所述第二部分212之后，本领域技术人员还可以根据实际需要，利用所述改性层22与所述第一部分211之间存在较大的刻蚀选择比，以所述第一部分211为刻蚀截止层、刻蚀掉所述改性层22，仅保留所述第一部分211。此时，进行离子注入的过程中，应相应调整离子注入的深度、形成的所述改性层22的厚度h5、所述第一部分211的厚度h4、以及所述第二部分212的厚度h3，使得在采用湿法刻蚀工艺先后刻蚀掉所述第二部分212和所述改性层22之后，残留的所述第一部分211的厚度h4与所述预设厚度相等。其中，所述预设厚度为预先设置的、所述半导体基底20减薄后的剩余厚度。
所述半导体基底20与所述改性层22之间的刻蚀选择比的具体数值，本领域技术人员可以根据实际需要进行选择，本具体实施方式对此不作具体限定。可选的，所述半导体基底20与所述改性层22之间的刻蚀选择比大于或等于3。更优选的，所述半导体基底20与所述改性层22之间的刻蚀选择比大于或等于5。
可选的，所述半导体基底20的材料为硅，所述离子为碳离子，刻蚀掉所述第二部分212所采用的刻蚀剂为四甲基氢氧化铵(Tetramethylammonium hydroxide，TMAH)。
具体来说，当前半导体基底的材料多为硅，碳离子注入所述半导体基底20后，形成材料为碳化硅的所述改性层22。四甲基氢氧化铵能够充分刻蚀掉硅材料、且不会刻蚀碳化硅材料，从而能够实现对所述半导体基底20减薄厚度的精确控制。
不仅如此，本具体实施方式还提供了一种半导体基底，所述半导体基底可以采用如图1、图2A-图2E所示的方法减薄形成，且所述半导体基底的结构可参见图2D或图2E。
本具体实施方式提供的半导体基底减薄方法，通过对待减薄的半导体基底内部的特定区域进行改性，以于半导体基底内部形成改性层，使得能够通过刻蚀工艺、并以所述改性层作为刻蚀介质层，去除部分所述半导体基底，实现对所述半导体基底的减薄，无需进行多步化学机械研磨工艺，简化了半导体基底的减薄工艺，降低了减薄成本；而且能够确保减薄后减薄面的平坦度，改善了半导体器件的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体基底减薄方法，其特征在于，包括如下步骤：
提供一半导体基底；
对所述半导体基底内部的一区域进行改性处理，形成夹设于所述半导体基底内部的改性层；
以所述改性层为截止层刻蚀掉部分所述半导体基底，实现所述半导体基底的减薄。
2.根据权利要求1所述的半导体基底减薄方法，其特征在于，所述半导体基底包括具有半导体结构的第一表面以及与所述第一表面相对的第二表面，所述第二表面无半导体结构；对所述半导体基底内部的一区域进行改性处理之前，还包括如下步骤：
平坦化所述半导体基底的第二表面。
3.根据权利要求2所述的半导体基底减薄方法，其特征在于，对所述半导体基底内部的一区域进行改性处理的具体步骤包括：
自所述第二表面注入离子至所述半导体基底内的预设深度处，形成夹设于所述半导体基底内部的改性层。
4.根据权利要求3所述的半导体基底减薄方法，其特征在于，形成夹设于所述半导体基底内部的改性层的具体步骤包括：
自整个所述第二表面注入离子至所述半导体基底内的预设深度处，形成夹设于所述半导体基底内部的改性层，所述改性层将所述半导体基底分隔为相互独立的第一部分和第二部分，所述第一部分包括所述第一表面，所述第二部分包括所述第二表面。
5.根据权利要求4所述的半导体基底减薄方法，其特征在于，以所述改性层为截止层刻蚀掉部分所述半导体基底的具体步骤包括：
采用湿法刻蚀工艺以所述改性层为截止层刻蚀掉所述第二部分。
6.根据权利要求5所述的半导体基底减薄方法，其特征在于，所述半导体基底预减薄至预设厚度；
所述第一部分与所述改性层的厚度之和等于所述预设厚度。
7.根据权利要求5所述的半导体基底减薄方法，其特征在于，采用湿法刻蚀工艺以所述改性层为截止层刻蚀掉所述第二部分之后，还包括如下步骤：
去除所述改性层。
8.根据权利要求5所述的半导体基底减薄方法，其特征在于，所述半导体基底与所述改性层之间的刻蚀选择比大于或等于3。
9.根据权利要求8所述的半导体基底减薄方法，其特征在于，所述半导体基底的材料为硅，所述离子为碳离子，刻蚀掉所述第二部分所采用的刻蚀剂为四甲基氢氧化铵。
10.根据权利要求1所述的半导体基底减薄方法，其特征在于，所述改性层的厚度为1nm～10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010040621.8A CN111180334A (zh) | 2020-01-15 | 2020-01-15 | 半导体基底减薄方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010040621.8A CN111180334A (zh) | 2020-01-15 | 2020-01-15 | 半导体基底减薄方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111180334A true CN111180334A (zh) | 2020-05-19 |
Family
ID=70648006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010040621.8A Pending CN111180334A (zh) | 2020-01-15 | 2020-01-15 | 半导体基底减薄方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111180334A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040185638A1 (en) * | 2003-02-14 | 2004-09-23 | Canon Kabushiki Kaisha | Substrate manufacturing method |
| US20040259328A1 (en) * | 2003-05-21 | 2004-12-23 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| US20090117708A1 (en) * | 2007-11-01 | 2009-05-07 | Sumco Corporation | Method for manufacturing soi substrate |
| US20120309180A1 (en) * | 2008-03-07 | 2012-12-06 | Varian Semiconductor Equipment Associates, Inc. | Method of forming a retrograde material profile using ion implantation |
| CN103077885A (zh) * | 2013-01-31 | 2013-05-01 | 上海新傲科技股份有限公司 | 受控减薄方法以及半导体衬底 |
| CN105957831A (zh) * | 2016-07-06 | 2016-09-21 | 中国科学院上海微系统与信息技术研究所 | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 |
| CN106558486A (zh) * | 2015-09-30 | 2017-04-05 | 无锡华润上华科技有限公司 | 去除半导体基片掩膜层的方法 |
| CN107039252A (zh) * | 2015-11-20 | 2017-08-11 | 英飞凌科技股份有限公司 | 用于减薄衬底的方法 |
| US10388526B1 (en) * | 2018-04-20 | 2019-08-20 | Semiconductor Components Industries, Llc | Semiconductor wafer thinning systems and related methods |
-
2020
- 2020-01-15 CN CN202010040621.8A patent/CN111180334A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040185638A1 (en) * | 2003-02-14 | 2004-09-23 | Canon Kabushiki Kaisha | Substrate manufacturing method |
| US20040259328A1 (en) * | 2003-05-21 | 2004-12-23 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| US20090117708A1 (en) * | 2007-11-01 | 2009-05-07 | Sumco Corporation | Method for manufacturing soi substrate |
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| US20120309180A1 (en) * | 2008-03-07 | 2012-12-06 | Varian Semiconductor Equipment Associates, Inc. | Method of forming a retrograde material profile using ion implantation |
| CN103077885A (zh) * | 2013-01-31 | 2013-05-01 | 上海新傲科技股份有限公司 | 受控减薄方法以及半导体衬底 |
| CN106558486A (zh) * | 2015-09-30 | 2017-04-05 | 无锡华润上华科技有限公司 | 去除半导体基片掩膜层的方法 |
| CN107039252A (zh) * | 2015-11-20 | 2017-08-11 | 英飞凌科技股份有限公司 | 用于减薄衬底的方法 |
| CN105957831A (zh) * | 2016-07-06 | 2016-09-21 | 中国科学院上海微系统与信息技术研究所 | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 |
| US10388526B1 (en) * | 2018-04-20 | 2019-08-20 | Semiconductor Components Industries, Llc | Semiconductor wafer thinning systems and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI476861B (zh) | 多重深度淺渠槽隔離製程 | |
| JP4813055B2 (ja) | フラッシュメモリ素子の製造方法 | |
| US8143156B2 (en) | Methods of forming high density semiconductor devices using recursive spacer technique | |
| EP3118889B1 (en) | Process for producing bonded soi wafer | |
| TW201209966A (en) | Split word line fabrication process | |
| CN107658222B (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| KR100811265B1 (ko) | 반도체 소자의 랜딩 플러그 컨택 형성 방법 | |
| CN111180334A (zh) | 半导体基底减薄方法 | |
| US6387810B2 (en) | Method for homogenizing device parameters through photoresist planarization | |
| TWI344679B (en) | Semiconductor device and method for fabricating the same | |
| TW527654B (en) | Manufacturing method of floating gate for the flash memory | |
| CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
| CN113053899B (zh) | 半导体结构制作方法及半导体结构 | |
| CN107706189A (zh) | 3d nand闪存的接触窗形成方法和接触窗结构 | |
| CN112687524B (zh) | 一种晶圆弯曲度调整方法 | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| CN101183665A (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| CN100377334C (zh) | 分离栅极快闪内存单元的字符线结构及其制造方法 | |
| CN105826268A (zh) | 半导体器件的制造方法 | |
| US9401285B2 (en) | Chemical mechanical planarization topography control via implant | |
| US9240357B2 (en) | Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion | |
| CN104766825B (zh) | 一种增大flash器件栅电容的方法及flash器件 | |
| CN107946311A (zh) | 控制3d nand闪存结构中沟道关键尺寸的方法 | |
| CN112289739A (zh) | 一种三维存储器及其接触插塞的制造方法 | |
| CN118016591A (zh) | 一种硅上绝缘体器件的陷阱富裕层制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200519 |
|
| RJ01 | Rejection of invention patent application after publication |