JP2007079431A - 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 - Google Patents
表示素子用アレイ基板及びその作製方法、これを用いた表示素子 Download PDFInfo
- Publication number
- JP2007079431A JP2007079431A JP2005270140A JP2005270140A JP2007079431A JP 2007079431 A JP2007079431 A JP 2007079431A JP 2005270140 A JP2005270140 A JP 2005270140A JP 2005270140 A JP2005270140 A JP 2005270140A JP 2007079431 A JP2007079431 A JP 2007079431A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- thin film
- film transistor
- crystal silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 大面積を低コストで形成することが要求される表示部と、高移動度が求められる駆動回路部の双方について、各々の要求を満たすことが可能な表示素子用アレイ基板を提供する。
【解決手段】 透明絶縁基板(ガラス基板1)上に表示部と駆動回路部を有する表示素子用アレイ基板である。表示部の薄膜トランジスタは、非単結晶シリコン層(多結晶シリコン層3)を活性層とする非単結晶薄膜トランジスタTrAであり、駆動回路部の薄膜トランジスタは、ガラス基板1に貼り付けられた単結晶シリコン層4を活性層とする単結晶薄膜トランジスタTrBである。表示部の薄膜トランジスタTrAと駆動回路部の薄膜トランジスタTrBは、同一プロセスにより形成されている。
【選択図】 図1
【解決手段】 透明絶縁基板(ガラス基板1)上に表示部と駆動回路部を有する表示素子用アレイ基板である。表示部の薄膜トランジスタは、非単結晶シリコン層(多結晶シリコン層3)を活性層とする非単結晶薄膜トランジスタTrAであり、駆動回路部の薄膜トランジスタは、ガラス基板1に貼り付けられた単結晶シリコン層4を活性層とする単結晶薄膜トランジスタTrBである。表示部の薄膜トランジスタTrAと駆動回路部の薄膜トランジスタTrBは、同一プロセスにより形成されている。
【選択図】 図1
Description
本発明は、例えばアクティブマトリックス型液晶表示素子等の表示素子に用いられ、表示部の画素トランジスタや駆動回路部の駆動回路トランジスタとして薄膜トランジスタを搭載した表示素子用アレイ基板及びその製造方法に関するものであり、特に、表示部の薄膜トランジスタと駆動回路部の薄膜トランジスタの活性層が異なる新規な表示素子用アレイ基板及びその製造方法に関する。さらには、前記表示素子用アレイ基板を用いた表示素子に関する。
液晶表示素子や有機EL素子等においては、各画素に対応して薄膜トランジスタアレイを配列形成することにより画像表示を行う表示部を構成するとともに、その周辺に駆動回路部を一体に形成することが行われており、したがって、ガラス基板等の透明絶縁基板上に画素トランジスタや駆動回路トランジスタとして機能する薄膜トランジスタを作り込んだアレイ基板が用いられている。液晶表示素子では、前記アレイ基板と対向基板の間に液晶層を挟み込み、画素電極の電位を前記画素トランジスタによって制御し、液晶層の分子配向を制御することで画像表示が行われる。
前述のアレイ基板の作製に際しては、先ず、表示部において、1画素の液晶を駆動するのに1つの薄膜トランジスタが必要であり、広範な領域に薄膜トランジスタの活性層を形成する必要がある。そこで、これに対応するため、多結晶シリコン(ポリシリコン)層を活性層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。そして、近年のプロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
一方、前記のように多結晶シリコン層を用いて表示部の薄膜トランジスタを形成したアレイ基板には、前記の通りドライバー回路や電源回路等、駆動回路を構成する薄膜トランジスタを併せて基板上に形成することが行われている。例えば外付け集積回路(IC)として設置していた駆動回路も前記アレイ基板上に作り込むようになっているが、この場合、駆動回路等の周辺回路には、動作周波数の増大や低電圧での動作が求められ、これら回路を構成する薄膜トランジスタにおいては、移動度の向上が求められる。
近年、このような要求に応えることを目的に、多結晶シリコンの粒径を拡大するための開発が進められている。多結晶シリコンの粒径を拡大することができれば、これを利用して形成される薄膜トランジスタの移動度が向上するものと考えられる。
しかしながら、これらの開発においては、ある程度の粒径の拡大に成功しているものの、粒界を完全に無くすまでには至っていない。したがって、例えば粒界を拡大した多結晶シリコンを利用して薄膜トランジスタを形成し、高移動度を得ようとした場合、拡大された結晶粒の粒内に形成された薄膜トランジスタと、粒界に形成された薄膜トランジスタとでは、特性差が非常に大きくなるという問題が生ずる。このような特性差は、高速ないし低電圧駆動の回路形成において、大きな障害となる。
また、前記粒径の拡大をアレイ基板全体で行うと、コストを著しく上昇させるという問題もある。表示部に関する限り、薄膜トランジスタの移動度は数cm2/Vs程度で十分であり、移動度向上に関してはほとんど要求されていない。そうであるにも関わらず、前記駆動回路部等、周辺回路をアレイ基板上に作り込む場合、これら回路を構成する薄膜トランジスタの移動度を向上しなければならず、結局は基板全体において粒径の拡大を図る必要が生ずる。駆動回路に比べ表示部の面積は広大であり、したがって表示部の形成に関してはコストの削減が要求されるが、前記のように基板全体において粒径の拡大を図ろうとすると、無駄が多くコストの削減は難しい。
このような状況から、チップオングラス法による駆動回路のガラス基板への実装を併用することも行われている(例えば、特許文献1等を参照)。特許文献1記載の発明では、薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置において、駆動回路の一部を基板周辺部に内蔵するとともに、駆動ドライバをチップオングラス法により基板の一辺に実装することが開示されている。特許文献1記載の発明では、前記構成を採用することにより、表示部の薄膜トランジスタ、内蔵回路の薄膜トランジスタ、ドライバのトランジスタの駆動電圧等を最適化している。
特開2002−139745号公報
しかしながら、駆動ドライバを別途作製し、これをアレイ基板に貼り付ける前記チップオングラス法では、駆動ドライバのトランジスタの性能を向上することは可能であるが、駆動ドライバのトランジスタと表示部の薄膜トランジスタとを別工程で形成する必要があり、工数の大幅な増加に繋がり、コストを削減することは難しい。また、前記特許文献1には、表示部の薄膜トランジスタをアモルファスシリコンで形成し、内蔵した駆動回路の薄膜トランジスタを多結晶シリコン(ポリシリコン)で形成することも開示されているが、前記の課題は何ら解決されていない。レーザアニール等により多結晶化したポリシリコンにおいても、移動度を向上するためには粒界の拡大が必要となるが、粒界の拡大に伴う特性差の問題も全く考慮されていない。
本発明は、このような従来の実情に鑑みて提案されたものであり、大面積を低コストで形成することが要求される表示部と、高移動度が求められる駆動回路部の双方について、各々の要求を満たすことが可能な表示素子用アレイ基板及びその製造方法、さらには表示素子を提供することを目的とする。すなわち、本発明は、表示部の薄膜トランジスタにおいては安価なプロセスで作製することができ、駆動回路部の薄膜トランジスタにおいては高移動度を実現できるとともに特性差の問題も解消することが可能な表示素子用アレイ基板及びその製造方法、さらには表示素子を提供することを目的とする。
前述の目的を達成するために、本発明に係る表示素子用アレイ基板は、透明絶縁基板上に表示部と駆動回路部を有する表示素子用アレイ基板であって、前記表示部の薄膜トランジスタは、非単結晶シリコン層を活性層とする非単結晶薄膜トランジスタであり、前記駆動回路部の薄膜トランジスタは、前記透明絶縁基板に貼り付けられた単結晶シリコン層を活性層とする単結晶薄膜トランジスタであることを特徴とする。
また、本発明の表示素子用アレイ基板の作製方法は、透明絶縁基板上に非単結晶シリコン層を成膜しパターニングした後、単結晶シリコン基板表面に形成した単結晶シリコン層を透明絶縁基板上に貼り付け、これら非単結晶シリコン層及び単結晶シリコン層を用いて、表示部の非単結晶薄膜トランジスタ及び駆動回路部の単結晶薄膜トランジスタを形成することを特徴とする。
さらに、本発明の表示素子は、アレイ基板と対向基板を備えた表示素子であって、前記アレイ基板は、表示部と駆動回路部を有し、前記表示部の薄膜トランジスタは、非単結晶シリコンを活性層とする非単結晶薄膜トランジスタであり、前記駆動回路部の薄膜トランジスタは、前記透明絶縁基板に貼り付けられた単結晶シリコンを活性層とする単結晶薄膜トランジスタであることを特徴とする。
本発明においては、前記の通り、駆動回路部の薄膜トランジスタの活性層として透明絶縁基板に貼り付けられた単結晶シリコン層を用いている。単結晶シリコン層では、前記多結晶シリコンにおける粒界の問題がなく、これを利用した薄膜トランジスタにおいては、高移動度が実現される。また、単結晶シリコン層においては、多結晶シリコン層における粒界の内外での特性差が生ずることもない。
一方、表示部の薄膜トランジスタは、透明絶縁基板上に成膜された非単結晶シリコン層(例えば多結晶シリコン層)を用いて形成されている。表示部の薄膜トランジスタにおいては、移動度向上は要求されておらず、活性層は前記多結晶シリコン層で十分である。そして、表示部の薄膜トランジスタの活性層を前記多結晶シリコン層とすることで、表示部に関しては従来構成とすることができ、コスト上昇が抑えられる。
さらに、前記駆動回路部の薄膜トランジスタと表示部の薄膜トランジスタは、透明絶縁基板上に貼り付けられた単結晶シリコン層、及び透明絶縁基板上に成膜された多結晶シリコン層を利用して形成されるが、形成プロセスを共有し、例えば同一プロセスで形成することができ、形成のための工数が大幅に削減される。例えば、駆動回路部のトランジスタが形成されたベアチップを表示部の薄膜トランジスタが形成されたアレイ基板に貼り付ける場合、駆動回路部のトランジスタと表示部の薄膜トランジスタは、別個の工程で形成する必要がある。これに対して、本発明の場合、予め透明絶縁基板に単結晶シリコン層と多結晶シリコン層を形成しておけば、駆動回路部の薄膜トランジスタと表示部の薄膜トランジスタが一括形成される。
本発明によれば、大面積を低コストで形成することが要求される表示部と、高移動度が求められる駆動回路部の双方について、各々の要求を満たすことが可能である。例えば表示部においては、従来通り多結晶シリコン層を利用して薄膜トランジスタを形成することができ、粒界の拡大も必要ないので、安価なプロセスで作製することができる。一方、駆動回路部においては、単結晶シリコン層を利用して薄膜トランジスタを形成しているので、高移動度を実現できるとともに特性差の問題を解消することが可能であり、高速回路、低電圧駆動回路の形成が可能である。さらに、本発明においては、透明絶縁基板上に多結晶シリコン層を成膜形成するとともに、単結晶シリコン層を貼り付け形成しておき、これらを利用して前記各薄膜トランジスタを形成するようにしているので、工数も大幅に削減することが可能である。
以下、本発明を適用した表示素子用アレイ基板及びその作製方法、さらには前記アレイ基板を用いた表示素子について、図面を参照して詳細に説明する。
本実施形態の表示素子用アレイ基板は、図1に示すように、透明絶縁基板であるガラス基板1上にアンダーコート層2を介して多結晶シリコン層(ポリシリコン層)3及び単結晶シリコン層4を形成し、これら多結晶シリコン層3及び単結晶シリコン層4を表示部の薄膜トランジスタTrA及び駆動回路部の薄膜トランジスタTrBの活性層として利用してなるものである。
ガラス基板1上には、前記の通りアンダーコート層2が形成されるが、これはガラス基板1の表面の傷や穴等を塞いで平坦化すること、ガラス基板1に含まれる不純物の多結晶シリコン層3への拡散を防止すること等を目的に形成されている。このアンダーコート層2は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板1が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層2を省略することも可能である。
前記アンダーコート層2上に形成される多結晶シリコン層3は、例えばプラズマCVD法により成膜された非晶質シリコン(a−Si)をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶シリコン層3は、エッチングにより島状に素子分離され、表示部において各画素に対応してマトリクス状に配列されている。
一方、前記単結晶シリコン層4は、別途形成された単結晶シリコン層を前記ガラス基板1(アンダーコート層2)上に貼り付けることにより形成されるものである。形成方法については後に詳述する。この単結晶シリコン層4は、やはりエッチング等により島状に素子分離され、駆動回路部に配列形成されている。この単結晶シリコン層4の厚さは、2μm以下であり、通常は100nm程度に設定されるが、薄膜トランジスタTrAと薄膜トランジスタTrBとを同一プロセスで形成することを考慮すると、前記多結晶シリコン層3の厚さ(高さ)とほぼ一致するように設定することが好ましい。
本実施形態の場合、前記多結晶シリコン層3は、表示部の画素トランジスタとして機能する薄膜トランジスタAに対応するものであり、したがって、多結晶シリコン層3には、不純物注入によりソース領域3A及びドレイン領域3Bが形成されている。同様に、前記単結晶シリコン層4は、駆動回路部の駆動トランジスタとして機能する薄膜トランジスタに対応するものであり、この単結晶シリコン層4にも不純物注入によりソース領域4A及びドレイン領域4Bが形成されている。
前記多結晶シリコン層3及び単結晶シリコン層4の上には、ゲート絶縁膜5が形成されるとともに、ゲート絶縁膜5を介してゲート電極6や層間絶縁膜7、ソースドレイン電極8が形成され、これによりトランジスタ構造が構成されるとともに、さらにパッシベーション膜9が形成されている。
以上のような構成を有する本実施形態の表示素子用アレイ基板においては、前記の通り、多結晶シリコン層3を活性層とする薄膜トランジスタTrA(非単結晶薄膜トランジスタ)と、単結晶シリコン層4を活性層とする薄膜トランジスタTrB(単結晶薄膜トランジスタ)とが形成されているが、これらの薄膜トランジスタTrA,TrBは、工程を共有して例えば一括形成することができる。以下、前記表示素子用アレイ基板の作製プロセスについて説明する。
図2は、図1に示す表示素子用アレイ基板の作製プロセスの一例を工程順に従って示す図面である。アレイ基板の作製においては、先ず、図2(a)に示すように、ガラス基板11上に多結晶シリコン層12を形成する。多結晶シリコン層12は、表示部の薄膜トランジスタを形成するためのもので、例えばCVD等の手法によりアモルファスシリコン膜をガラス基板11の全面に形成し、これをレーザアニール等の手法によって多結晶化することにより形成する。なお、必要に応じて、多結晶シリコン層12の形成の前に、ガラス基板11上にアンダーコート層を形成してもよい。
前記多結晶シリコン層12は、表示部の薄膜トランジスタTrAに対応するものであり、したがって、図2(b)に示すように、ガラス基板11上の全面に形成した多結晶シリコン層12を表示部の画素トランジスタの配列に応じてエッチングし、島状に分離する。
次いで、図2(c)に示すように、ガラス基板11の駆動回路部に単結晶シリコン層13を貼り合わせる。この単結晶シリコン層13は、駆動回路部の駆動トランジスタとなる薄膜トランジスタTrB形成のためにガラス基板11上に形成されるものであり、前記の通り、別途作製した単結晶シリコンの薄層をガラス基板11上に貼り合わせることで形成する。貼り合わせる単結晶シリコン層13は、後述のパターニング露光時に、フォーカス合わせを行うため、厚さは2μm以下とすることが好ましい。
前記単結晶シリコン層13のガラス基板11への貼り合わせ方法としては、いくつかの方法を挙げることができ、例えば水素注入を利用してシリコンウエハに剥離容易層を形成し厚さの薄い単結晶シリコン層を分離する方法や、陽極酸化によりシリコンウエハの表面に形成される多孔質シリコン層を剥離容易層とし、この上に単結晶シリコン層を形成する方法等を挙げることができる。
図3は、前記水素注入を利用してシリコンウエハに剥離容易層を形成し、厚さの薄い単結晶シリコン層を分離する方法における手順を示すものであり、この方法では、先ず、図3(a)に示すように、シリコンウエハから所定の幅で切り出した矩形の単結晶シリコンブロック21に水素を注入する。注入された水素は、注入条件等に応じて所定の深さに局在して水素注入層22が形成され、単結晶シリコンブロック21の表面側に前記水素注入層22を介して厚さの薄い単結晶シリコン薄層23が形成された形になる。
この水素注入層22は、水素注入されていない単結晶シリコンに比べて機械的な強度が弱く、この水素注入層22に何らかの物理的な刺激を与えることで前記単結晶シリコン薄層23を単結晶シリコンブロック21から剥離することが可能となる。また、前記水素注入層22の形成位置(水素注入深さ)は、注入条件等により任意に設定することができ、したがって、これにより前記単結晶シリコン薄層23の厚さを任意に設定することが可能である。
前記水素注入の後、図3(b)に示すように、単結晶シリコン薄層23を下に向け、すなわち単結晶シリコン薄層23をガラス基板11と対向させ、単結晶シリコンブロック21をガラス基板11上に貼り合わせる。貼り合わせは、例えば単結晶シリコン薄層23の表面にBPSG膜等を形成しておき、これを加熱することにより実現する。また、本例の場合、ガラス基板11上に複数の表示部Hが形成されるとともに、これら表示部間の領域が駆動回路部形成領域とされており、ここに前記単結晶シリコンブロック21を貼り合わせている。
単結晶シリコンブロック21を貼り合わせ後、例えば単結晶シリコンブロック21を引き剥がす等、物理的な力を加える。これにより、単結晶シリコンブロック21は前記水素注入層22で分離され、図3(c)に示すように、単結晶シリコン薄層23は、単結晶シリコンブロック21から剥離される。剥離された単結晶シリコン薄層23は、前記貼り付け状態が維持され、ガラス基板11の駆動回路部形成領域に貼り付けられた形となる。
以上の工程を繰り返し行うことにより、図3(d)に示すように、ガラス基板11の複数の表示部H間の駆動回路部形成領域に前記単結晶シリコン薄層23を貼り合わせ、この単結晶シリコン薄層23を前記単結晶シリコン層13とする。前記のように、1枚のガラス基板11に複数の表示部Hを形成するとともに、同一の単結晶シリコンブロック21を用いて隣接する表示部間の領域に順次単結晶シリコン薄層23を貼り合わせ、その後、各表示部Hに対応して素子分割を行えば、単結晶シリコン薄層23の貼り合わせ工程を簡略化することが可能である。また、剥離した単結晶シリコンブロック21は、再利用可能であるため、単結晶シリコン薄層23の貼り付けに要するコストも軽微である。
一方、図4は、陽極酸化によりシリコンウエハの表面に形成される多孔質シリコン層を剥離容易層とし、この上に単結晶シリコン層を形成する方法を示すものである。この方法の場合には、先ず、図4(a)に示すように、単結晶シリコンウエハ31を用意し、図4(b)に示すように、その表面に多孔質シリコン層32を形成する。例えば、単結晶シリコンウエハ31をフッ酸溶液中に入れ、単結晶シリコンウエハ31を陽極とし、フッ酸溶液中に陰極を配して電圧を印加すると、単結晶シリコンウエハ31の表面い多孔質シリコン層32が形成される。この多孔質シリコン層32は、第1の多孔質シリコン層32aと第2の多孔質シリコン層32bとから構成され、これらの界面で物理的に分離することが可能になる。
次いで、図4(c)に示すように、前記多孔質シリコン層32上に単結晶シリコン層33をエピタキシャル成長させ、図4(d)に示すように、さらにその表面を酸化して酸化シリコン層34を形成する。なお、前記酸化シリコン層34は、必要に応じて形成すればよく、省略することも可能である。
前記単結晶シリコン層33のエピタキシャル成長、及び表面酸化による酸化シリコン層34の形成の後、図4(e)に示すように、前記酸化シリコン層34上に重ねる形でガラス基板11を貼り合わせる。貼り合わせは、前記図3に示す例と同様、例えば酸化シリコン層34(酸化シリコン層34が無い場合には単結晶シリコン層33)の表面にBPSG膜等を形成しておき、これを加熱することにより実現する。
前記貼り付けの後、ガラス基板11を単結晶シリコンウエハ31から引き剥がす。すると、図4(f)に示すように、前記第1の多結晶シリコン層32aと第2の多結晶シリコン層32bの界面で分離し、単結晶シリコン層33はガラス基板11側に転写される。転写後の単結晶シリコン層33の表面には、第1の多孔質シリコン層32aが残存することになるが、この第1の多孔質シリコン層32aは、多孔質であるが故に速やかにエッチング除去される。図4(g)は第1の多孔質シリコン層32aをエッチング除去した状態を示すもので、この後、水素アニール処理することによりガラス基板11上に良質な単結晶シリコン層33(単結晶シリコン層13に相当)が形成されることになる。
前述のいずれかの方法によりガラス基板11上に単結晶シリコン層13を形成し、図2(d)に示すように、この単結晶シリコン層13を各駆動トランジスタに対応してエッチングによりパターニングする。
これ以降、図2(e)に示すゲート絶縁膜14の形成、図2(f)に示すゲート電極15の形成(さらには、ソースドレイン領域への不純物注入及び活性化)、図2(g)に示す層間絶縁膜16の形成、図2(h)に示すソースドレイン電極17の形成を行う。これらの工程は、多結晶シリコン層12及び単結晶シリコン層13の両者において同時に行い、したがって非単結晶薄膜トランジスタTrAと単結晶薄膜トランジスタTrBは、工程を共有して(本例の場合、同一のプロセスで)一括形成する。
以上により作製された表示素子用アレイ基板においては、駆動回路部のトランジスタが単結晶シリコン層13を利用した単結晶薄膜トランジスタTrBであるので、高移動度が実現され、しかも特性差が問題になることもない。また、表示部の画素トランジスタは多結晶シリコン層12を利用して形成されており、さらには表示部の薄膜トランジスタTrAと駆動回路部の薄膜トランジスタTrBとは、活性層の形成プロセスを除き、同一プロセスで形成されているので、コスト上昇を抑えることが可能である。
前述のアレイ基板は、例えば液晶表示素子のアレイ基板に適用して好適である。以下、液晶表示素子の構成について説明する。図5は、液晶表示素子を構成する液晶表示パネルの一例を概略的に示すものであり、図6は図5に示す液晶表示素子の概略的な回路構造を示す。
この液晶表示素子は、液晶表示パネル41及びこの液晶表示パネル41を制御する外部制御回路42を備える。液晶表示パネル41は、液晶層LQが一対の表示パネル基板、すなわちアレイ基板AR及び対向基板CT間に保持される構造を有し、このアレイ基板ARとして前述の構造のアレイ基板が用いられている。また、外部制御回路42は液晶表示パネル41から独立した回路基板上に配置され、フレキシブル基板43により液晶表示パネル41の内部回路と接続されている。
アレイ基板ARは、マトリクス状に配置されるm×n個の画素電極PE、複数の画素電極PEの行に沿って形成されるm本の走査線Y(Y1〜Ym)、それぞれの画素電極PEの列に沿って形成されるn本の信号線X(X1〜Xn)、信号線X1〜Xn及び走査線Y1〜Ymの交差位置近傍にそれぞれ配置され例えば薄膜トランジスタからなるm×n個の画素スイッチ44、走査線Y1〜Ymに平行に配置され各々対応行の画素電極PEに容量結合した補助容量線CS、走査線Y1〜Ymを駆動する走査線駆動回路45、並びに信号線X1〜Xnを駆動する信号線駆動回路46、および外部制御回路42及びアレイ基板AR間の接続に用いられる複数の外部接続パッドOLBを含む。
ここで、アレイ基板ARにおいて、表示部の薄膜トランジスタ(画素スイッチ44として機能する薄膜トランジスタ)は、多結晶シリコン層を活性層として形成されており、前記走査線駆動回路45や信号線駆動回路46の駆動トランジスタである薄膜トランジスタは、貼り付けられた単結晶シリコン層を活性層として形成されている。
対向基板CTは、m×n個の画素電極PEに対向して配置されコモン電位Vcomに設定される単一の対向電極CEを含む。このコモン電位Vcomは例えば補助容量線CSにも印加される。
外部制御回路42は、モバイル機器の処理回路から供給されるデジタル映像信号及び同期信号を受取り、画素表示信号Vpix、垂直走査制御信号YCT及び水平走査制御信号XCTを発生する。垂直走査制御信号YCTは走査線駆動回路45に供給され、水平走査制御信号XCTは表示信号Vpixと共に信号線駆動回路46に供給される。走査線駆動回路45は走査信号を1垂直走査(フレーム)期間毎に走査線Y1〜Ymに順次供給するよう垂直走査制御信号YCTによって制御される。信号線駆動回路46に接続される各走査線Yは、走査信号により駆動される1水平走査期間(1H)において入力されるデジタル映像信号を直並列変換し、さらにデジタル・アナログ変換した表示信号Vpixをアナログ形式で信号線X1〜Xnにそれぞれ供給するように水平走査制御信号XCTによって制御される。
この液晶表示素子では、液晶層LQがm×n個の画素電極PEにそれぞれ対応してm×n個の表示画素PXに区画され、各表示画素PXが2本の隣接走査線Yと2本の隣接信号線Xとの間にほぼ規定される。表示画面はこれらm×n個の表示画素PXにより構成される。各画素スイッチ44は対応走査線Yからの走査信号に応答して対応信号線Xからの表示信号Vpixをサンプリングして対応画素電極PEに印加し、この画素電極PEの電位と対向電極CEの電位との電位差に基づいて対応表示画素PXの光透過率を制御する。
以上の構成を有する液晶表示素子においては、前記アレイ基板ARとして図1乃至図4で説明した表示素子用アレイ基板を用いているので、走査線駆動回路45や信号線駆動回路46の駆動トランジスタにおいて、高移動度が達成されて高性能化されるとともに、アレイ基板AR全体のコストが削減される。
1 ガラス基板(透明絶縁基板)、2 アンダーコート層、3 多結晶シリコン層、4 単結晶シリコン層、5 ゲート絶縁膜、6 ゲート電極、7 層間絶縁膜、8 ソースドレイン電極、11 ガラス基板、12 多結晶シリコン層、13 単結晶シリコン層、14 ゲート絶縁膜、15 ゲート電極、16 層間絶縁膜、17 ソースドレイン電極、21 単結晶シリコンブロック、22 水素注入層、23 単結晶シリコン薄層、31 単結晶シリコンウエハ、32 多孔質シリコン層、32a 第1の多孔質シリコン層、32b 第2の多孔質シリコン層、33 単結晶シリコン層、34 酸化シリコン層、41 液晶表示パネル、42 外部制御回路、43 フレキシブル基板、44 画素スイッチ、45 走査線駆動回路、46 信号線駆動回路、TrA 非単結晶薄膜トランジスタ、TrB 単結晶薄膜トランジスタ
Claims (9)
- 透明絶縁基板上に表示部と駆動回路部を有する表示素子用アレイ基板であって、
前記表示部の薄膜トランジスタは、非単結晶シリコン層を活性層とする非単結晶薄膜トランジスタであり、
前記駆動回路部の薄膜トランジスタは、前記透明絶縁基板に貼り付けられた単結晶シリコン層を活性層とする単結晶薄膜トランジスタであることを特徴とする表示素子用アレイ基板。 - 前記単結晶シリコン層の厚さが2μm以下であることを特徴とする請求項1記載の表示素子用アレイ基板。
- 前記表示部の薄膜トランジスタと駆動回路部の薄膜トランジスタは、同一プロセスにより形成されていることを特徴とする請求項1または2記載の表示素子用アレイ基板。
- 透明絶縁基板上に非単結晶シリコン層を成膜しパターニングした後、単結晶シリコン基板表面に形成した単結晶シリコン層を透明絶縁基板上に貼り付け、
これら非単結晶シリコン層及び単結晶シリコン層を用いて、表示部の非単結晶薄膜トランジスタ及び駆動回路部の単結晶薄膜トランジスタを形成することを特徴とする表示素子用アレイ基板の作製方法。 - 隣接する表示部間の領域には同一の単結晶シリコンブロックを用いて順次単結晶シリコン層を貼り合わせることを特徴とする請求項4記載の表示素子用アレイ基板の作製方法。
- 単結晶シリコン基板に水素注入することにより剥離容易層を形成し、この剥離容易層において透明絶縁基板に貼り付けられた単結晶シリコン層を単結晶シリコン基板から分離することを特徴とする請求項4記載の表示素子用アレイ基板の作製方法。
- 単結晶シリコン層を単結晶シリコン基板上に多孔質シリコン層を介してエピタキシャル成長させることにより形成し、前記多孔質シリコン層を剥離容易層として透明絶縁基板に貼り付けられた単結晶シリコン層を単結晶シリコン基板から分離することを特徴とする請求項4記載の表示素子用アレイ基板の作製方法。
- 前記非単結晶薄膜トランジスタの形成工程と前記単結晶薄膜トランジスタの形成工程は、少なくとも工程の一部を互いに共有することを特徴とする請求項4から7のいずれか1項記載の表示素子用アレイ基板の作製方法。
- アレイ基板と対向基板を備えた表示素子であって、
前記アレイ基板は、表示部と駆動回路部を有し、
前記表示部の薄膜トランジスタは、非単結晶シリコンを活性層とする非単結晶薄膜トランジスタであり、
前記駆動回路部の薄膜トランジスタは、前記透明絶縁基板に貼り付けられた単結晶シリコンを活性層とする単結晶薄膜トランジスタであることを特徴とする表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270140A JP2007079431A (ja) | 2005-09-16 | 2005-09-16 | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270140A JP2007079431A (ja) | 2005-09-16 | 2005-09-16 | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007079431A true JP2007079431A (ja) | 2007-03-29 |
Family
ID=37939768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005270140A Pending JP2007079431A (ja) | 2005-09-16 | 2005-09-16 | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007079431A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004756A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2013165274A (ja) * | 2007-06-29 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302889A (ja) * | 1994-03-10 | 1995-11-14 | Canon Inc | 半導体基板の作製方法 |
JP2003282885A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004119636A (ja) * | 2002-09-25 | 2004-04-15 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
-
2005
- 2005-09-16 JP JP2005270140A patent/JP2007079431A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302889A (ja) * | 1994-03-10 | 1995-11-14 | Canon Inc | 半導体基板の作製方法 |
JP2003282885A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004119636A (ja) * | 2002-09-25 | 2004-04-15 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004756A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2013165274A (ja) * | 2007-06-29 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2791422B2 (ja) | 電気光学装置およびその作製方法 | |
US7072018B2 (en) | IC substrate of glass and display device | |
KR100201715B1 (ko) | 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조 방법 | |
US20170317107A1 (en) | Novel silicon-based backplane structures and methods for display applications | |
JP3109570B2 (ja) | 半導体装置作製方法 | |
JP2009206437A (ja) | 表示装置およびその製造方法 | |
JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
JP2004071874A (ja) | 半導体装置製造方法および半導体装置 | |
JP2007079431A (ja) | 表示素子用アレイ基板及びその作製方法、これを用いた表示素子 | |
JP2006301629A (ja) | 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法 | |
JP3133248B2 (ja) | 電気光学装置 | |
JPH0682818A (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2997737B2 (ja) | 液晶表示装置 | |
JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
JP2001028441A (ja) | Soiのlcd投影型ディスプレイ用tftアレイ基板 | |
CN102856388A (zh) | 薄膜晶体管和显示装置及其制造方法 | |
JP4465126B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
JP3672084B2 (ja) | 表示装置、液晶表示装置及び集積回路 | |
JP3300335B2 (ja) | ディスプレイ | |
JP4064298B2 (ja) | 表示装置 | |
JP3272687B2 (ja) | ディスプレイ | |
JP3635636B2 (ja) | 半導体装置 | |
JP2007158187A (ja) | 薄膜トランジスタ及びこれを用いた表示素子 | |
JPH05210116A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |