JPH0682818A - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JPH0682818A JPH0682818A JP23055492A JP23055492A JPH0682818A JP H0682818 A JPH0682818 A JP H0682818A JP 23055492 A JP23055492 A JP 23055492A JP 23055492 A JP23055492 A JP 23055492A JP H0682818 A JPH0682818 A JP H0682818A
- Authority
- JP
- Japan
- Prior art keywords
- driving
- thin film
- film transistor
- display
- tfts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 絵素駆動用ＴＦＴと表示部駆動用ＴＦＴを、
同一基板上に備えた高性能な液晶表示装置を安価に提供
する。 【構成】 ガラス基板１０１上に、表示部分１０２、走
査線駆動部分１０３、信号線駆動部分１０４を備えた液
晶表示装置において、絵素駆動用ＴＦＴ１０７はａ−Ｓ
ｉ ＴＦＴであり、走査線および信号線を駆動させる表
示部駆動用ＴＦＴはａ−Ｓｉ ＴＦＴを加熱アニール処
理して形成したｐ−Ｓｉ ＴＦＴまたはｃ−Ｓｉ ＴＦ
Ｔとされている。ａ−Ｓｉ ＴＦＴにおいては、作製が
容易であり、ｐ−Ｓｉ ＴＦＴおよびｃ−Ｓｉ ＴＦＴ
においては、電界効果移動度が優れている。各性能の長
所を活かして、同一基板上に、同一の製造プロセスによ
り形成することで、安価で高性能なアクティブマトリク
ス表示装置が得られる。
同一基板上に備えた高性能な液晶表示装置を安価に提供
する。 【構成】 ガラス基板１０１上に、表示部分１０２、走
査線駆動部分１０３、信号線駆動部分１０４を備えた液
晶表示装置において、絵素駆動用ＴＦＴ１０７はａ−Ｓ
ｉ ＴＦＴであり、走査線および信号線を駆動させる表
示部駆動用ＴＦＴはａ−Ｓｉ ＴＦＴを加熱アニール処
理して形成したｐ−Ｓｉ ＴＦＴまたはｃ−Ｓｉ ＴＦ
Ｔとされている。ａ−Ｓｉ ＴＦＴにおいては、作製が
容易であり、ｐ−Ｓｉ ＴＦＴおよびｃ−Ｓｉ ＴＦＴ
においては、電界効果移動度が優れている。各性能の長
所を活かして、同一基板上に、同一の製造プロセスによ
り形成することで、安価で高性能なアクティブマトリク
ス表示装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、絵素電極駆動用のアク
ティブ素子として薄膜トランジスタを用いたアクティブ
マトリクス基板に関する。
ティブ素子として薄膜トランジスタを用いたアクティブ
マトリクス基板に関する。
【０００２】
【従来の技術】上記薄膜トランジスタ（以下、ＴＦＴと
称する）を用いたアクティブマトリクス型液晶表示装置
では、ＴＦＴの挿入により絵素間のクロストークが低減
されること、走査線数が制限されないことなどの利点が
ある。従って、単純マトリクス型の表示装置に比べて、
大容量・高画質の表示が得られる。
称する）を用いたアクティブマトリクス型液晶表示装置
では、ＴＦＴの挿入により絵素間のクロストークが低減
されること、走査線数が制限されないことなどの利点が
ある。従って、単純マトリクス型の表示装置に比べて、
大容量・高画質の表示が得られる。
【０００３】このため、アクティブマトリクス型液晶表
示装置に用いられるアクティブマトリクス基板の研究が
盛んに行われている。
示装置に用いられるアクティブマトリクス基板の研究が
盛んに行われている。
【０００４】図６に、従来のアクティブマトリクス型液
晶表示装置を示す。この液晶表示装置は、ガラス基板６
０１上に、表示部分６０２、走査線駆動部分６０３、信
号線駆動部分６０４が形成されている。表示部分６０２
には、走査線６０５、信号線６０６が形成され、その交
差部分には各絵素を駆動させる表示用ＴＦＴ６０７が形
成され、液晶層６０８および電荷保持用蓄積容量６０９
に接続されている。また、走査線駆動部分６０３、信号
線駆動部分６０４には、各々表示部を駆動する駆動用の
ＴＦＴが形成されている。
晶表示装置を示す。この液晶表示装置は、ガラス基板６
０１上に、表示部分６０２、走査線駆動部分６０３、信
号線駆動部分６０４が形成されている。表示部分６０２
には、走査線６０５、信号線６０６が形成され、その交
差部分には各絵素を駆動させる表示用ＴＦＴ６０７が形
成され、液晶層６０８および電荷保持用蓄積容量６０９
に接続されている。また、走査線駆動部分６０３、信号
線駆動部分６０４には、各々表示部を駆動する駆動用の
ＴＦＴが形成されている。
【０００５】上記のようなアクティブマトリクス基板に
用いられるＴＦＴとしては、非晶質シリコンからなる半
導体層を用いた薄膜トランジスタ（以下、ａ−Ｓｉ Ｔ
ＦＴと称する）、多結晶シリコンからなる半導体層を用
いた薄膜トランジスタ（以下、ｐ−Ｓｉ ＴＦＴと称す
る）、結晶シリコンからなる半導体層を用いた薄膜トラ
ンジスタ（以下、ｃ−Ｓｉ ＴＦＴと称する）などがあ
る。
用いられるＴＦＴとしては、非晶質シリコンからなる半
導体層を用いた薄膜トランジスタ（以下、ａ−Ｓｉ Ｔ
ＦＴと称する）、多結晶シリコンからなる半導体層を用
いた薄膜トランジスタ（以下、ｐ−Ｓｉ ＴＦＴと称す
る）、結晶シリコンからなる半導体層を用いた薄膜トラ
ンジスタ（以下、ｃ−Ｓｉ ＴＦＴと称する）などがあ
る。
【０００６】ここで、多結晶シリコンは、同一膜中でい
ろいろの結晶方位を有しているものであり、結晶シリコ
ンは、結晶方位が同一である単結晶を言う。
ろいろの結晶方位を有しているものであり、結晶シリコ
ンは、結晶方位が同一である単結晶を言う。
【０００７】
【発明が解決しようとする課題】ところで、上記ａ−Ｓ
ｉ ＴＦＴにおいては、電界効果移動度が約１ｃｍ2/ｖ
ｏｌｔｓ・ｓｅｃ以下と小さい。このため、絵素を駆動
させる表示用ＴＦＴとして用いる場合には問題がない
が、表示部駆動用のＴＦＴとして用いる場合には、性能
が不十分である。よって、表示用ＴＦＴと、表示部駆動
用のＴＦＴとを同一基板上に形成することが困難であ
る。形成できたとしても、３００本の走査線駆動回路を
モノリシック化することしかできない。
ｉ ＴＦＴにおいては、電界効果移動度が約１ｃｍ2/ｖ
ｏｌｔｓ・ｓｅｃ以下と小さい。このため、絵素を駆動
させる表示用ＴＦＴとして用いる場合には問題がない
が、表示部駆動用のＴＦＴとして用いる場合には、性能
が不十分である。よって、表示用ＴＦＴと、表示部駆動
用のＴＦＴとを同一基板上に形成することが困難であ
る。形成できたとしても、３００本の走査線駆動回路を
モノリシック化することしかできない。
【０００８】一方、ｐ−Ｓｉ ＴＦＴおよびｃ−Ｓｉ
ＴＦＴにおいては、グレインサイズが大きいため、電界
効果移動度は、３０〜６００ｃｍ2/ｖｏｌｔｓ・ｓｅｃ
と優れている。このため、走査線駆動回路のみでなく、
信号線駆動回路に用いることも可能である。しかし、こ
れらのＴＦＴは、製造プロセスがａ−Ｓｉ ＴＦＴと比
べて困難である。例えば、高温プロセス（６００℃以
上）が必要であり、また、固相成長、レーザーアニール
などで作製する場合には、プロセスが複雑である。その
ため、基板の大面積化が困難であり、製造コストが高く
なる。
ＴＦＴにおいては、グレインサイズが大きいため、電界
効果移動度は、３０〜６００ｃｍ2/ｖｏｌｔｓ・ｓｅｃ
と優れている。このため、走査線駆動回路のみでなく、
信号線駆動回路に用いることも可能である。しかし、こ
れらのＴＦＴは、製造プロセスがａ−Ｓｉ ＴＦＴと比
べて困難である。例えば、高温プロセス（６００℃以
上）が必要であり、また、固相成長、レーザーアニール
などで作製する場合には、プロセスが複雑である。その
ため、基板の大面積化が困難であり、製造コストが高く
なる。
【０００９】また、ｐ−Ｓｉ ＴＦＴにおいては、特
に、絵素を駆動させる表示用ＴＦＴとして用いる場合、
結晶グレイン間でのリーク電流防止のため、さらにアニ
ール処理や水素処理等が必要となる。
に、絵素を駆動させる表示用ＴＦＴとして用いる場合、
結晶グレイン間でのリーク電流防止のため、さらにアニ
ール処理や水素処理等が必要となる。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、絵素を駆動させる表示用ＴＦＴと表
示部駆動用ＴＦＴとを、同一基板上に備えた高性能なア
クティブマトリクス基板を安価に提供することにある。
されたものであり、絵素を駆動させる表示用ＴＦＴと表
示部駆動用ＴＦＴとを、同一基板上に備えた高性能なア
クティブマトリクス基板を安価に提供することにある。
【００１１】
【課題を解決するための手段】本発明の液晶表示装置
は、同一基板上に、少なくとも表示用絵素電極、表示用
薄膜トランジスタ、走査線および信号線からなる表示部
と、該表示部を駆動する１または２以上の駆動回路とが
並設され、該駆動回路が駆動用薄膜トランジスタを有す
るアクティブマトリクス基板において、該表示用薄膜ト
ランジスタおよび該駆動用薄膜トランジスタが、共に半
導体層を有して構成され、表示用薄膜トランジスタの半
導体層が非晶質シリコンからなり、駆動用薄膜トランジ
スタの半導体層が多結晶シリコンまたは結晶シリコンか
らなり、そのことにより上記目的が達成される。
は、同一基板上に、少なくとも表示用絵素電極、表示用
薄膜トランジスタ、走査線および信号線からなる表示部
と、該表示部を駆動する１または２以上の駆動回路とが
並設され、該駆動回路が駆動用薄膜トランジスタを有す
るアクティブマトリクス基板において、該表示用薄膜ト
ランジスタおよび該駆動用薄膜トランジスタが、共に半
導体層を有して構成され、表示用薄膜トランジスタの半
導体層が非晶質シリコンからなり、駆動用薄膜トランジ
スタの半導体層が多結晶シリコンまたは結晶シリコンか
らなり、そのことにより上記目的が達成される。
【００１２】前記表示用薄膜トランジスタと前記駆動用
薄膜トランジスタとは、前記走査線の一部からなるゲー
ト電極の上に、間にゲート絶縁膜を介して前記半導体層
が形成され、該半導体層の上に電気的に絶縁されてソー
ス電極とドレイン電極とが形成されている逆スタッガ型
であってもよい。
薄膜トランジスタとは、前記走査線の一部からなるゲー
ト電極の上に、間にゲート絶縁膜を介して前記半導体層
が形成され、該半導体層の上に電気的に絶縁されてソー
ス電極とドレイン電極とが形成されている逆スタッガ型
であってもよい。
【００１３】本発明の液晶表示装置の製造方法は、同一
基板上に、少なくとも表示用絵素電極、表示用薄膜トラ
ンジスタ、走査線および信号線からなる表示部と、該表
示部を駆動する１または２以上の駆動回路が並設され、
該駆動回路が駆動用薄膜トランジスタを有するアクティ
ブマトリクス基板の製造方法において、各薄膜トランジ
スタの半導体層を、非晶質シリコンにより形成する工程
と、該駆動用薄膜トランジスタの半導体層を加熱処理し
て、該半導体層の材質を多結晶シリコンまたは結晶シリ
コンとする工程とを含み、そのことにより上記目的が達
成される。
基板上に、少なくとも表示用絵素電極、表示用薄膜トラ
ンジスタ、走査線および信号線からなる表示部と、該表
示部を駆動する１または２以上の駆動回路が並設され、
該駆動回路が駆動用薄膜トランジスタを有するアクティ
ブマトリクス基板の製造方法において、各薄膜トランジ
スタの半導体層を、非晶質シリコンにより形成する工程
と、該駆動用薄膜トランジスタの半導体層を加熱処理し
て、該半導体層の材質を多結晶シリコンまたは結晶シリ
コンとする工程とを含み、そのことにより上記目的が達
成される。
【００１４】前記加熱処理に、高周波誘導加熱法を用い
てもよい。
てもよい。
【００１５】
【作用】本発明では、絵素を駆動させる表示用ＴＦＴと
してはａ−Ｓｉ ＴＦＴを用い、走査線および信号線を
駆動させる表示部駆動用ＴＦＴとしてはａ−Ｓｉ ＴＦ
Ｔを加熱処理して形成した、ｐ−Ｓｉ ＴＦＴまたはｃ
−Ｓｉ ＴＦＴを用いている。
してはａ−Ｓｉ ＴＦＴを用い、走査線および信号線を
駆動させる表示部駆動用ＴＦＴとしてはａ−Ｓｉ ＴＦ
Ｔを加熱処理して形成した、ｐ−Ｓｉ ＴＦＴまたはｃ
−Ｓｉ ＴＦＴを用いている。
【００１６】ａ−Ｓｉ ＴＦＴにおいては、作製が容易
であり、ｐ−Ｓｉ ＴＦＴおよびｃ−Ｓｉ ＴＦＴにお
いては、電界効果移動度が優れている。各性能の長所を
活かして、同一基板上に、同一の製造プロセスにより形
成することで、安価で高性能なアクティブマトリクス表
示装置が得られる。
であり、ｐ−Ｓｉ ＴＦＴおよびｃ−Ｓｉ ＴＦＴにお
いては、電界効果移動度が優れている。各性能の長所を
活かして、同一基板上に、同一の製造プロセスにより形
成することで、安価で高性能なアクティブマトリクス表
示装置が得られる。
【００１７】
【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１８】図１に、本発明の一実施例であるアクティ
ブマトリクス基板を用いて形成した液晶表示装置を示
す。
ブマトリクス基板を用いて形成した液晶表示装置を示
す。
【００１９】この液晶表示装置は、ガラス基板１０１上
に、表示部分１０２が形成され、表示部駆動部分とし
て、走査線駆動部分１０３、信号線駆動部分１０４が形
成されている。表示部分１０２には、走査線１０５、信
号線１０６が形成され、その交差部分には絵素駆動用ア
クティブ素子であるａ−Ｓｉ ＴＦＴ１０７が形成さ
れ、液晶層１０８および電荷保持用蓄積容量１０９に接
続されている。一方、走査線駆動部分１０３と信号線駆
動部分１０４にはｐ−Ｓｉ ＴＦＴまたはｃ−ＳｉＴＦ
Ｔが形成されている。
に、表示部分１０２が形成され、表示部駆動部分とし
て、走査線駆動部分１０３、信号線駆動部分１０４が形
成されている。表示部分１０２には、走査線１０５、信
号線１０６が形成され、その交差部分には絵素駆動用ア
クティブ素子であるａ−Ｓｉ ＴＦＴ１０７が形成さ
れ、液晶層１０８および電荷保持用蓄積容量１０９に接
続されている。一方、走査線駆動部分１０３と信号線駆
動部分１０４にはｐ−Ｓｉ ＴＦＴまたはｃ−ＳｉＴＦ
Ｔが形成されている。
【００２０】上記ｐ−Ｓｉ ＴＦＴまたはｃ−Ｓｉ Ｔ
ＦＴにおける半導体層のキャリア移動能力によっては、
走査線駆動回路のみ同一基板上に形成して、信号線駆動
回路を別基板（Ｓｉウエハー）に形成して、液晶表示装
置に接続することも可能である。
ＦＴにおける半導体層のキャリア移動能力によっては、
走査線駆動回路のみ同一基板上に形成して、信号線駆動
回路を別基板（Ｓｉウエハー）に形成して、液晶表示装
置に接続することも可能である。
【００２１】また、電荷保持用蓄積容量については、付
加しない場合もあり、また、蓄積容量用配線を特に設け
ないで、次の走査線を利用して構成する場合もある。
加しない場合もあり、また、蓄積容量用配線を特に設け
ないで、次の走査線を利用して構成する場合もある。
【００２２】図２（ａ）および（ｂ）に、信号線駆動部
分の等価回路の一例を示す。
分の等価回路の一例を示す。
【００２３】この部分は、シフトレジスター２１０、ア
ナログスイッチ２１１、出力バッファー部分２１２およ
びホールドコンデンサー２１３により構成され、ｐ−Ｓ
ｉＴＦＴまたはｃ−Ｓｉ ＴＦＴ２０４、２０５および
ラインメモリー２０３が形成されている。この図におい
て、２０１は電源、２０２はアナログスイッチ、２０４
はマルチレベルライン、２０６は出力、２０７はマトリ
クススイッチ、２０８はグランドライン、２０９はマル
チレベルセレクタを示す。
ナログスイッチ２１１、出力バッファー部分２１２およ
びホールドコンデンサー２１３により構成され、ｐ−Ｓ
ｉＴＦＴまたはｃ−Ｓｉ ＴＦＴ２０４、２０５および
ラインメモリー２０３が形成されている。この図におい
て、２０１は電源、２０２はアナログスイッチ、２０４
はマルチレベルライン、２０６は出力、２０７はマトリ
クススイッチ、２０８はグランドライン、２０９はマル
チレベルセレクタを示す。
【００２４】図３に、走査線駆動部分の等価回路の一例
を示す。
を示す。
【００２５】この部分において、シフトレジスター３０
１および出力バッファー３０２は、ｐ−Ｓｉ ＴＦＴま
たはｃ−Ｓｉ ＴＦＴにより構成されている。図３にお
いて、３０３および３０９はスタートパルス、３０４お
よび３０６はクロック信号、３０５はインバータ、３０
７は電源電圧、３０８は出力端子、３１０はグランドを
示す。
１および出力バッファー３０２は、ｐ−Ｓｉ ＴＦＴま
たはｃ−Ｓｉ ＴＦＴにより構成されている。図３にお
いて、３０３および３０９はスタートパルス、３０４お
よび３０６はクロック信号、３０５はインバータ、３０
７は電源電圧、３０８は出力端子、３１０はグランドを
示す。
【００２６】上記のような構成の液晶表示装置の製造方
法を以下に示す。
法を以下に示す。
【００２７】まず、図４（ａ）に示すように、ガラス基
板４０１上に、タンタルをスパッタ蒸着し、膜厚３００
０オングストロームの薄膜に形成する。その後、フォト
リソグラフ技術によりパターン化し、ゲート配線４０
２、蓄積容量配線４０３に形成する。この時、表示部駆
動部分にゲート電極４０９も同時に形成される。
板４０１上に、タンタルをスパッタ蒸着し、膜厚３００
０オングストロームの薄膜に形成する。その後、フォト
リソグラフ技術によりパターン化し、ゲート配線４０
２、蓄積容量配線４０３に形成する。この時、表示部駆
動部分にゲート電極４０９も同時に形成される。
【００２８】次に、陽極酸化法により、上記タンタル膜
表面を酸化し、酸化タンタル（Ｔａ2Ｏ5）層４０４を必
要に応じて形成する。
表面を酸化し、酸化タンタル（Ｔａ2Ｏ5）層４０４を必
要に応じて形成する。
【００２９】さらに、図４（ｂ）に示すように、表示部
分、表示部駆動部分共に、プラズマＣＶＤ法により、膜
厚３０００オングストロームの窒化シリコン（ＳｉＮ
ｘ）層４０５、膜厚１００〜２０００オングストローム
の真性アモルファスシリコン（ａ−Ｓｉ（ｉ））層４０
６およびｎ型アモルファスシリコン（ａ−Ｓｉ
（ｎ+））層４０７を堆積する。
分、表示部駆動部分共に、プラズマＣＶＤ法により、膜
厚３０００オングストロームの窒化シリコン（ＳｉＮ
ｘ）層４０５、膜厚１００〜２０００オングストローム
の真性アモルファスシリコン（ａ−Ｓｉ（ｉ））層４０
６およびｎ型アモルファスシリコン（ａ−Ｓｉ
（ｎ+））層４０７を堆積する。
【００３０】次に、図４（ｃ）に示すように、表示部駆
動部分を、高周波電源４１０に接続された高周波誘導加
用コイル４０８により加熱して、ゲート電極４０９を加
熱する。このことにより、ゲート電極４０９上のａ−Ｓ
ｉ（ｉ）層４０６およびａ−Ｓｉ（ｎ+）層４０７が加
熱アニール処理されて、結晶化し、図４（ｄ）に示すよ
うに、ｐ−Ｓｉまたはｃ−Ｓｉ半導体層４１２、４１３
となる。
動部分を、高周波電源４１０に接続された高周波誘導加
用コイル４０８により加熱して、ゲート電極４０９を加
熱する。このことにより、ゲート電極４０９上のａ−Ｓ
ｉ（ｉ）層４０６およびａ−Ｓｉ（ｎ+）層４０７が加
熱アニール処理されて、結晶化し、図４（ｄ）に示すよ
うに、ｐ−Ｓｉまたはｃ−Ｓｉ半導体層４１２、４１３
となる。
【００３１】結晶化する領域は、高周波誘導加熱用コイ
ル４０８の設置位置により制御可能であり、例えば、図
５に示すような構成とすることができる。この構成にお
いて、基板４０１に形成されている走査線駆動部分１０
３および信号線駆動部分１０４のみを加熱するように、
コイル４０８を設け、表示部分１０２にはコイル４０８
を設けていない。従って、この加熱処理の後において、
表示用ＴＦＴの半導体層４０６、４０７はａ−Ｓｉのま
まである。この高周波誘導加熱用コイル４０８の設置位
置を変えることより、表示用ＴＦＴの半導体層の一部を
ｐ−Ｓｉまたはｃ−Ｓｉ半導体層としたり、表示部駆動
用のＴＦＴの一部をａ−Ｓｉ半導体層のまま残しておく
ことも可能である。
ル４０８の設置位置により制御可能であり、例えば、図
５に示すような構成とすることができる。この構成にお
いて、基板４０１に形成されている走査線駆動部分１０
３および信号線駆動部分１０４のみを加熱するように、
コイル４０８を設け、表示部分１０２にはコイル４０８
を設けていない。従って、この加熱処理の後において、
表示用ＴＦＴの半導体層４０６、４０７はａ−Ｓｉのま
まである。この高周波誘導加熱用コイル４０８の設置位
置を変えることより、表示用ＴＦＴの半導体層の一部を
ｐ−Ｓｉまたはｃ−Ｓｉ半導体層としたり、表示部駆動
用のＴＦＴの一部をａ−Ｓｉ半導体層のまま残しておく
ことも可能である。
【００３２】また、ゲート電極４０９の材料、抵抗、厚
みなどや高周波誘導加熱用のコイルは、高周波誘導加熱
が可能なように調製する必要がある。例えば、ゲート電
極４０９の材料としてＴａ、Ａｌ、Ｃｒ、Ｎｂ、Ｔｉ、
ＴａＭｏ、Ｗ、Ｍｏ、Ｐｔ、Ａｕなどの合金を用い、コ
イルの材料としてＣｕ、Ａｕ、Ａｇ、酸化物の超伝導材
などを用いることができる。ｐ−Ｓｉまたはｃ−Ｓｉの
形成は、結晶化の温度、高周波電源などの条件により制
御することができる。この実施例では、コイル４０８と
してＣｕを用い、１ｋＷ（高周波電源の電力、周波数１
ＭＨｚ以上）を印加した。
みなどや高周波誘導加熱用のコイルは、高周波誘導加熱
が可能なように調製する必要がある。例えば、ゲート電
極４０９の材料としてＴａ、Ａｌ、Ｃｒ、Ｎｂ、Ｔｉ、
ＴａＭｏ、Ｗ、Ｍｏ、Ｐｔ、Ａｕなどの合金を用い、コ
イルの材料としてＣｕ、Ａｕ、Ａｇ、酸化物の超伝導材
などを用いることができる。ｐ−Ｓｉまたはｃ−Ｓｉの
形成は、結晶化の温度、高周波電源などの条件により制
御することができる。この実施例では、コイル４０８と
してＣｕを用い、１ｋＷ（高周波電源の電力、周波数１
ＭＨｚ以上）を印加した。
【００３３】次に、図４（ｅ）に示すように、フォトリ
ソグラフィ技術により、表示部分のａ−Ｓｉ（ｉ）層４
０６およびａ−Ｓｉ（ｎ+）層４０７、ｐ−Ｓｉまたは
ｃ−Ｓｉ半導体層４１２、４１３を島状にパターニング
する。その後、チタン（Ｔｉ）を膜厚３０００オングス
トロームにスパッタ蒸着し、フォトリソグラフ技術によ
りパターニングすることにより、ソース電極４１４、ド
レイン電極４１５を形成する。
ソグラフィ技術により、表示部分のａ−Ｓｉ（ｉ）層４
０６およびａ−Ｓｉ（ｎ+）層４０７、ｐ−Ｓｉまたは
ｃ−Ｓｉ半導体層４１２、４１３を島状にパターニング
する。その後、チタン（Ｔｉ）を膜厚３０００オングス
トロームにスパッタ蒸着し、フォトリソグラフ技術によ
りパターニングすることにより、ソース電極４１４、ド
レイン電極４１５を形成する。
【００３４】次に、ｎ型半導体層４０７、４１３を図４
（ｅ）に示すパターンでエッチングして、ＴＦＴを形成
する。
（ｅ）に示すパターンでエッチングして、ＴＦＴを形成
する。
【００３５】また、表示部分については、さらに、絵素
電極用ＩＴＯ膜を１０００オングストロームの膜厚でス
パッタ蒸着し、フォトリソグラフ法によりパターニング
して、絵素電極４１６およびソース配線４１７を形成す
る。
電極用ＩＴＯ膜を１０００オングストロームの膜厚でス
パッタ蒸着し、フォトリソグラフ法によりパターニング
して、絵素電極４１６およびソース配線４１７を形成す
る。
【００３６】次に、図４（ｆ）に示すように、窒化シリ
コン（ＳｉＮｘ）を膜厚３０００オングストロームにプ
ラズマＣＶＤ法で堆積して保護膜４１８を形成し、その
上に遮光膜４１９を形成してアクティブマトリクス基板
を得る。
コン（ＳｉＮｘ）を膜厚３０００オングストロームにプ
ラズマＣＶＤ法で堆積して保護膜４１８を形成し、その
上に遮光膜４１９を形成してアクティブマトリクス基板
を得る。
【００３７】さらに、該基板と、ＩＴＯからなる透明電
極４２０および配向膜４２１を形成した対向ガラス基板
４２２を貼り合わせた後、それらの基板間に液晶４２３
を注入して液晶表示装置とする。
極４２０および配向膜４２１を形成した対向ガラス基板
４２２を貼り合わせた後、それらの基板間に液晶４２３
を注入して液晶表示装置とする。
【００３８】高周波誘導加熱法によるａ−Ｓｉの結晶化
処理は、液晶を注入する前であれば、上記プロセス以外
の方法を用いてもよい。例えば、ＴＦＴが完成した時点
で結晶化を行うこともできる。
処理は、液晶を注入する前であれば、上記プロセス以外
の方法を用いてもよい。例えば、ＴＦＴが完成した時点
で結晶化を行うこともできる。
【００３９】以上のようにして、表示部分については、
表示用ａ−Ｓｉ ＴＦＴが絵素駆動用として形成され、
表示部駆動部分については、駆動用ｐ−Ｓｉ ＴＦＴま
たはｃ−Ｓｉ ＴＦＴが形成されている液晶表示装置が
得られる。
表示用ａ−Ｓｉ ＴＦＴが絵素駆動用として形成され、
表示部駆動部分については、駆動用ｐ−Ｓｉ ＴＦＴま
たはｃ−Ｓｉ ＴＦＴが形成されている液晶表示装置が
得られる。
【００４０】この実施例においては、約１０００℃の加
熱が得られ、表示部駆動用ＴＦＴの半導体層４１２、４
１３は、ｐ−Ｓｉ半導体層またはｃ−Ｓｉ半導体層とな
った。このことにより、電界効果移動度を３０ｃｍ2／
Ｖ・ｓと高くすることができ、４８０本の走査線駆動用
ドライバー回路と２４０本の信号線駆動用ドライバー回
路とをモノリシック化することができた。
熱が得られ、表示部駆動用ＴＦＴの半導体層４１２、４
１３は、ｐ−Ｓｉ半導体層またはｃ−Ｓｉ半導体層とな
った。このことにより、電界効果移動度を３０ｃｍ2／
Ｖ・ｓと高くすることができ、４８０本の走査線駆動用
ドライバー回路と２４０本の信号線駆動用ドライバー回
路とをモノリシック化することができた。
【００４１】また、絵素を駆動する表示用ＴＦＴは、ａ
−Ｓｉ ＴＦＴのままであり、オフ抵抗を大きくするこ
とが容易である。
−Ｓｉ ＴＦＴのままであり、オフ抵抗を大きくするこ
とが容易である。
【００４２】本実施例においては、逆スタッガ型のＴＦ
Ｔとしたが、その他にコプラナー型としてもよい。正ス
タガー型では、ＴＦＴが完成した状態で、ａ−Ｓｉの結
晶化処理を行う。逆スタッガ型のＴＦＴの場合は、誘導
加熱が、ゲート電極金属を利用して容易にできるので望
ましい。
Ｔとしたが、その他にコプラナー型としてもよい。正ス
タガー型では、ＴＦＴが完成した状態で、ａ−Ｓｉの結
晶化処理を行う。逆スタッガ型のＴＦＴの場合は、誘導
加熱が、ゲート電極金属を利用して容易にできるので望
ましい。
【００４３】
【図１】本発明の一実施例であるアクティブマトリクス
基板を用いて形成した液晶表示装置の一例を示す図であ
る。
基板を用いて形成した液晶表示装置の一例を示す図であ
る。
【図２】信号線駆動部分の等価回路の一例を示す図であ
る。
る。
【図３】走査線駆動部分の等価回路の一例を示す図であ
る。
る。
【図４】本発明のアクティブマトリクス基板の製造工程
を示す図である。
を示す図である。
【図５】実施例における高周波誘導加熱処理のシステム
構成の一例を示す図である。
構成の一例を示す図である。
【図６】従来の液晶表示装置を示す図である。
１０２ 表示部分 １０３ 走査線駆動部分 １０４ 信号線駆動部分 １０７ ａ−Ｓｉ ＴＦＴ ４０６ 真性アモルファスシリコン（ａ−Ｓｉ
（ｉ））層 ４０７ ｎ型アモルファスシリコン（ａ−Ｓｉ
（ｎ+））層 ４０８ 高周波誘導加熱用コイル ４１０ 高周波電源 ４１２ ｐ−Ｓｉ（ｉ）またはｃ−Ｓｉ（ｉ）層 ４１３ ｐ−Ｓｉ（ｎ+）またはｃ−Ｓｉ（ｎ+）層
（ｉ））層 ４０７ ｎ型アモルファスシリコン（ａ−Ｓｉ
（ｎ+））層 ４０８ 高周波誘導加熱用コイル ４１０ 高周波電源 ４１２ ｐ−Ｓｉ（ｉ）またはｃ−Ｓｉ（ｉ）層 ４１３ ｐ−Ｓｉ（ｎ+）またはｃ−Ｓｉ（ｎ+）層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 片岡 義晴 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 同一基板上に、少なくとも表示用絵素電
極、表示用薄膜トランジスタ、走査線および信号線から
なる表示部と、該表示部を駆動する１または２以上の駆
動回路とが並設され、該駆動回路が駆動用薄膜トランジ
スタを有するアクティブマトリクス基板において、 該表示用薄膜トランジスタおよび該駆動用薄膜トランジ
スタが、共に半導体層を有して構成され、表示用薄膜ト
ランジスタの半導体層が非晶質シリコンからなり、駆動
用薄膜トランジスタの半導体層が多結晶シリコンまたは
結晶シリコンからなるアクティブマトリクス基板。 - 【請求項２】 前記表示用薄膜トランジスタと前記駆動
用薄膜トランジスタとが、前記走査線の一部からなるゲ
ート電極の上に、間にゲート絶縁膜を介して前記半導体
層が形成され、該半導体層の上に電気的に絶縁されてソ
ース電極とドレイン電極とが形成されている逆スタッガ
型である請求項１に記載のアクティブマトリクス基板。 - 【請求項３】 同一基板上に、少なくとも表示用絵素電
極、表示用薄膜トランジスタ、走査線および信号線から
なる表示部と、該表示部を駆動する１または２以上の駆
動回路が並設され、該駆動回路が駆動用薄膜トランジス
タを有するアクティブマトリクス基板の製造方法におい
て、 各薄膜トランジスタの半導体層を、非晶質シリコンによ
り形成する工程と、 該駆動用薄膜トランジスタの半導体層を加熱処理して、
該半導体層の材質を多結晶シリコンまたは結晶シリコン
とする工程と、 を含む液晶表示装置の製造方法。 - 【請求項４】 前記加熱処理に、高周波誘導加熱法を用
いる請求項３に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23055492A JP2851495B2 (ja) | 1992-08-28 | 1992-08-28 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23055492A JP2851495B2 (ja) | 1992-08-28 | 1992-08-28 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682818A true JPH0682818A (ja) | 1994-03-25 |
| JP2851495B2 JP2851495B2 (ja) | 1999-01-27 |
Family
ID=16909580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23055492A Expired - Lifetime JP2851495B2 (ja) | 1992-08-28 | 1992-08-28 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851495B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| JPH0846206A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 液晶表示装置 |
| US5889291A (en) * | 1994-04-22 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| JPH11251600A (ja) * | 1998-03-05 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002139745A (ja) * | 2001-07-27 | 2002-05-17 | Hitachi Ltd | 液晶表示装置 |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| JP2017152714A (ja) * | 2009-03-05 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1992
- 1992-08-28 JP JP23055492A patent/JP2851495B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US5889291A (en) * | 1994-04-22 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| JPH0846206A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 液晶表示装置 |
| JP2002221738A (ja) * | 1997-02-27 | 2002-08-09 | Seiko Epson Corp | 表示領域を備えた基板、液晶装置及び投写型表示装置 |
| JPH11251600A (ja) * | 1998-03-05 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7678624B2 (en) | 1998-03-05 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP2002139745A (ja) * | 2001-07-27 | 2002-05-17 | Hitachi Ltd | 液晶表示装置 |
| JP2017152714A (ja) * | 2009-03-05 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020038965A (ja) * | 2009-03-05 | 2020-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2851495B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791422B2 (ja) | 電気光学装置およびその作製方法 | |
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US5648662A (en) | Electro-optical device with amorphous and crystalline shift registers | |
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| JP2845303B2 (ja) | 半導体装置とその作製方法 | |
| JP2541745B2 (ja) | 電子装置の製造方法 | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3173747B2 (ja) | 半導体装置の製造方法 | |
| JPH05267667A (ja) | 半導体装置とその作製方法 | |
| JP3109570B2 (ja) | 半導体装置作製方法 | |
| JPH08264802A (ja) | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ | |
| JP2851495B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| JP3896624B2 (ja) | 薄膜半導体装置及びそれを用いた表示装置 | |
| JP3386192B2 (ja) | 半導体装置およびその作製方法 | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| JP3133248B2 (ja) | 電気光学装置 | |
| JP2997737B2 (ja) | 液晶表示装置 | |
| JPH08339972A (ja) | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JP2652366B2 (ja) | 半導体装置とその作製方法 | |
| JP3336571B2 (ja) | 電気光学装置 | |
| JP4076842B2 (ja) | 半導体装置の作製方法 | |
| JP3355178B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |