JP2652366B2

JP2652366B2 - 半導体装置とその作製方法

Info

Publication number: JP2652366B2
Application number: JP9571396A
Authority: JP
Inventors: 舜平山崎; 晃間瀬; 正明 ▲ひろ▼木; 保彦竹村; 宏勇張; 秀貴魚地; 英樹根本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1996-04-17
Filing date: 1996-04-17
Publication date: 1997-09-10
Anticipated expiration: 2012-09-10
Also published as: JPH08298331A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型電気光学装置、特にアクティブマトリクス型液晶
電気光学装置等に利用でき、明解なスイッチング特性を
有する電界効果型トランジスタの構造およびその作製方
法を示すものである。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶電気
光学装置に用いる薄膜絶縁ゲート型電界効果トランジス
タは、図２に示すような構造を有している。絶縁基板９
上にブロッキング層８を有し、ソース４、ドレイン５、
およびチャネル領域３を有する半導体層上にゲート絶縁
膜２とゲート電極１を有する。その上に層間絶縁膜１２
およびソース電極６、ドレイン電極７を有する。

【０００３】この従来の絶縁ゲート型電界効果トランジ
スタの作製手順は、ガラス基板９上にブロッキング層を
ＳｉＯ₂をターゲットとしてスパッタ法で成膜したのち
に、プラズマＣＶＤ法を用いて半導体層を作製し、それ
をパターニングすることでソース、ドレイン、チャネル
領域となる半導体層を形成の後に、スパッタ法を用いて
酸化珪素からなるゲート絶縁膜２を成膜し、その後減圧
ＣＶＤ法を用いてＰ（リン）を高濃度ドープしたゲート
電極用導電層を成膜の後にパターニングを施してゲート
電極１を作製する。その後、ゲート電極をマスクとした
不純物イオンの注入を行い、ソース５およびドレイン４
を作製し、その後熱処理を行って活性化を行う、という
ものであった。

【０００４】この様に作製した絶縁ゲート型電界効果ト
ランジスタは、ゲート電極１のチャネル長方向の長さと
チャネル長１０はほぼ等しい。

【０００５】

【発明が解決しようとする課題】この様な構造を有する
絶縁ゲート型電界効果トランジスタの電流電圧特性はｎ
チャネルの場合図３に示す様に、逆バイアス領域１３に
おいて、ソースドレイン間の印加電圧が増加するにつれ
て、リーク電流が増加するという欠点を有していた。

【０００６】この様なリーク電流が増した場合、この素
子をアクティブマトリクス型液晶電気光学装置に用いた
時には、図５（Ａ）に示した様に、書き込み電流３０を
通じて液晶２９に蓄電された電荷は、非書き込み期間中
に素子のリーク部分を通してリーク電流３１が放電され
てしまい、良好なコントラストを得ることができなかっ
た。

【０００７】そのために、このような場合従来例として
図５（Ｂ）に示した様に、電荷保持のためのコンデンサ
ー３２を設置することが必要になっていた。しかしなが
ら、これらコンデンサーを形成するためには、金属配線
による容量用の電極を必要とするために、開口率を低下
させる要因となっていた。またこれをＩＴＯなどの透明
電極にて形成し開口率を向上させる例も報告されている
が、余分なプロセスを必要とするために、歓迎されるも
のではなかった。

【０００８】本発明は以上の様な課題を解決するもので
ある。

【０００９】

【課題を解決するための手段】この課題の一つの解決方
法として、本発明者らは絶縁ゲート型電界効果トランジ
スタにおいて、チャネル長（ソース領域とドレイン領域
の間の距離）をゲート電極のチャネル長方向の長さより
も長くすることにより、チャネル領域のうちのソース領
域またはドレイン領域に接する部分にゲート電極による
電界のかからないまたは非常に弱いオフセット領域を形
成することで、図４に示すような電流電圧特性をとるこ
とを知見した。

【００１０】本発明の基本的な構成を図１に示す。絶縁
基板２５上にブロッキング層２４があり、その上に半導
体層としてソース領域２０、ドレイン領域２１、および
チャネル領域１９を設ける。チャネル領域１９上にはゲ
ート絶縁膜１７とその上に陽極酸化可能な材料を陽極酸
化して絶縁層である酸化物層１６を形成したゲート電極
１５が形成されている。ソース領域、ドレイン領域にそ
れぞれ接してソース電極２２、ドレイン電極２３を設け
る。

【００１１】図１に示す様に、ゲート電極１５と酸化物
層１６となるゲート電極部に陽極酸化が可能な材料を選
び、その表面部分を陽極酸化して酸化物層１６を形成す
ることで、イオン打ち込みの領域であるソース領域２０
とドレイン領域２１の間の距離すなわちチャネル長２８
は、実質的なゲート電極１５のチャネル長方向の長さよ
りも酸化物層１６の厚みの概略２倍程度長くなる。ゲー
ト電極部の材料としては、主としてチタン（Ｔｉ）、ア
ルミニウム（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃ
ｒ）、シリコン（Ｓｉ）単体、あるいはそれらの合金が
適している。

【００１２】その結果、ゲート電極両側面に形成された
る酸化物層１６にゲート絶縁膜１７を介して向かい合う
チャネル領域１９中の部分２６および２７には、ゲート
電極による電界が全くかからないあるいはゲート電極の
垂直下の部分と比較して非常に弱くなる。

【００１３】本装置の作製方法は、ソース、ドレイン、
チャネル領域となる半導体層およびゲート絶縁膜層１７
を形成後に陽極酸化可能な材料によってゲート電極部を
形成した後に、前記半導体層にｐ型化またはｎ型化せし
める不純物イオンを注入してソース領域２０およびドレ
イン領域２１を形成し、その後ゲート電極部表面部分を
陽極酸化してゲート電極１５と酸化物層１６を形成し、
熱処理工程等を施す、というものである。

【００１４】または、前記半導体層およびゲート絶縁膜
層１７を形成後に陽極酸化可能な材料によってゲート電
極部を形成した後に、ゲート電極部表面部分を陽極酸化
してゲート電極１５と酸化物層１６を形成して、その後
前記半導体層にｐ型化またはｎ型化せしめる不純物イオ
ンを注入してソース領域２０およびドレイン領域２１を
形成してから熱処理工程を施す工程でも良い。

【００１５】以上のような工程をとることで、チャネル
長がゲート電極のチャネル長方向の長さより長い絶縁ゲ
ート型電界効果トランジスタを、マスクずれ等による性
能のばらつきなどを発生することなく容易かつ確実に作
製することが可能となる。

【００１６】

【発明の実施の形態】以下、本発明の好ましい実施の形
態を実施例に従って詳細に説明する。

【００１７】

【実施例】

〔実施例１〕本実施例では、対角１インチを有する液晶
電気光学装置を用いた、ビデオカメラ用ビューファイン
ダーを作製し、本発明を実施したので説明を加える。

【００１８】本実施例では画素数が３８７×１２８の構
成にして、本発明の構成を有した低温プロセスによる高
移動度ＴＦＴ（薄膜トランジスタ）を用いた素子を形成
し、ビューファインダーを構成した。本実施例で使用す
る液晶表示装置の基板上のアクティブ素子の配置の様子
を図７に示し、図６に本実施例の回路図を示す。図７の
Ａ−Ａ′断面およびＢ−Ｂ′断面を示す作製プロセスを
図８に描く。Ａ−Ａ′断面はＮＴＦＴを示し、Ｂ−Ｂ′
断面はＰＴＦＴを示す。

【００１９】図８（Ａ）において、安価な、７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス基板５
１上にマグネトロンＲＦ（高周波）スパッタ法を用いて
ブロッキング層５２としての酸化珪素膜を１０００〜３
０００Åの厚さに作製する。プロセス条件は酸素１００
％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、
圧力０．５Ｐａとした。ターゲットに石英または単結晶
シリコンを用いた成膜速度は３０〜１００Å／分であっ
た。

【００２０】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン（Si₂H₆)またはトリシラン（Si₃H₈)をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å／分であった。
ＰＴＦＴとＮＴＦＴとのスレッシュホールド電圧（Ｖt
h）に概略同一に制御するため、ホウ素をジボランを用
いて１×１０¹⁵〜１×１０¹⁸cm^-3の濃度として成膜中に
添加してもよい。

【００２１】スパッタ法で行う場合、スパッタ前の背圧
を１×１０^-5Ｐａ以下とし、単結晶シリコンをターゲッ
トとして、アルゴンに水素を２０〜８０％混入した雰囲
気で行った。例えばアルゴン２０％、水素８０％とし
た。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、
スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａで
あった。

【００２２】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン（SiH₄）
またはジシラン（Si₂H₆)を用いた。これらをＰＣＶＤ装
置内に導入し、１３．５６ＭＨｚの高周波電力を加えて
成膜した。

【００２３】これらの方法によって形成された被膜は、
酸素が５×１０²¹cm^-3以下であることが好ましい。この
酸素濃度が高いと、結晶化させにくく、熱アニール温度
を高くまたは熱アニール時間を長くしなければならな
い。また少なすぎると、バックライトによりオフ状態の
リーク電流が増加してしまう。そのため４×１０¹⁹〜４
×１０²¹cm^-3の範囲とした。水素は４×１０²⁰cm^-3であ
り、珪素４×１０²²cm^-3として比較すると１原子％であ
った。

【００２４】上記方法によって、アモルファス状態の珪
素膜を５００〜５０００Å、例えば１５００Åの厚さに
作製の後、４５０〜７００℃の温度にて１２〜７０時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて６００℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニールされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。

【００２５】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク５２２
cm^-1より低周波側にシフトしたピークが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング）がされたセミアモルファス構造の被膜を形成させ
ることができた。

【００２６】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度（μｈ）＝１０〜２００cm²
／Ｖsec 、電子移動度（μｅ）＝１５×３００cm²／Ｖ
sec が得られる。

【００２７】他方、上記の如き中温でのアニールではな
く、９００〜１２００℃の高温アニールにより被膜を多
結晶化してもよい、しかしその場合は核からの固相成長
により被膜中の不純物の偏析がおきて、ＧＢには酸素、
炭素、窒素等の不純物が多くなり、結晶中の移動度は大
きいが、ＧＢでのバリア（障壁）を作ってそこでのキャ
リアの移動を阻害してしまう。結果として１０cm²／Ｖ
sec 以上の移動度がなかなか得られないのが実情であ
る。そのために酸素、炭素、窒素等の不純物濃度をセミ
アモルファスのものよりも数分の１から数十分の１にす
る必要がある。その様にした場合、５０〜１００cm²／
Ｖsec が得られた。

【００２８】このようにして形成した珪素膜にフォトエ
ッチングを施し、ＮＴＦＴ用の半導体層５３（チャネル
巾２０μｍ）、ＰＴＦＴ用の半導体層５４を作製した。

【００２９】この上にゲート絶縁膜となる酸化珪素膜を
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。これを成膜中にフッ素（Ｆ）を少量添
加し、ナトリウムイオンの固定化をさせてもよい。

【００３０】この後、この上側にアルミニウム膜を形成
した。これをフォトマスクにてパターニングして図８
（Ｂ）を得た。ＮＴＦＴ用のゲート絶縁膜５５、ゲート
電極部５６を形成し、両者のチャネル長方向の長さは１
０μｍすなわちチャネル長を１０μｍとした。同様に、
ＰＴＦＴ用のゲート絶縁膜５７、ゲート電極部５８を形
成し、両者のチャネル長方向の長さは７μｍすなわちチ
ャネル長を７μｍとした。また双方のゲート電極部５
６，５８の厚さは共に０．８μｍとした。図８（Ｃ）に
おいて、ＰＴＦＴ用のソース５９、ドレイン６０に対
し、ホウ素（Ｂ）を１５×１０¹⁵cm^-2のドーズ量でイオ
ン注入法により添加した。次に図８（Ｄ）の如く、フォ
トレジスト６１をフォトマスクを用いて形成した。ＮＴ
ＦＴ用のソース６２、ドレイン６３としてリン（Ｐ）を
１〜５×１０¹⁵cm²のドーズ量でイオン注入法により添
加した。

【００３１】その後、ゲート電極部に陽極酸化を施し
た。Ｌ−酒石酸をエチレングリコールに５％の濃度で希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
した。その溶液中に基板を浸し、定電流源の＋側を接続
し、−側には白金の電極を接続して２０ｍＡの定電流状
態で電圧を印加し、１５０Ｖに到達するまで酸化を継続
した。さらに、１５０Ｖで定電圧状態で加え０．１ｍＡ
以下になるまで酸化を継続した。このようにして、ゲー
ト電極部５６，５８の表面に酸化アルミニウム層６４を
形成し、ＮＴＦＴ用のゲート電極６５、ＰＴＦＴ用のゲ
ート電極６６を得た。酸化アルミニウム層６４は０．３
μｍの厚さに形成した。

【００３２】次に、６００℃にて１０〜５０時間再び加
熱アニールを行った。ＮＴＦＴのソース６２、ドレイン
６３、ＰＴＦＴのソース５９、ドレイン６０を不純物を
活性化してＮ⁺、Ｐ⁺として作製した。またゲイト絶縁
膜５５，５７下にはチャネル形成領域６７，６８がセミ
アモルファス半導体として形成されている。

【００３３】本作製方法においては、不純物のイオン注
入とゲート電極周囲の陽極酸化の順序を入れ換えても良
い。

【００３４】この様に、ゲート電極の周囲に酸化金属か
らなる絶縁層を形成したことで、ゲート電極の実質長さ
は、チャネル長さよりも絶縁膜の厚さの２倍分、この場
合は０．６μｍだけ短くなることにより、電界のかから
ないオフセット領域を設けることで、逆バイアス時のリ
ーク電流を減少させることが出来た。

【００３５】本実施例では熱アニールは図８（Ａ）、
（Ｅ）で２回行った。しかし図８（Ａ）のアニールは求
める特性により省略し、双方を図８（Ｅ）のアニールに
より兼ね製造時間の短縮を図ってもよい。図８（Ｅ）に
おいて、層間絶縁物６９を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
ＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよ
い。層間絶縁物は０．２〜０．６μｍたとえば０．３μ
ｍの厚さに形成し、その後、フォトマスクを用いて電極
用の窓７０を形成した。さらに、図８（Ｆ）に示す如く
これら全体にアルミニウムをスパッタ法により形成し、
リード７１，７３およびコンタクト７２をフォトマスク
を用いて作製した後、表面を平坦化用有機樹脂７４例え
ば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あ
けをフォトマスクにて行った。

【００３６】２つのＴＦＴを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりＩＴＯ（インジ
ュームスズ酸化膜）を形成した。それをフォトマスクに
よりエッチングし、電極７５を構成させた。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜４００℃の酸素ま
たは大気中のアニールにより成就した。かくの如くにし
てＮＴＦＴ７６とＰＴＦＴ７７と透明導電膜の電極７５
とを同一ガラス基板５１上に作製した。得られたＴＦＴ
の電気的な特性はＰＴＦＴで移動度は２０（cm²/Ｖs)、
Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は４０（cm
²／Ｖs)、Ｖthは５．０（Ｖ）であった。

【００３７】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置は
図７に示している。ＮＴＦＴ７６およびＰＴＦＴ７７を
第１の信号線４０と第２の信号線４１との交差部に設け
た。このようなＣ／ＴＦＴを用いたマトリクス構成を有
せしめた。ＮＴＦＴ７６は、ドレイン６３の入力端のリ
ード７１を介し第２の信号線４１に連結され、ゲート５
６は多層配線形成がなされた信号線４０に連結されてい
る。ソース６２の出力端はコンタクト７２を介して画素
の電極７５に連結している。

【００３８】他方、ＰＴＦＴ７７はドレイン６０の入力
端がリード７３を介して第２の信号線４１に連結され、
ゲート５８は信号線４０に、ソース５９の出力端はコン
タクト７２を介してＮＴＦＴと同様に画素電極７５に連
結している。かかる構造を左右、上下に繰り返すことに
より、本実施例は構成されている。

【００３９】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を２０００Å積層した基
板上に、やはり、スパッタ法によりＩＴＯ（インジュー
ム・スズ酸化膜）を形成した。このＩＴＯは室温〜１５
０℃で成膜し、２００〜４００℃の酸素または大気中の
アニールにより成就した。また、この基板上にカラーフ
ィルターを形成して、第二の基板とした。

【００４０】その後、前記第一の基板と第二の基板によ
って、紫外線硬化型アクリル樹脂とネマチック液晶組成
物の６対４の混合物を挟持し、周囲をエポキシ性接着剤
にて固定した。基板上のリードはそのピッチが４６μｍ
と微細なため、ＣＯＧ法を用いて接続を行った。本実施
例ではＩＣチップ上に設けた金バンプをエポキシ系の銀
パラジウム樹脂で接続し、ＩＣチップと基板間を固着と
封止を目的としたエポキシ変成アクリル樹脂にて埋めて
固定する方法を用いた。その後、外側に偏光板を貼り、
透過型の液晶表示装置を得た。

【００４１】〔実施例２〕本実施例ではオフセット領域
の幅によるセミアモルファスシリコンＴＦＴの特性の違
いについて記述する。本実施例では、セミアモルファス
シリコンＴＦＴはアルミニウムゲートとし、アルミニウ
ムゲートの周囲を陽極酸化法によって酸化することによ
って、オフセット領域を形成させた。以下に詳細な作製
方法を記述する。

【００４２】ガラス基板上に窒化珪素膜と酸化珪素膜の
多層膜を形成し、プラズマＣＶＤ法によって、アモルフ
ァス上のシリコン膜を１５０ｎｍ形成した。パターニン
グでは、その幅を８０μｍとした。したがって、このＴ
ＦＴのチャネル幅は８０μｍである。これを窒素雰囲気
中で６００℃、６０時間加熱することによってセミアモ
ルファス状態のシリコンとした。

【００４３】次いで、酸素雰囲気中での酸化珪素ターゲ
ットのスパッタリングによって、ゲート酸化膜となる酸
化珪素被膜を形成した。その厚さは１１５ｎｍとした。
さらに、電子ビーム蒸着によって、アルミニウム被膜を
形成し、公知のフォトリソグラフィー法によってアルミ
ニウム被膜および下地の酸化珪素被膜をエッチングし
て、ゲート電極を形成した。エッチングには反応性イオ
ンエッチング（ＲＩＥ）法を使用した。このようにして
形成したゲート電極のチャネル長は８μｍとした。

【００４４】そして、ゲート電極およびその配線を陽極
酸化を行った。陽極酸化の方法は以下のように行った。
まず、容器内に３％の酒石酸のエチレングリコール溶液
を入れ、これに５ｗｔ％のアンモニア水を加えて、ｐＨ
を７．０±０．２となるように調整した。そして、２５
±２℃の温度で白金電極を陰極として、ガラス基板ごと
溶液中に浸し、アルミニウム配線を直流電源の正極に接
続して、陽極酸化を行った。

【００４５】陽極酸化では、最初に０．２〜１．０ｍＡ
／cm²の定電流を流し、１００〜２５０Ｖの適当な電圧
に到達した後は、電圧を一定に保ったまま、陽極酸化を
進め、電流が０．００５ｍＡ／cm²まで減少した時点で
通電をやめて、取り出した。本発明者の実験では、初期
の定電流の値は酸化膜形成の時間にのみ影響があり、最
終的に形成される酸化膜の厚さにはほとんど影響しない
ことが明らかになった。酸化膜の厚さに大きな影響力を
持つパラメータは到達最大電圧であり、例えば、これが
１００Ｖ、１５０Ｖ、２００Ｖ、２５０Ｖであるときの
得られる酸化膜の厚さは、それぞれ７０ｎｍ、１４０ｎ
ｍ、２３０ｎｍ、３２０ｎｍであった。また、このとき
には酸化されるアルミニウムの厚さの１．５倍の酸化ア
ルミニウムが得られることが本発明者の実験から明らか
になった。さらに、得られる酸化膜の厚さは全ての部分
にわたって極めて均質であった。

【００４６】その後、レーザードーピング法によってソ
ース、ドレイン領域を形成した。レーザードーピング法
は以下の方法によって行った。使用したレーザーは、エ
キシマーレーザーの１種であるＫｒＦレーザーで、その
発振波長は２４８ｎｍである。試料を気密性のある容器
内に配置し、９５Ｐａの減圧雰囲気とせしめ、内部にド
ーピングガスとしてジボラン（B₂H₆) 、あるいはフォス
ヒン（PH₃)を導入して、１ショットのエネルギーが３５
０ｍＪのレーザーパルスを５０ショット照射した。

【００４７】ドーピングガスには、Ｐ型チャネルを形成
する場合には水素で希釈したジボランを用い、その流量
はジボラン１００ｓｃｃｍ、水素２０ｓｃｃｍとした。
また、Ｎ型チャネルを形成する場合にはフォスヒンを用
い、その流量は１００ｓｃｃｍとした。

【００４８】その後、チャネル領域の活性化を促進する
目的で、水素中で２５０℃、３０分のアニールを行っ
た。そして、公知の方法によって層間絶縁膜とソース、
ドレイン電極・配線を形成し、ＴＦＴを完成させた。

【００４９】このようにして作製したＴＦＴの特性例を
図９および図１０に示す。図９はＰチャネルＴＦＴ、図
１０はＮチャネルＴＦＴである。オフセットの大きさは
直接測定することは困難であるので、ゲート電極の周囲
の酸化膜の厚さ（オフセットの大きさを十分に反映する
と考えられる）によって、本発明の効果を記述する。

【００５０】図９、図１０から明らかなように、酸化膜
の厚さが大きいほど、すなわちオフセット領域の幅が大
きいほど、逆方向リーク電流やオフ電流が減少すること
がわかった。特にその効果はＮチャネルＴＦＴで著しい
ことがあきらかになった。すなわち、図から分かるよう
に、ＮチャネルＴＦＴでは、ゲイト電圧が０のときの電
流（オフ電流）が、オフセット領域の形成とともに減少
して、実用的なレベルにまで低下した。ＰチャネルＴＦ
Ｔでは、オフ電流が低下するということはなかったが、
逆方向リーク電流は著しく減少した。このようにオフセ
ット領域を設けることによるオフ電流の減少は、図１１
に示される。図中でＩ_OFFはオフ電流、Ｉ_ONはオン電流
である。

【００５１】また、オフセット領域を設けることにより
ＴＦＴのしきい値電圧（Ｖth）の変化は見られなかっ
た。この様子を図１２に示す。しかしながら、別の実験
によると、オフセット領域が異常に大きい場合にはチャ
ネルの形成が不連続的であるので、特性の悪化が観測さ
れた。例えば、図１３に示すようにオフセット領域の幅
が３００ｎｍを越えると、ＮチャネルでもＰチャネルで
も急速に電界移動度が減少した。これらの結果を考慮す
ると、オフセット領域の幅としては、２００〜４００ｎ
ｍが適していることが明らかになった。

【００５２】〔実施例３〕本発明によって得られるＴＦ
Ｔにおいては、オフセット領域の幅によって、オフ電流
だけでなく、ソース／ドレイン間の耐圧や動作速度が変
化する。したがって、例えば、陽極酸化膜の厚さ等のパ
ラメータを最適化することによって、目的に応じたＴＦ
Ｔを作製することが出来る。しかしながら、このような
パラメータは一般に１枚の基板上に形成された個々のＴ
ＦＴに対して調節できるものではない。例えば、実際の
回路においては、１枚の基板上に、低速動作でもよい
が、高耐圧のＴＦＴと低耐圧でもよいが、高速動作の要
求されるＴＦＴを同時に形成することが望まれる場合が
ある。一般に、本発明においては、オフセット領域の幅
が大きいほど、オフ電流が小さく、耐圧性も向上する
が、動作速度が低下するという欠点もあった。

【００５３】本実施例はこのような問題を解決する１例
を示す。図１４（断面図）および図１５（上面図）には
本実施例を示す。本実施例では、特願平３−２９６３３
１に記述されるような、ＰチャネルＴＦＴとＮチャネル
ＴＦＴを１つの画素（液晶画素等）を駆動するために使
用する画像表示方法において使用される回路の作製に関
するものである。ここで、ＮチャネルＴＦＴは高速性が
要求され、耐圧はさほど問題とされない。一方、Ｐチャ
ネルＴＦＴは、動作速度はさほど問題とされないが、オ
フ電流が低いことが必要とされ、場合によっては耐圧性
がよいことも必要とされる。したがって、ＮチャネルＴ
ＦＴは陽極酸化膜が薄く（２０〜１００ｎｍ）、Ｐチャ
ネルＴＦＴは陽極酸化膜が厚い（２５０〜４００ｎｍ）
ことが望まれる。以下にその作製工程について説明す
る。

【００５４】図１４（Ａ）および図１５（Ａ）に示すよ
うにコーニング７０５９を基板１０１として、実質真性
のアモルファスあるいは多結晶半導体、例えばアモルフ
ァスシリコン膜を厚さ５０ｎｍだけ形成し、これを島状
にパターニングして、ＮチャネルＴＦＴ領域１０２とＰ
チャネルＴＦＴ領域１０３を形成する。これを窒素雰囲
気中６００℃で６０時間アニールし、再結晶化させた。

【００５５】さらに、ＥＣＲプラズマＣＶＤ法によって
ゲイト酸化膜１０４として、酸化珪素被覆を厚さ１１５
ｎｍだけ堆積した。このようにして形成した酸化珪素膜
中にナトリウム等の可動イオンが存在する場合には、リ
ン等の可動イオンを固定化する元素を積極的に膜中に導
入することによって、可動イオンによる障害を除去する
ことが望ましい。例えば、イオンドーピング（プラズマ
ドーピングともいう）によってこれらの元素を導入する
ことができる。

【００５６】本発明人等の知見によれば、イオンドーピ
ング法によって酸化珪素中に導入されたリンはナトリウ
ムのゲッターとして有効に機能する。イオンドーピング
法では、リンイオンの加速電圧を２〜３０ｋｅＶ、例え
ば１０ｋｅＶとし、また、被ドーピングターゲット（こ
の場合は酸化珪素膜）付近の圧力を２×１０^-5〜５×１
０^-4ｔｏｒｒ、例えば１×１０^-4ｔｏｒｒとした。ま
た、リンの濃度は、５×１０¹³〜１×１０¹⁵cm^-2、例え
ば２×１０¹⁴cm^-2というように、通常のＭＯＳトランジ
スタの不純物領域形成の際の不純物導入量より少なくし
た。

【００５７】このようにしてリンを導入した後に窒素雰
囲気中６００℃で２４時間のアニールを行い、イオンド
ーピングの際に生じた酸化珪素膜中の欠陥等を除去し
た。このように、酸化珪素膜中にリンを導入することに
よって、可動イオンによる特性の劣化を格段に削減し、
信頼性を向上せしめることができた。例えば、上記の方
法で形成した酸化珪素を有するＭＯＳキャパシタにおい
て、１５０℃、１時間、±２０Ｖのバイアス／温度処理
（ＢＴ処理）を行ったところ、しきい値電圧の変動はわ
ずかに１Ｖであった。一方、上記のようなリンの導入を
行わなかった場合には、しきい値電圧は１０Ｖ以上も変
動した。

【００５８】このように酸化珪素膜を形成した後、スパ
ッタリング法によって耐熱金属であるタンタルの被膜を
厚さ５００ｎｍだけ形成し、これをパターニングして、
ＮチャネルＴＦＴのゲイト電極部１０５およびＰチャネ
ルＴＦＴのゲイト電極部１０６を形成した。タンタルの
かわりに抵抗の小さな（不純物が十分にドープされた）
多結晶シリコンでもよい。このときのチャネルの大きさ
は長さを８μｍ、幅を８μｍとした。また、全てのゲイ
ト電極・配線は図１５（Ａ）に示されているように共通
の配線１５０に電気的に接続されている。

【００５９】さらに、ゲート電極・配線１５０に電気を
通じ、陽極酸化法によって、ゲイト電極・配線１０５，
１０６の周囲（上面および側面）に酸化アルミニウムの
被膜１０７，１０８を形成した。陽極酸化は実施例２と
同じ条件で行った。ただし、最大電圧は５０Ｖとした。
したがって、この工程で作製された陽極酸化膜の厚さは
約６０ｎｍである。（図１４（Ｂ））次に図１５（Ｂ）において、１５１で示されるように、
ゲイト電極・配線１０５をレーザーエッチングによって
配線１５０から切り離した。そして、この状態で再び、
陽極酸化を始めた。条件は先と同じであるが、このとき
には最大電圧は２５０Ｖまで上げた。その結果、配線１
０５には電流が流れないので、何の変化も生じなかった
が、配線１０６には電流が流れるため、ゲイト配線１０
６の周囲に厚さ約３００ｎｍの酸化タンタル被膜１０９
が形成された。（図１４（Ｃ））その後、イオンドーピング法によって、不純物を島状半
導体１０２および１０３に導入した。公知のＣＭＯＳ技
術を採用することにより、半導体領域１０２にはリン
（Ｐ）を、半導体領域１０３には硼素（Ｂ）を導入し
た。イオンドーピングのエネルギーは８０ｋｅＶとし
た。本発明人らの知るところでは、厚さ１００〜３００
ｎｍのゲイト絶縁膜を透過してイオンドーピングを行う
場合には、このエネルギーが１００ｋｅＶを越えると、
イオン注入エネルギーによる半導体の結晶性が著しく破
壊され、そのような不純物拡散領域の活性化を行うため
には、６００℃以上の高温が必要とされたが、そのよう
なプロセスでは製品の歩留りを高くすることが非常に難
しかった。しかしながら、イオンドーピングのエネルギ
ーが１００ｋｅＶ以下であれば、６００℃以下、例えば
４５０〜５００℃で十分に抵抗の低い状態とすることが
出来た。

【００６０】イオンドーピングの後、窒素雰囲気中で、
５００℃のアニールを３０時間行うことによって、ソー
ス／ドレイン領域のシート抵抗を十分低くすることが出
来た。ここまでの状態を図１４（Ｄ）に示す。図から明
らかなように、左側のＴＦＴのオフセットの幅は小さ
く、また、右側のＴＦＴのオフセットの幅は大きい。そ
の後、公知の技術によって、金属配線１０６や１５０の
必要な箇所（例えば１５２や１５３）を切断し、さら
に、層間絶縁膜を形成し、コンタクトホールを形成し、
各電極に配線（例えば１１２や１１３）を形成し、図１
５（Ｃ）に示すように回路を完成させた。

【００６１】このようにして作製された回路において
は、ＮチャネルＴＦＴは、オフセット領域の幅が小さ
く、オフ電流は若干多いが、高速性に優れていた。一
方、ＰチャネルＴＦＴは、高速動作は困難であったが、
オフ電流が少なく、画素キャパシターに蓄積された電荷
を保持する能力に優れていた。

【００６２】このように１枚の基板上に機能が異なるＴ
ＦＴを集積しなければならない場合は他にもある。例え
ば、液晶表示ドライバーにおいては、シフトレジスター
等の論理回路には高速ＴＦＴが、出力回路には高耐圧Ｔ
ＦＴが要求される。このような相反する目的に応じたＴ
ＦＴを作製する場合には本実施例で示した方法は有効で
ある。

【００６３】

【発明の効果】このようにして、本発明ではゲート電極
の表面に陽極酸化からなる絶縁膜層を設けることで、チ
ャネル長をゲート電極のチャネル長方向の長さよりも長
くなり、チャネル領域の両側部にゲート電極による電界
のかからないあるいは非常に弱い電界のかかるオフセッ
ト領域を設けることができ、逆バイアス時のリーク電流
を削減することが出来た。その結果、従来不可欠であっ
た電荷保持容量が不要となって、従来２０％程度であっ
た開口率を３５％以上にすることができ、より良好な表
示品質を得ることができた。

【図面の簡単な説明】

【図１】本発明による半導体装置の構造を示す。

【図２】従来例による半導体装置の構造を示す。

【図３】従来例による半導体装置の電流電圧特性を示
す。

【図４】本発明による半導体装置の電流電圧特性を示
す。

【図５】従来例によるアクティブマトリクス型液晶電気
光学装置の回路構成を示す。

【図６】実施例１におけるアクティブマトリクス型液晶
電気光学装置の回路図を示す。

【図７】実施例１におけるアクティブマトリクス型液晶
電気光学装置の構造を示す。

【図８】実施例１におけるアクティブマトリクス型液晶
電気光学装置の作製工程を示す。

【図９】実施例２におけるＰチャネルＴＦＴの電流電圧
特性を示す。

【図１０】実施例２におけるＮチャネルＴＦＴの電流電
圧特性を示す。

【図１１】実施例２におけるドレイン電流の陽極酸化膜
厚依存性を示す。

【図１２】実施例２におけるしきい値電圧の陽極酸化膜
厚依存性を示す。

【図１３】実施例における電界移動度の陽極酸化膜厚依
存性を示す。

【図１４】実施例２におけるＴＦＴ作製工程の断面図を
示す。

【図１５】実施例２におけるＴＦＴ作製工程の上面図を
示す。

【符号の説明】

９，２５絶縁基板８，２４，５２ブロッキング層３，１９，６７，６８チャネル領域１０，２８チャネル長４，２０，５９，６２ソース領域５，２１，６０，６３ドレイン領域２，１７，５５，５７ゲート絶縁膜１，１５，６５，６６ゲート電極１６，６４酸化物層６，２２ソース電極７，２３ドレイン電極１２，６９層間絶縁膜５１ガラス基板７２コンタクト７５画素電極３２電荷保持用コンデンサー５３ＮＴＦＴ用半導体層５４ＰＴＦＴ用半導体層７６ＮＴＦＴ７７ＰＴＦＴ

───────────────────────────────────────────────────── フロントページの続き (72)発明者竹村保彦神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者張宏勇神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者魚地秀貴神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者根本英樹神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (56)参考文献特開平３−165575（ＪＰ，Ａ) 特開昭58−23479（ＪＰ，Ａ) 特開昭58−27365（ＪＰ，Ａ) 特開昭63−219152（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）絶縁表面を有する基板上に形成さ
れた少なくとも２つの半導体島領域をリンを含む絶縁層
で被覆する工程と、（ｂ）前記半導体島領域上の前記絶縁膜上に、配線層に
より電気的に接続された少なくとも２つのゲイト電極部
を形成する工程と、（ｃ）前記配線層に通電することにより前記ゲイト電極
の表面を陽極酸化する工程と、（ｄ）前記工程（ｃ）の後に、少なくとも１つの前記ゲ
イト電極を前記配線層から電気的に分離する工程と、（ｅ）前記工程（ｄ）の後に、前記配線層に通電するこ
とにより前記配線層に接続されている前記ゲイト電極の
表面を陽極酸化する工程と、を有することを特徴とする半導体装置の作製方法。
【請求項２】（ａ）絶縁表面を有する基板上に形成さ
れた半導体島領域をリンを含む絶縁層で被覆する工程
と、（ｂ）前記半導体島領域上の前記絶縁膜上に配線層を介
して電源に接続されたゲイト電極部を形成する工程と、（ｃ）前記配線層に前記電源より通電することにより前
記ゲイト電極部の表面を陽極酸化する工程と、（ｄ）前記ゲイト電極部を前記配線層から電気的に分離
する工程とを有することを特徴とする半導体装置の作製
方法。
【請求項３】絶縁表面を有する基板上に複数の電界効
果トランジスタを含む半導体装置を作製する方法におい
て、（ａ）前記絶縁表面を有する基板上に形成された複数の
半導体島領域をリンを含む絶縁層で被覆する工程と、（ｂ）前記複数の半導体島領域上の前記絶縁膜上にゲイ
ト電極を形成する工程と、（ｃ）前記ゲイト電極の表面を陽極酸化する第１陽極酸
化工程と、（ｄ）前記第１陽極酸化工程を経た前記ゲイト電極のう
ちから少なくとも１つの前記ゲイト電極についてその表
面をさらに陽極酸化する第２陽極酸化工程とを有し、前記第２陽極酸化工程を経た電界効果トランジスタの陽
極酸化膜は前記第１陽極酸化工程のみを経た電界効果ト
ランジスタの陽極酸化膜よりも厚いことを特徴とする半
導体装置の作製方法。
【請求項４】絶縁表面を有する基板上に複数の電界効
果トランジスタを含む半導体装置を作製する方法におい
て、（ａ）前記絶縁表面を有する基板上に形成された複数の
半導体島領域をリンを含む絶縁層で被覆する工程と、（ｂ）前記複数の半導体島領域上の前記絶縁膜上にゲイ
ト電極を形成する工程と、（ｃ）前記ゲイト電極の表面を陽極酸化する第１陽極酸
化工程と、（ｄ）前記第１陽極酸化工程を経た前記ゲイト電極のう
ちから少なくとも１つの前記ゲイト電極についてその表
面をさらに陽極酸化する第２陽極酸化工程とを有し、前記第２陽極酸化工程を経た電界効果トランジスタのオ
フ電流は前記第１陽極酸化工程を経た電界効果トランジ
スタのオフ電流よりも小さいことを特徴とする半導体装
置の作製方法。
【請求項５】絶縁基板上に少なくとも半導体層、絶縁
膜層および導体層を積層してなる絶縁ゲイト型半導体装
置において、（ａ）前記絶縁膜層はリンを含み、（ｂ）前記導体層は陽極酸化可能な材料で形成され、少
なくともその側面が陽極酸化膜によって被覆されてお
り、（ｃ）チャネル長が前記導体層のチャネル長方向の長さ
よりも長いことを特徴とする半導体装置。
【請求項６】（ａ）絶縁表面を有する基板と、（ｂ）前記絶縁表面上に形成され、ソース領域、ドレイ
ン領域及び前記ソース領域と前記ドレイン領域とに挟ま
れたチャネル領域を含む半導体層と、前記半導体層上に
形成されたリンを含むゲイト絶縁層と、前記ゲイト絶縁
膜を介して前記チャネル領域上に形成されたゲイト電極
と、前記ゲイト電極の表面を被覆する陽極酸化膜とから
なる薄膜トランジスタと、（ｃ）前記薄膜トランジスタを覆うように形成された透
光性有機樹脂膜と、（ｄ）前記透光性有機樹脂膜上に形成された画素電極と
を有し、前記チャネル領域のチャネル長は前記ゲイト電極のチャ
ネル長方向の長さよりも長く、前記チャネル領域にはオ
フセット領域が形成されていることを特徴とする半導体
装置。
【請求項７】（ａ）絶縁表面を有する基板と、（ｂ）前記絶縁表面上に形成され、ソース領域、ドレイ
ン領域及び前記ソース領域と前記ドレイン領域とに挟ま
れたチャネル領域を含む半導体層と、前記半導体層上に
形成されたリンを含むゲイト絶縁膜層と、前記ゲイト絶
縁膜層上に形成されたゲイト電極と、前記ゲイト電極の
表面を被覆する陽極酸化膜とからなる薄膜トランジスタ
と、（ｃ）前記薄膜トランジスタを覆うように形成された第
１の中間絶縁層と、（ｄ）前記第１の中間絶縁層上に形成され前記薄膜トラ
ンジスタの前記ソース領域と前記ドレイン領域のうちの
一方に接続される配線層と、（ｅ）前記配線層を覆うように形成された透光性有機樹
脂からなる第２の中間絶縁層と、（ｆ）前記第２の中間絶縁層上に形成され、前記薄膜ト
ランジスタの前記ソース領域と前記ドレイン領域のうち
の他方に電気的に接続される画素電極とを有し、前記チャネル領域のチャネル長は前記ゲイト電極のチャ
ネル長方向の長さよりも長く、前記チャネル領域にはオ
フセット領域が形成されていることを特徴とする半導体
装置。
【請求項８】（ａ）絶縁表面を有する基板と、（ｂ）絶縁基板上に形成され、一対の不純物領域及び前
記一対の不純物領域に挟まれたチャネル領域を含む半導
体層と、前記半導体層上に形成されたリンを含むゲイト
絶縁膜層と、前記ゲイト絶縁膜層上に形成されたゲイト
電極とを含む薄膜トランジスタと、（ｃ）前記薄膜トランジスタを覆うように形成された透
光性有機樹脂膜と、（ｄ）前記透光性有機樹脂膜上に形成された画素電極と
からなり、前記ゲイト電極の表面を陽極酸化することにより形成さ
れる陽極酸化膜を前記ゲイト電極に設けたことを特徴と
する半導体装置。
【請求項９】（ａ）絶縁表面を有する基板と、（ｂ）前記絶縁表面上に形成され、ソース領域、ドレイ
ン領域及び前記ソース領域と前記ドレイン領域とに挟ま
れたチャネル領域を含む半導体層と、前記半導体層上に
形成されたリンを含むゲイト絶縁層と、前記ゲイト絶縁
層を介して前記チャネル領域上に形成されたゲイト電極
と、前記ゲイト電極の表面を被覆する陽極酸化膜とから
なる薄膜トランジスタと、（ｃ）前記薄膜トランジスタを覆うように形成された透
光性平坦化膜と、（ｄ）前記透光性平坦化膜上に形成された画素電極とを
有し、前記チャネル領域のチャネル長は前記ゲイト電極のチャ
ネル長方向の長さよりも長く、前記チャネル領域にはオ
フセット領域が形成されていることを特徴とする半導体
装置。
【請求項１０】（ａ）絶縁表面を有する基板と、（ｂ）前記絶縁表面上に形成され、ソース領域、ドレイ
ン領域及び前記ソース領域と前記ドレイン領域とに挟ま
れたチャネル領域を含む半導体層と、前記半導体層上に
形成されたリンを含むゲイト絶縁膜層と、前記ゲイト絶
縁膜層上に形成されたゲイト電極と、前記ゲイト電極の
表面を被覆する陽極酸化膜とからなる薄膜トランジスタ
と、（ｃ）前記薄膜トランジスタを覆うように形成された第
１の中間絶縁層と、（ｄ）前記第１の中間絶縁層上に形成され前記薄膜トラ
ンジスタの前記ソース領域と前記ドレイン領域のうちの
一方に接続される配線層と、（ｅ）前記配線層を覆うように形成された透光性平坦化
膜からなる第２の中間絶縁層と、（ｆ）前記第２の中間絶縁層上に形成され、前記薄膜ト
ランジスタの前記ソース領域と前記ドレイン領域のうち
の他方に電気的に接続される画素電極とを有し、前記チャネル領域のチャネル長は前記ゲイト電極のチャ
ネル長方向の長さよりも長く、前記チャネル領域にはオ
フセット領域が形成されていることを特徴とする半導体
装置。
【請求項１１】（ａ）絶縁表面を有する基板と、（ｂ）前記基板上に形成され、一対の不純物領域及び前
記一対の不純物領域に挟まれたチャネル領域を含む半導
体層と、前記半導体層上に形成されたリンを含むゲイト
絶縁膜層と、前記ゲイト絶縁膜層上に形成されたゲイト
電極とを含む薄膜トランジスタと、（ｃ）前記薄膜トランジスタを覆うように形成された透
光性平坦化膜と、（ｄ）前記透光性平坦化膜上に形成された画素電極とか
らなり、前記ゲイト電極の表面を陽極酸化することにより形成さ
れる陽極酸化膜を前記ゲイト電極に設けたことを特徴と
する半導体装置。