JP2540688B2

JP2540688B2 - 半導体装置とその作製方法

Info

Publication number: JP2540688B2
Application number: JP5432292A
Authority: JP
Inventors: 舜平山崎; 晃間瀬; 正明 ▲ひろ▼木; 保彦竹村; 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-08-23
Filing date: 1992-02-05
Publication date: 1996-10-09
Anticipated expiration: 2011-10-09
Also published as: JPH05283694A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
型電気光学装置、特にアクティブマトリクス型液晶電気
光学装置等に利用でき、明解なスイッチング特性を有す
る電界効果型トランジスタの構造およびその作製方法を
示すものである。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶電気
光学装置に用いる薄膜絶縁ゲイト型電界効果トランジス
タは、図２に示すような構造を有している。絶縁基板２
０９上にブロッキング層２０８を有し、ソース２０４、
ドレイン２０５、およびチャネル領域２０３を有する半
導体層上にゲイト絶縁膜２０２とゲイト電極２０１を有
する。その上に層間絶縁膜２１１およびソース電極２０
６、ドレイン電極２０７を有する。

【０００３】この従来の絶縁ゲート型電界効果トランジ
スタの作製手順は、ガラス基板２０９上にブロッキング
層をＳｉＯ₂をターゲットとしてスパッタ法で成膜した
のちに、プラズマＣＶＤ法を用いて半導体層を作製し、
それをパターンニングすることでソース、ドレイン、チ
ャネル領域となる半導体層を形成の後に、スパッタ法を
用いて酸化珪素からなるゲイト絶縁膜２０２を成膜し、
その後減圧ＣＶＤ法を用いてＰ（リン）を高濃度ドープ
したゲイト電極用導電層を成膜の後にパターニングを施
してゲイト電極２０１を作製する。その後、ゲイト電極
をマスクとした不純物イオンの注入を行い、ソース２０
５およびドレイン２０４を作製し、その後熱処理を行っ
て活性化を行う、というものであった。

【０００４】この様に作製した絶縁ゲイト型電界効果ト
ランジスタは、ゲイト電極２０１のチャネル長方向の長
さとチャネル長２１０はほぼ等しい。

【０００５】

【発明が解決しようとする課題】この様な構造を有する
絶縁ゲイト型電界効果トランジスタの電流電圧特性はｎ
チャネルの場合図３に示す様に、逆バイアス領域２５０
において、ソースドレイン間の印加電圧が増加するにつ
れて、リーク電流が増加するという欠点を有していた。

【０００６】この様なリーク電流が増した場合、この素
子をアクティブマトリクス型液晶電気光学装置に用いた
時には、図５（Ａ）に示した様に、書き込み電流３００
を通じて液晶３０２に蓄電された電荷は、非書き込み期
間中に素子のリーク部分を通してリーク電流３０１が放
電されてしまい、良好なコントラストを得ることができ
なかった。

【０００７】そのために、このような場合従来例として
図５（Ｂ）に示した様に、電荷保持のためのコンデンサ
ー３０３を設置することが必要になっていた。しかしな
がら、これらコンデンサーを形成するためには、金属配
線による容量用の電極を必要とするために、開口率を低
下させる要因となっていた。またこれをＩＴＯなどの透
明電極にて形成し開口率を向上させる例も報告されてい
るが、余分なプロセスを必要とするために、歓迎される
ものではなかった。

【０００８】また、このような絶縁ゲイト型電界効果ト
ランジスタのソースあるいはドレインの一方のみをキャ
パシター素子（コンデンサー）に接続して、該トランジ
スタをスイッチング素子として用いる場合、例えば公知
の１トランジスタ／セル型のダイナミック・ランダム・
アクセス・メモリー（ＤＲＡＭ）装置や図５に示すよう
な回路を各画素に有するアクイティブ型液晶表示装置に
おいては、ゲイト電極とドレイン（あるいはソース）と
の寄生容量の存在によって、キャパシター素子の電圧が
変動してしまうことが知られていた。

【０００９】この電圧の変動ΔＶは、ゲイト電圧Ｖ_Gお
よび寄生容量に比例し、キャパシター素子の容量と寄生
容量の和に反比例するため、電圧の変動を抑える為には
一般には、セルフアライン方式によってトランジスタを
作製して、寄生容量を減らすことがなされていた。しか
しながら、デバイスのデザインルールの縮小に伴って、
いかにセルフアライン方式によって作製しても、寄生容
量の比率が無視できないほど大きなものとなるようにな
った。

【００１０】このため、ΔＶを減らす目的で、図５
（Ｂ）に示すように、本来のキャパシター素子以外に、
並列にキャパシターを接続して、見掛け上、キャパシタ
ー素子の容量を大きくすることが提案されているが、Ｄ
ＲＡＭにおいてはキャパシター面積の増大、液晶表示装
置においては上述のとおり開口率の低下等の問題を無視
することが出来ない。本発明は以上の様な問題を解決す
るものである。

【００１１】

【問題を解決するための手段】この問題の一つの解決方
法として、本発明者らは絶縁ゲイト型電界効果トランジ
スタにおいて、チャネル長（ソース領域とドレイン領域
の間の距離）をゲイト電極のチャネル長方向の長さより
も長くすることにより、チャネル領域のうちのソース領
域またはドレイン領域に接する部分にゲイト電極による
電界のかからないまたは非常に弱いオフセット領域を形
成することで、図４に示すような電流電圧特性をとるこ
とを知見した。

【００１２】本発明の基本的な構成を図１に示す。絶縁
基板１０５上にブロッキング層１０４があり、その上に
半導体層としてソース領域１００、ドレイン領域１０
１、およびチャネル領域１０９を設ける。チャネル領域
１０９上にはゲイト絶縁膜１１０とその上に陽極酸化可
能な材料を陽極酸化して絶縁層である酸化物層１１２を
形成したゲイト電極１１１が形成されている。ソース領
域、ドレイン領域にそれぞれ接してソース電極１０２、
ドレイン電極１０３を設ける。図１では、層間絶縁物は
特に設けられていない様子が描かれているが、ゲイト電
極・配線とソース／ドレイン電極・配線との寄生容量が
問題となる場合には、従来どおり層間絶縁物を設けても
よく、その実施例は以下に実施例１〜３で記述される。

【００１３】図１に示す様に、ゲイト電極１１１と酸化
物層１１２となるゲイト電極部に陽極酸化が可能な材料
を選び、その表面部分を陽極酸化して酸化物層１１２を
形成することで、イオン打ち込みの領域であるソース領
域１００とドレイン領域１０１の間の距離すなわちチャ
ネル長１０８は、実質的なゲイト電極１１１のチャネル
長方向の長さよりも酸化物層１１２の厚みの概略２倍程
度長くなる。ゲイト電極部の材料としては、主としてチ
タン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）、クロム（Ｃｒ）、シリコン（Ｓｉ）単体、あるい
はそれらの合金が適している。

【００１４】その結果、ゲイト電極両側面に形成された
る酸化物層１１２にゲイト絶縁膜１１０を介して向かい
合うチャネル領域１０９中の部分１０６および１０７に
は、ゲイト電極による電界が全くかからないあるいはゲ
イト電極の垂直下の部分と比較して非常に弱くなる。こ
のような領域１０６、１０７を以下では、特にチャネル
領域と同じ程度の結晶性、不純物濃度を有している場合
に、オフセット領域という。

【００１５】また、この領域１０６、１０７は不純物の
ドープされた非結晶質状態の材料であってもよい。厳密
に議論すれば、領域１０６、１０７はそれに隣接するソ
ース領域１００やドレイン領域１０１に比べて結晶性が
悪いものであればよい。例えば、領域１００、１０１が
大きな結晶粒の多結晶シリコンでできているのであれ
ば、領域１０６、１０７はアモルファスシリコンやアモ
ルファスシリコンよりも若干結晶性がよい、いわゆるセ
ミアモルファスシリコンであればよい。領域１００、１
０１がセミアモルファスシリコンであれば、領域１０
６、１０７はアモルファスシリコンであればよい。もち
ろん、このような非結晶状態の材料には、半導体電気特
性を示すに十分な措置を施す必要が有り、例えばダング
リングボンドができるだけ少なくなるように、これらの
ダングリングボンドを水素やハロゲンで十分にターミネ
イトする必要がある。

【００１６】このような非結晶領域を設けることによっ
て図９（ａ）に示すように、良好なＴＦＴ特性を示すこ
とができた。図９（ｂ）は、従来の絶縁ゲイト型トラン
ジスタ構造を有する薄膜トランジスタ（ＴＦＴ）であ
り、図から明らかなように、従来の方法であれば著しい
逆方向のリーク電流が観測されたが、本発明のように、
実質的に非結晶状態である領域を設けることによって、
特性は改善された。すなわち、非結晶状態の不純物領域
を設けることは、先に述べたオフセット領域を設けるこ
とと同じ効果をもたらした。

【００１７】このように非結晶領域を設けることによっ
て特性が向上する原因についてはまだ良く判っていな
い。１つには、非結晶領域では、結晶領域に比べて、添
加された不純物元素のイオン化率が低く、そのため同じ
だけの不純物が添加された場合であっても、より低い不
純物濃度を有しているかのように振る舞うため、いわゆ
る低濃度ドレイン（Lightly-Doped-Drain:ＬＤＤ）と実
質的に同じ領域が形成された為と考えられる。例えば、
シリコンでは、アモルファス状態では、イオン化率は室
温で０．１〜１０％というように、単結晶あるいは多結
晶半導体の場合（ほぼ１００％）に比べて著しく小さ
い。

【００１８】あるいは、非結晶状態ではバンドギャップ
が結晶状態に比して大きいので、それが原因とも考えら
れる。例えば図９（ｅ）、（ｆ）のようなエネルギーバ
ンド図から説明が可能である。通常のＬＤＤ構造のトラ
ンジスタでは、ソース／チャネル／ドレインのエネルギ
ーバンド図は、図９（ｃ）、（ｄ）のようになってい
る。中央の盛り上がったところが、チャネル領域であ
る。また、階段状の部分はＬＤＤ領域である。ゲイト電
極に電圧が印加されていない場合には図９（ｃ）で示さ
れるが、ゲイト電極に負の大きな電圧が印加されると、
図９（ｄ）で示されるようになる。このとき、ソースと
チャネル領域、およびチャネル領域とドレインの間には
禁制帯があって、電子やホール等のキャリヤは移動でき
ないのであるが、トンネル効果やバンドギャップ中のト
ラップ準位をホッピングしてキャリヤがギャップを飛び
越える。ＬＤＤ構造でない通常のＴＦＴであれば、ギャ
ップの幅はより小さいため、より電流は流れやすい。こ
れが逆方向リークであると考えられている。この減少は
ＴＦＴでは特に顕著である。それは、ＴＦＴが多結晶等
の不均質な材料であるため、粒界等に起因するトラップ
準位が多いためと推定される。

【００１９】一方、ＬＤＤ領域のバンドギャップを大き
くするとこのような逆方向リークは低減する。ＬＤＤの
バンドギャップが大きい例は図９の（ｅ）および（ｆ）
に示される。図９（ｅ）はゲイトに電圧の印加されてい
ない状態、（ｆ）はゲイトに負の大きな電圧の印加され
た状態を示す。（ｆ）から明らかなように（ｄ）と比べ
て負の電圧が印加されたときのソースとチャネル領域、
あるいはチャネル領域とドレイン間のギャップの幅が大
きい。トンネル効果はトンネル障壁の幅（この場合はギ
ャップの幅）によって著しく影響を受け、ギャップの幅
の僅かの増加で著しくその確率は低下する。また、局在
準位を経由したホッピングも複合的なトンネル効果であ
るのでギャップの幅が大きくなると飛躍的にその確率は
小さくなる。以上のような理由で、バンドギャップの大
きなＬＤＤ領域を形成することは意味のあることである
と考えられる。そして、多結晶シリコンのバンドギャッ
プが１．１ｅＶであるのに対し、アモルファスシリコン
のバンドギャップは１．５〜１．８ｅＶであり、このよ
うな広いバンドギャップを有する材料をＬＤＤに用いる
ことは極めて理想的である。

【００２０】本発明によって、特に上述のオフセット領
域を有する半導体装置を作製するには、ソース、ドレイ
ン、チャネル領域となる半導体層およびゲイト絶縁膜層
１１０を形成後に陽極酸化可能な材料によってゲイト電
極部を形成した後に、前記半導体層にｐ型化またはｎ型
化せしめる不純物イオンを注入してソース領域１００お
よびドレイン領域１０１を形成し、その後ゲイト電極部
表面部分を陽極酸化してゲイト電極１１１と酸化物層１
１２を形成し、熱処理工程等を施せばよい。

【００２１】または、前記半導体層およびゲイト絶縁膜
層１１０を形成後に陽極酸化可能な材料によってゲイト
電極部を形成した後に、ゲイト電極部表面部分を陽極酸
化してゲイト電極１１１と酸化物層１１２を形成して、
その後前記半導体層にｐ型化またはｎ型化せしめる不純
物イオンを注入してソース領域１００およびドレイン領
域１０１を形成してから熱処理工程を施す工程でも良
い。

【００２２】以上のような工程をとることで、チャネル
長がゲイト電極のチャネル長方向の長さより長い絶縁ゲ
イト型電界効果トランジスタを、マスクずれ等による性
能のばらつきなどを発生することなく容易かつ確実に作
製することが可能となる。

【００２３】あるいは、非結晶状態の領域を有する本発
明の半導体装置を作製するには、ソース、ドレイン、チ
ャネル領域となる半導体層およびゲイト絶縁膜層１１０
を形成後に陽極酸化可能な材料によってゲイト電極部を
形成した後に、前記半導体層にｐ型化またはｎ型化せし
める不純物イオンを注入して、該半導体層を非結晶化せ
しめ、ソース領域１００およびドレイン領域１０１、そ
して、それに隣接する非結晶領域１０６、１０７を形成
し、その後ゲイト電極部表面部分を陽極酸化してゲイト
電極１１１と酸化物層１１２を形成する。このとき、ゲ
イト電極の表面は酸化によって後退する。その後、例え
ばレーザーアニール法やフラッシュランプアニール法に
よって、ゲイト電極部をマスクとしてセルフアライン的
にソース領域１００とドレイン領域１０１のみを再結晶
化させてもよい。ここで、セルフアライン的にというの
は、ゲイト電極部が影となる為、その下に存在する不純
物領域が再結晶化できないからである。

【００２４】例えば、イオン打ち込み法を使用する場合
には、イオンの２次散乱による不純物領域の広がりは、
イオンの加速エネルギー等によって計算でき、さらに、
ゲイト電極の後退は、酸化物層の厚さによって決定され
るので、これも設計事項として盛り込まれる。したがっ
て、本発明では、精密な設計によって、ゲイト電極と不
純物領域の位置関係を最適な状態にすることができる。
すなわち、酸化物層の厚さは１０ｎｍ以下の精度で制御
でき、さらに、イオン打ち込みの際の２次散乱について
も同程度で制御できるため、この位置関係は１０ｎｍ以
下の精度で作製することができる。

【００２５】以上のように、本発明では精密なマスク合
わせが、新たに要求されるということはなく、本発明に
よって歩留りが低下することは少ない。それにもまし
て、本発明によって得られるトランジスタの特性の向上
は大きなものである。以下に実施例を示す。

【実施例】

【００２６】〔実施例１〕本実施例では、対角１インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。

【００２７】本実施例では画素数が３８７×１２８の構
成にして、本発明の構成を有した低温プロセスによる高
移動度ＴＦＴ（薄膜トランジスタ）を用いた素子を形成
し、ビューファインダーを構成した。本実施例で使用す
る液晶表示装置の基板上のアクティブ素子の配置の様子
を図７に示し、図６に本実施例の回路図を示す。図７の
Ａ−Ａ’断面およびＢ−Ｂ’断面を示す作製プロセスを
図８に描く。Ａ−Ａ’断面はＮＴＦＴを示し、Ｂ−Ｂ’
断面はＰＴＦＴを示す。

【００２８】図８（Ａ）において、安価な、７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス基板４
００上にマグネトロンＲＦ（高周波) スパッタ法を用い
てブロッキング層４０１としての酸化珪素膜を１０００
〜３０００Åの厚さに作製する。プロセス条件は酸素１
００％雰囲気、成膜温度１５０℃、出力４００〜８００
Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単
結晶シリコンを用いた成膜速度は３０〜１００Å／分で
あった。

【００２９】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å/ 分であった。
ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖt
h）に概略同一に制御するため、ホウ素をジボランを用
いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加
してもよい。

【００３０】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。

【００３１】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH₄)ま
たはジシラン(Si₂H₆) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。

【００３２】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×10¹⁹〜４×10²¹
cm^-3の範囲とした。水素は４×10²⁰cm^-3であり、珪素４
×10²²cm^-3として比較すると１原子％であった。

【００３３】上記方法によって、アモルファス状態の珪
素膜を５００〜５０００Å、例えば１５００Åの厚さに
作製の後、４５０〜７００℃の温度にて１２〜７０時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて６００℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。

【００３４】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm^-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。

【００３５】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度（μｈ）＝１０〜２００cm²／
ＶＳｅｃ、電子移動度（μe ）＝１５〜３００cm²／Ｖ
Ｓｅｃが得られる。

【００３６】他方、上記の如き中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化してもよい、しかしその場合は核からの固相成長
により被膜中の不純物の偏析がおきて、ＧＢには酸素、
炭素、窒素等の不純物が多くなり、結晶中の移動度は大
きいが、ＧＢでのバリア（障壁）を作ってそこでのキャ
リアの移動を阻害してしまう。結果として１０cm²/Vsec
以上の移動度がなかなか得られないのが実情である。そ
のために酸素、炭素、窒素等の不純物濃度をセミアモル
ファスのものよりも数分の１から数十分の１にする必要
がある。その様にした場合、５０〜１００cm²／Ｖｓｅ
ｃが得られた。

【００３７】このようにして形成した珪素膜にフォトエ
ッチングを施し、ＮＴＦＴ用の半導体層４０２（チャネ
ル巾２０μm)、ＰＴＦＴ用の半導体層４０４を作製し
た。

【００３８】この上にゲイト絶縁膜となる酸化珪素膜４
０３を５００〜２０００Å例えば１０００Åの厚さに形
成した。これはブロッキング層としての酸化珪素膜の作
製と同一条件とした。これを成膜中に弗素を少量添加
し、ナトリウムイオンの固定化をさせてもよい。

【００３９】この後、この上側にアルミニウム膜を形成
した。これをフォトマスクにてパタ−ニングして図８
（Ｂ）を得た。ＮＴＦＴ用のゲイト絶縁膜４０５、ゲイ
ト電極部４０６を形成し、両者のチャネル長方向の長さ
は１０μｍすなわちチャネル長を１０μｍとした。同様
に、ＰＴＦＴ用のゲイト絶縁膜４０７、ゲイト電極部４
０８を形成し、両者のチャネル長方向の長さは７μｍす
なわちチャネル長を７μｍとした。また双方のゲイト電
極部４０６、４０８の厚さは共に０．８μｍとした。図
８（Ｃ）において、ＰＴＦＴ用のソ−ス４０９、ドレイ
ン４１０に対し、ホウ素（Ｂ）を１〜５×１０¹⁵cm^-2の
ド−ズ量でイオン注入法により添加した。次に図８
（Ｄ）の如く、フォトレジスト４１１をフォトマスクを
用いて形成した。ＮＴＦＴ用のソ−ス４１２、ドレイン
４１３としてリン（Ｐ）を１〜５×１０¹⁵cm^-2のドーズ
量でイオン注入法により添加した。

【００４０】その後、ゲイト電極部に陽極酸化を施し
た。Ｌ−酒石酸をエチレングリコールに５％の濃度で希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
した。その溶液中に基板を浸し、定電流源の＋側を接続
し、−側には白金の電極を接続して２０ｍＡの定電流状
態で電圧を印加し、１５０Ｖに到達するまで酸化を継続
した。さらに、１５０Ｖで定電圧状態で加え０．１ｍＡ
以下になるまで酸化を継続した。このようにして、ゲイ
ト電極部４０６、４０８の表面に酸化アルミニウム層４
１４を形成し、ＮＴＦＴ用のゲイト電極４１５、ＰＴＦ
Ｔ用のゲイト電極４１６を得た。酸化アルミニウム層４
１４は０．３μｍの厚さに形成した。

【００４１】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行った。ＮＴＦＴのソ−ス４１２、ドレイ
ン４１３、ＰＴＦＴのソ−ス４０９、ドレイン４１０を
不純物を活性化してＮ⁺、Ｐ⁺として作製した。またゲ
イト絶縁膜４０５、４０７下にはチャネル形成領域４１
７、４１８がセミアモルファス半導体として形成されて
いる。

【００４２】本作製方法においては、不純物のイオン注
入とゲイト電極周囲の陽極酸化の順序を入れ換えても良
い。この様に、ゲイト電極の周囲に酸化金属からなる絶
縁層を形成したことで、ゲイト電極の実質長さは、チャ
ネル長さよりも絶縁膜の厚さの２倍分、この場合は０．
６μｍだけ短くなることになり、電界のかからないオフ
セット領域を設けることで、逆バイアス時のリーク電流
を減少させることが出来た。

【００４３】本実施例では熱アニ−ルは図８（Ａ）、
（Ｅ）で２回行った。しかし図８（Ａ）のアニ−ルは求
める特性により省略し、双方を図８（Ｅ）のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図８（Ｅ）に
おいて、層間絶縁物４１９を前記したスパッタ法により
酸化珪素膜の形成として行った。この酸化珪素膜の形成
はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いても
よい。層間絶縁物は０．２〜０．６μｍたとえば０．３
μｍの厚さに形成し、その後、フォトマスクを用いて電
極用の窓４２０を形成した。さらに、図８（Ｆ）に示す
如くこれら全体にアルミニウムをスパッタ法により形成
し、リード４２１、４２３、およびコンタクト４２２を
フォトマスクを用いて作製した後、表面を平坦化用有機
樹脂４２４例えば透光性ポリイミド樹脂を塗布形成し、
再度の電極穴あけをフォトマスクにて行った。

【００４４】２つのＴＦＴを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりＩＴＯ（インジ
ュ−ムスズ酸化膜）を形成した。それをフォトマスクに
よりエッチングし、電極４２５を構成させた。このＩＴ
Ｏは室温〜１５０℃で成膜し、２００〜４００℃の酸素
または大気中のアニ−ルにより成就した。かくの如くに
してＮＴＦＴ４２６とＰＴＦＴ４２７と透明導電膜の電
極４２５とを同一ガラス基板４０１上に作製した。得ら
れたＴＦＴの電気的な特性はＰＴＦＴで移動度は２０
（cm²/Vs）、Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動
度は４０（cm²/Vs）、Ｖthは５．０（Ｖ）であった。

【００４５】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置は
図７に示している。ＮＴＦＴ４２６およびＰＴＦＴ４２
７を第１の信号線４２８と第２の信号線４２９との交差
部に設けた。このようなＣ／ＴＦＴを用いたマトリクス
構成を有せしめた。ＮＴＦＴ４２６は、ドレイン４１３
の入力端のリード４２１を介し第２の信号線４２９に連
結され、ゲート４０６は多層配線形成がなされた信号線
４２８に連結されている。ソ−ス４１２の出力端はコン
タクト４２２を介して画素の電極４２５に連結してい
る。

【００４６】他方、ＰＴＦＴ４２７はドレイン４１０の
入力端がリード４２３を介して第２の信号線４２９に連
結され、ゲート４０８は信号線４２８に、ソ−ス４０９
の出力端はコンタクト４２２を介してＮＴＦＴと同様に
画素電極４２５に連結している。かかる構造を左右、上
下に繰り返すことにより、本実施例は構成されている。

【００４７】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を２０００Å積層した基
板上に、やはりスパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。このＩＴＯは室温〜１５
０℃で成膜し、２００〜４００℃の酸素または大気中の
アニ−ルにより成就した。また、この基板上にカラーフ
ィルターを形成して、第二の基板とした。

【００４８】その後、前記第一の基板と第二の基板によ
って、紫外線硬化型アクリル樹脂とネマチック液晶組成
物の６対４の混合物を挟持し、周囲をエポキシ性接着剤
にて固定した。基板上のリードはそのピッチが４６μｍ
と微細なため、ＣＯＧ法を用いて接続をおこなった。本
実施例ではＩＣチップ上に設けた金バンプをエポキシ系
の銀パラジウム樹脂で接続し、ＩＣチップと基板間を固
着と封止を目的としたエポキシ変成アクリル樹脂にて埋
めて固定する方法を用いた。その後、外側に偏光板を貼
り、透過型の液晶表示装置を得た。

【００４９】〔実施例２〕図１０には本実施例の断面図
を示す。まず、基板５０１としてコーニング７０５９ガ
ラスを使用した。そして、下地の酸化珪素皮膜５０２を
厚さ１００ｎｍだけ、スパッタ法によって形成した。さ
らに、アモルファスシリコン被膜５０３をプラズマＣＶ
Ｄ法によって５０ｎｍだけ形成した。その上にアモルフ
ァスシリコン膜の保護の目的で酸化珪素膜５０４をやは
りスパッタ法によって、２０ｎｍだけ形成した。これを
６００℃で７２時間、窒素雰囲気中でアニールし、再結
晶化させた。さらに、これをフォトリソグラフィー法と
反応性イオンエッチング（ＲＩＥ）法によってパターニ
ングして、図１０（Ａ）に示すように島状の半導体領域
を形成した。島状半導体領域形成後、保護用酸化珪素膜
５０４を除去した。その除去には、バッファー弗酸（弗
化水素と弗化アンモニウムが混合された溶液）を使用し
て、ウェットエッチングをおこなった。バッファー弗酸
としては、例えば半導体製造用高純度弗化水素酸（５０
ｗｔ％）と同弗化アンモニウム溶液（４０ｗｔ％）とを
１：１０の比率で混合した溶液とした。なお、このバッ
ファー弗酸の酸化珪素に対するエッチングレイトは、７
０ｎｍ／分、同じく酸化アルミニウムでは６０ｎｍ／
分、アルミニウムでは１５ｎｍ／分であった。

【００５０】さらに、酸化珪素をターゲットとする酸素
雰囲気中でのスパッタ法によって、ゲイト酸化膜５０５
を厚さ１１５ｎｍだけ堆積した。この状態でプラズマド
ープ法によってゲイト酸化膜５０５中にリンイオンをド
ープした。これは、ゲイト酸化膜中に存在するナトリウ
ム等の可動イオンをゲッタリングするためで、ナトリウ
ムの濃度が素子の動作に障害とならない程度に低い場合
にはおこなわなくてもよい。本実施例では、プラズマ加
速電圧は１０ｋｅＶで、ドーズ量は２×１０¹⁴ｃｍ^-2で
あった。ついで、６００℃で２４時間アニールをおこな
って、プラズマドープの衝撃によって生じた、酸化膜、
シリコン膜のダメージを回復させた。

【００５１】次に、スパッタリング法によってアルミニ
ウム被膜を形成して、これを混酸（５％の硝酸を添加し
た燐酸溶液）によってパターニングし、ゲイト電極・配
線５０６を形成した。エッチングレートは、エッチング
の温度を４０℃としてときは２２５ｎｍ／分であった。
このようにして、ＴＦＴの外形を整えた。このときのチ
ャネルの大きさは、長さを８μｍ、幅を２０μｍとし
た。

【００５２】次に、イオン注入法によって、半導体領域
にＮ型の不純物領域（ソース、ドレイン）５０７を形成
した。ドーパントとしてはリンイオンを使用し、イオン
エネルギーは８０ｋｅＶ、ドーズ量は５×１０¹⁵ｃｍ^-2
とした。ドーピングは図に示すように、酸化膜を透過し
て不純物を打ち込むスルーインプラによっておこなっ
た。このようなスルーインプラを使用するメリットは、
後のレーザーアニールによる再結晶化の過程で、不純物
領域の表面の滑らかさが保たれるということである。ス
ルーインプラでない場合には、再結晶の際に、不純物領
域の表面に多数の結晶核が生じ、表面に凹凸が生じる。
このようにして、図１０（Ｂ）に示されるような構造が
得られた。なお、当然のことながら、このようなイオン
注入によって不純物の注入された部分の結晶性は著しく
劣化し、実質的に非結晶状態（アモルファス状態、ある
いはそれに近い多結晶状態）になっている。

【００５３】さらに、配線５０６に電気を通じ、陽極酸
化法によって、ゲイト電極・配線の周囲（上面および側
面）に酸化アルミニウムの被膜５０８を形成した。陽極
酸化は、３％の酒石酸のエチレングリコール溶液を５％
アンモニアで中和して、ｐＨを７．０±０．２とした溶
液を使用しておこなった。まず、溶液中に陰極として白
金を浸し、さらにＴＦＴを基板ごと浸して、配線５０６
を電源の陽極に接続した。温度は２５±２℃に保った。

【００５４】この状態で、最初、０．５ｍＡ／ｃｍ²の
電流を流し、電圧が２００Ｖに達したら、電圧を一定に
保ったまま通電し、電流が０．００５ｍＡ／ｃｍ²にな
ったところで電流を止め、陽極酸化を終了させた。この
ようにして得られた陽極酸化膜の厚さは約２５０ｎｍで
あった。その様子を図１０（Ｃ）に示す。

【００５５】その後、レーザーアニールをおこなった。
レーザーはＫｒＦエキシマーレーザーを用い、例えば３
５０ｍＪ／ｃｍ²のパワー密度のレーザーパルスを１０
ショット照射した。少なくとも１回のレーザー照射によ
って、非結晶状態のシリコンの結晶性をＴＦＴの動作に
耐えられるまで回復させることができることは確かめら
れているが、レーザーのパワーのふらつきによる不良の
発生確率を十分に低下させるためには、十分な回数のレ
ーザー照射が望ましい。しかしながら、あまりにも多数
のレーザー照射は生産性を低下させることとなるので、
本実施例で用いた１０回程度が最も望ましいことが明ら
かになった。

【００５６】レーザーアニールは、量産性を高めるため
に大気圧下でおこなった。すでに、不純物領域の上には
酸化珪素膜が形成されているので、特に問題となること
はなかった。もし、不純物領域が露出された状態でレー
ザーアニールをおこなっても、結晶化と同時に、大気か
ら不純物領域内に酸素が侵入し、結晶性が良くないた
め、十分な特性を有するＴＦＴが得られなかった。その
ため、不純物領域が露出したものは、真空中でレーザー
アニールをおこなう必要があった。

【００５７】また、本実施例では、図１０（Ｄ）に示さ
れるように、レーザー光を斜めから入射させた。例え
ば、本実施例では、基板の垂線に対して１０°の角度で
レーザー光を照射した。角度は作製する素子の設計仕様
に合わせて決定される。このようにすることによって、
レーザーによって、不純物領域のうち結晶化される領域
を非対称とすることができる。すなわち、図中の領域５
０９、５１０は十分に結晶化された不純物領域である。
領域５１１は不純物領域ではないが、レーザー光によっ
て結晶化された領域である。領域５１２は不純物領域で
あるが結晶化がなされていない領域である。例えば、ホ
ットエレクトロンの発生しやすいドレイン側には、図１
０（Ｄ）の右側の不純物領域を使用すればよい。

【００５８】このようにして、素子の形状を整えた。そ
の後は、通常のように、酸化珪素のスパッタ成膜によっ
て層間絶縁物を形成し、公知のフォトリソグラフィー技
術によって電極用孔を形成して、半導体領域あるいはゲ
イト電極・配線の表面を露出させ、最後に、金属被膜を
選択的に形成して、素子を完成させた。

【００５９】〔実施例３〕本発明によって得られるＴＦ
Ｔにおいては、非結晶半導体領域やオフセット領域の幅
によって、オフ電流だけでなく、ソース／ドレイン間の
耐圧や動作速度が変化する。したがって、例えば、陽極
酸化膜の厚さやイオン注入エネルギー等のパラメータを
最適化することによって、目的に応じたＴＦＴを作製す
ることが出来る。しかしながら、これらのパラメータは
一般に１枚の基板上に形成された個々のＴＦＴに対し
て、調節できるものではない。例えば、実際の回路にお
いては１枚の基板上に、低速動作でもよいが高耐圧のＴ
ＦＴと、低耐圧でもよいが高速動作が要求されるＴＦＴ
とが、同時に形成されることが望まれる場合がある。一
般に、本発明においては、オフセット領域の幅あるいは
非結晶不純物半導体領域の幅が大きいほど、オフ電流が
小さく、耐圧性も向上するが、動作速度が低下するとい
う欠点もあった。

【００６０】本実施例はこのような問題を解決する１例
を示す。図１１（上面図）および図１２（断面図）には
本実施例を示す。本実施例では、特願平３−２９６３３
１に記述されるような、ＰチャネルＴＦＴとＮチャネル
ＴＦＴを１つの画素（液晶画素等）を駆動するために使
用する画像表示方法において使用される回路の作製に関
するものである。ここで、ＮチャネルＴＦＴは高速性が
要求され、耐圧はさほど問題とされない。一方、Ｐチャ
ネルＴＦＴは、動作速度はさほど問題とされないが、オ
フ電流が低いことが必要とされ、場合によっては耐圧性
がよいことも必要とされる。したがって、ＮチャネルＴ
ＦＴは陽極酸化膜が薄く（２０〜１００ｎｍ）、Ｐチャ
ネルＴＦＴは陽極酸化膜が厚い（２５０〜４００ｎｍ）
ことが望まれる。以下にその作製工程について説明す
る。

【００６１】実施例２の場合と同様にコーニング７０５
９を基板６０１として、Ｎ型不純物領域６０２、Ｐ型不
純物領域６０３、ゲイト絶縁膜６０４ゲイト電極・配線
６０６と６０７を形成した。ゲイト電極・配線はいずれ
も配線６５０に接続されている。（図１１（Ａ）、図１
２（Ａ））

【００６２】さらに、ゲイト電極・配線６０６、６０７
に電気を通じ、陽極酸化法によって、ゲイト電極・配線
６０６、６０７の周囲（上面および側面）に酸化アルミ
ニウムの被膜６１３、６１４を形成した。陽極酸化は実
施例２と同じ条件でおこなった。ただし、最大電圧は５
０Ｖととした。したがって、この工程で作製された陽極
酸化膜の厚さは約６０ｎｍである。（図１２（Ｂ））

【００６３】次に図１１（Ｂ）において、６５１で示さ
れるように、ゲイト電極・配線６０６をレーザーエッチ
ングによって配線６５０から切り離した。そして、この
状態で再び、陽極酸化を始めた。条件は先と同じである
が、このときには最大電圧は２５０Ｖまで上げた。その
結果、配線６０６には電流が流れないので、何の変化も
生じなかったが、配線６０７には電流が流れるため、ゲ
イト配線６０７の周囲に厚さ約３００ｎｍの酸化アルミ
ニウム皮膜が形成された。（図１２（ｃ））

【００６４】その後、レーザーアニールをおこなった。
その条件は実施例２と同じとした。この場合には、Ｎチ
ャネルＴＦＴ（図１２左側）は、非結晶領域およびオフ
セット領域の幅ａ₁は無視できるほど狭いのであるが、
陽極酸化膜によってアルミニウムの配線の表面を覆って
おかなければ、レーザー光の照射によって著しいダメー
ジがあったので、例え、薄くとも陽極酸化膜を形成する
必要があった。一方、ＰチャネルＴＦＴ（図１２右側）
は陽極酸化膜の厚さが３００ｎｍであり、非結晶領域も
１５０〜２００ｎｍ存在した。また、オフセット領域の
幅ａ₂も１００〜１５０ｎｍであったと推定される。
（図１２（Ｄ））

【００６５】実施例２の場合と同様に、大気中でのレー
ザー照射によって、アルミニウム配線の必要な箇所をエ
ッチングし、ＰチャネルＴＦＴのゲイト電極を配線６０
７から分離し、また、配線６５０を切断した。さらに、
層間絶縁膜を形成し、コンタクトホールを形成し、配線
６２４や６１１を形成した。このようにして、回路が形
成された。

【００６６】このようにして作製された回路において
は、ＮチャネルＴＦＴは、オフセット領域や非結晶領域
の幅が小さく、オフ電流は若干多いが、高速性に優れて
いた。一方、ＰチャネルＴＦＴは、高速動作は困難であ
ったが、オフ電流が少なく、画素キャパシターに蓄積さ
れた電荷を保持する能力に優れていた。

【００６７】このように１枚の基板上に機能が異なるＴ
ＦＴを集積しなければならない場合は他にもある。例え
ば、液晶表示ドライバーにおいては、シフトレジスター
等の論理回路には高速ＴＦＴが、出力回路には高耐圧Ｔ
ＦＴが要求される。このような相反する目的に応じたＴ
ＦＴを作製する場合には本実施例で示した方法は有効で
ある。

【００６８】〔実施例４〕本発明中の実施例１で使用し
た作製方法を用いて、図１３に示されるようなＮチャネ
ルＴＦＴからなるアクティブマトリクス回路を作製し
た。すなわち、このアクティブマトリクスはゲイト線７
０１とデータ線７０２のマトリクスであり、これらはい
ずれも低抵抗なアルミニウムからなるが、本発明におけ
る陽極酸化工程を経ているので、厚さ２００〜４００ｎ
ｍの酸化アルミニウムによって被覆されている。これら
の線幅は２μｍとした。また、その厚さは０．５μｍと
した。また、ゲイト線には各画素のＴＦＴのゲイト電極
７０３が設けられている。これも同様に酸化アルミニウ
ムによって被覆されている。ゲイト電極の下には半導体
層７０４が形成されており、実施例１のＮチャネルＴＦ
Ｔと同様に、リンのドープされたＮ型多結晶不純物領域
があり、また、本発明の特徴であるオフセット領域に関
しては、その幅は２００〜４００ｎｍ程度となるように
設計されている。この半導体層のソースはデータ線７０
２にコンタクトし、一方、ドレインはアルミニウム電極
７０５を介して、表示画素電極（ＩＴＯからなる）７０
６に接続されている。

【００６９】図１４は本実施例で作製したアクティブマ
トリクス素子の回路図と、本実施例の素子の動作、およ
び比較のために従来の方法で作製されたＴＦＴを用いた
素子の動作を示したものである。先にも述べたように、
このような構造のマトリクスにおいては、キャパシター
Ｃ_LCの充電が終了して、ゲイト電圧がＯＦＦ状態となっ
たときに、キャパシターＣ_LCはゲイトとドレインの寄生
容量Ｃ_GDを介して、ゲイト線と容量結合し、その充電電
圧からΔＶだけ電圧が降下することが知られている。こ
の現象は、実施例１のように、ＮチャネルＴＦＴとＰチ
ャネルＴＦＴとが並列に接続された回路であっても同様
である。その詳細は、本発明人等の出願である特願平３
−２０８６４８に記述されている。

【００７０】図１４に示されるようにＮチャネルあるい
はＰチャネルどちらか一方のＴＦＴだけからなる回路で
は、その電圧降下ΔＶは、 ΔＶ＝Ｃ_GD・Ｖ_G／（Ｃ_LC＋Ｃ_GD）であらわされる。ここで、Ｖ_Gとは、ゲイト電圧のＯＮ
電圧からＯＦＦ電圧への変動幅である。例えば、セルフ
アラインを使用しないで作製したＴＦＴでは、寄生容量
Ｃ_GDが著しく大きいので、ΔＶも大きくなり、これを克
服する為に図１４に示すように画素キャパシターに並列
に蓄積容量Ｃ_ADを形成し、見掛け上、画素キャパシター
の容量を大きくしていた。しかしながら、このような措
置は問題を本質的に解決することとは成らず、開口率の
低下等の問題を新たに引き起こしたことは先に述べた通
りである。

【００７１】セルフアライン方式で作製した素子でも、
画素のサイズが小さくなり、画素キャパシターに比して
ＴＦＴの寄生容量が無視できなくなった場合には、この
電圧降下は重大な問題となる。例えば、対角３インチの
ハイビジョン対応パネル（プロジェクション用）におい
ては、画素容量は１３ｆＦという微小なものである。一
方、プロセスに２μｍルールを採用してＴＦＴを作製し
た場合には、配線のアスペクト比が大きく、もはや平面
的な重なりはなくとも立体幾何学的に寄生容量が生じて
しまい、その大きさは数ｆＦにもなる。すなわち、画素
キャパシターの容量の１０％以上にも達する。

【００７２】図１４（Ａ）には従来のＴＦＴを用いたア
クティブマトリクスの例を示したが、明らかに、ΔＶに
よって、本来あるべき表示が不可能となる。すなわち、
ＴＦＴを高速で動作させる為には、ゲイト電圧はドレイ
ン電圧よりも高いことが要求される。通常、ドレイン電
圧の２倍程度の電圧がゲイト電圧として採用される。し
たがって、ドレイン電圧が５Ｖであれば、ゲイト電圧は
１０Ｖもしくはそれ以上である。さらに、ＴＦＴの動作
を完璧にする目的で、ＯＦＦ状態ではゲイト電圧を負と
するときには、ゲイト電圧の変化はより大きくなる。例
えば、図１４の場合には、ドレイン電圧は±６Ｖの交流
であるが、ゲイト電圧はＯＮ状態で＋１２Ｖ、ＯＦＦ状
態で−４Ｖであるので、上記の式においては、Ｖ_G＝１
６Ｖとなる。寄生容量が２ｆＦであれば、図１４（Ａ）
に示すようにΔＶは２Ｖであり、ドレイン充電電圧の実
に１／３である。もちろん、自然放電によって画素に蓄
えられた電荷は放電するので、実際にはより一層、表示
を理想的に行うことは困難である。そして、このような
問題を避ける為には、開口率を犠牲にして蓄積容量を設
けなければならなかった。

【００７３】一方、本発明を適用した場合には、寄生容
量は著しく削減できる。具体的には０．１ｆＦ以下とす
ることが出来る。したがって、ΔＶは、図１４（Ｂ）に
示すようにほとんど無視できる。さらに、本発明ではＯ
ＦＦ電流が従来の方法で作製されるＴＦＴよりも１桁程
度小さいので自然放電もずっと緩やかであり、極めて表
示が理想的に行える。

【００７４】

【発明の効果】このようにして、本発明ではゲイト電極
の表面に陽極酸化からなる絶縁膜層を設けることで、チ
ャネル長をゲイト電極のチャネル長方向の長さよりも長
くなり、チャネル領域の両側部にゲイト電極による電界
のかからないあるいは非常に弱い電界のかかるオフセッ
ト領域を設けること、あるいは同様な手法によって同様
な効果を有する非結晶性の不純物半導体領域を設けるこ
とができ、逆バイアス時のリーク電流を削減することが
出来た。その結果、従来不可欠であった電荷保持容量が
不要となって、従来２０％程度であった開口率を３５％
以上、あるいはそれ以上にすることができ、より良好な
表示品質を得ることができた。

【００７５】本発明では、オフセット領域あるいは非結
晶質不純物領域は、ゲイト電極の陽極酸化膜の厚さによ
って決定されるので、これらの領域の幅は１０〜１００
ｎｍの間で極めて精密に制御することができる。しか
も、この工程を付加することによって歩留りが著しく低
下することは特に見られなかったし、歩留り低下の原因
として考えられる要因もなかった。

【００７６】本発明は主としてシリコン系の半導体装置
について述べたが、ゲルマニウムや炭化珪素、砒化ガリ
ウム等の他の材料を使用する半導体装置にも本発明が適
用されうることは明白である。

【図面の簡単な説明】

【図１】本発明による半導体装置の構造を示す。

【図２】従来例による半導体装置の構造を示す。

【図３】従来例による半導体装置の電流電圧特性を示
す。

【図４】本発明による半導体装置の電流電圧特性を示
す。

【図５】従来例によるアクティブマトリクス型液晶電気
光学装置の回路構成を示す。

【図６】実施例１におけるアクティブマトリクス型液晶
電気光学装置の回路図を示す。

【図７】実施例１におけるアクティブマトリクス型液晶
電気光学装置の構造を示す。

【図８】実施例１におけるアクティブマトリクス型液晶
電気光学装置の作製工程を示す。

【図９】本発明によるＴＦＴの特性例およびその動作原
理を示す。

【図１０】実施例２によるＴＦＴの作製工程例の断面図
を示す。

【図１１】実施例３によるＴＦＴの作製工程例の上面図
を示す。

【図１２】実施例３によるＴＦＴの作製工程例の断面図
を示す。

【図１３】実施例４におけるアクティブマトリクス型液
晶電気光学装置の構造を示す。

【図１４】実施例４におけるアクティブマトリクス型電
気光学装置の回路図および動作を示す。

【符号の説明】

１０５、２０９絶縁基板１０４、２０８ブロッキング層１０９、２０３チャネル領域１０８、２１０チャネル長１００、２０４ソース領域１０１、２０５ドレイン領域１１０、２０２ゲート絶縁膜１１１、２０１ゲート電極１１２酸化物層２１１層間絶縁膜１０２、２０６ソース電極１０３、２０７ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/78 ６１９Ｚ (72)発明者竹村保彦神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者張宏勇神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (56)参考文献特開昭58−23479（ＪＰ，Ａ) 特開昭60−245174（ＪＰ，Ａ) 特開平４−360580（ＪＰ，Ａ) 特開昭63−219152（ＪＰ，Ａ) 特開昭59−21067（ＪＰ，Ａ) 特開平５−267667（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】絶縁基板上に少なくとも半導体層、絶縁
膜層および導体層を積層してなる絶縁ゲイト型電界効果
トランジスタにおいて、前記半導体層は薄膜状のチャネ
ル領域と、該チャネル領域を挟んで形成された一対の非
晶質状態の材料からなる第１の不純物領域と、各第１の
不純物領域に隣接した結晶質状態の材料からなる第２の
不純物領域とからなり、前記チャネル領域上面に前記導
体層を、前記第１の不純物領域上面に前記導体層を包む
陽極酸化物層を形成した事を特徴とする半導体装置。
【請求項２】金属のゲイト電極と、該ゲイト電極を包
んで形成された陽極酸化物層と、薄膜状のチャネル領域
と、該チャネル領域を挟んで形成された一対の非晶質状
態の材料からなる第１の不純物領域と、各第１の不純物
領域に隣接した結晶質状態の材料からなる第２の不純物
領域とを有することを特徴とする薄膜状の絶縁ゲイト型
半導体装置。
【請求項３】請求項１において、チャネル長は前記導
体層のチャネル長方向の長さよりも前記導体層表面に形
成された前記陽極酸化物層の厚みの概略２倍程度長いこ
とを特徴とする半導体装置。
【請求項４】絶縁基板上に少なくとも半導体層、絶縁
膜層および導体層を有する絶縁ゲイト型電界効果トラン
ジスタの作製方法において、半導体層およびゲイト絶縁
膜層を形成後に陽極酸化可能な材料によってゲイト電極
部を形成した後に、前記ゲイト電極部をマスクとして前
記半導体層にｐ型化またはｎ型化せしめる不純物イオン
を注入して該半導体層を非結晶化せしめソースまたはド
レイン領域を形成した後に、前記ゲイト電極部表面を陽
極酸化し、その後陽極酸化した前記ゲイト電極部をマス
クとしてセルフアライン的に前記半導体層の前記陽極酸
化膜下を除く所望領域を再結晶化させる工程を有するこ
とを特徴とする半導体装置の作製方法。
【請求項５】請求項１において、該半導体装置は絶縁
基板上に形成され、そのソースもしくはドレインのどち
らか一方はキャパシター素子に接続されていることを特
徴とする半導体装置。
【請求項６】請求項５において、該半導体装置は液晶
表示装置の画素の駆動に用いられることを特徴とする半
導体装置。
【請求項７】請求項２において、該半導体装置は絶縁
基板上に形成され、そのソースもしくはドレインのどち
らか一方はキャパシター素子に接続されていることを特
徴とする半導体装置。