JPH0251129A - アクテイブマトリクス液晶表示パネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ（以下ＴＰＴと称す）を備え
たアクティブマトリクス液晶表示パネルに関する。

１口）従来の技術 近年、液晶テレビ用にアクティブマトリクス液晶表示パ
ネルの開発が盛んであるが、現状においては、フリッカ
の発生や歩止まりの問題が未解決であり、以下に述べる
対策方法が提案されている。

即ち、フリッカの発生に関しては、フリッカの量は、容
量比Ｃｇｓ／（Ｃｇ＊＋Ｃ，Ｌｃ　）　［：ただし、（
：ｇｓ：ＴＦＴのゲート・ソース間容量、ＣＬＣ：液晶
セルの容量〕の値に影響され、この値が小さい程、フリ
ッカが小さくなることが知られている。この対策として
、液晶セルｌこ並列に画像信号保持用の補助容量ｅｓｃ
を付加して、容量比をＣｇ＄／　（Ｃｇｓ　＋ＣＬＣ＋
Ｃｓｃ　）と小さくする方法が提案されている。

また、歩止まりの向上対策としては、１画素あたり２つ
以上のＴＰＴを備え、少（とも１つの薄膜トランジスタ
が正常であれば、パネルとして正常動作するようにした
ものが報告されている（特開昭６２−８５６０号）。

従って、歩止まりを向上させ、かつフリッカを減少させ
るには、上記の従来技術を単純に組み合わすことが考え
られる。第３図はこのような１画素当り２個のＴＰＴを
配設し更に各画素に補助容量を付加した例の等価回路図
であり、第４図はこの等価回路を実現するパターン例を
１画素について示したものである。

これ等の図に於いて、（１）は透明絶縁基板上のゲート
ライン、（２）はドレインライン、（３）は＠１のＴＰ
Ｔ、（３）は９Ｊ２のＴＦＴ、（４１は画素単位で模式
的に示した液晶セル、（５）は補助容量、（６）は液晶
セル（４）の共通電極、（７）は補助容量（５）の共通
電極、ｆ８１＋９１は＠ｉのＴＰＴ（３）のソース・ド
レイン電極、ｆ８１ｉ９１は第２のＴＰＴ＋３）のソー
ス・ドレイン電極、ＯＧは画素電極を夫々示している。

同図の如く、１画素当り１個のＴＰＴを用いた場合と同
じサイズのＴＰＴを２個配設した場合は、ゲート・ソー
ス間容量が２倍になるので、前述の容量比は ２０ｇ５／　（２Ｃｇｓ　＋ＣＬｃ　＋Ｃｍｃ　）とな
り、Ｃｇｓ　（（Ｃｔ、ｃ　（（Ｃｓｃ　テＪ５るノテ
、１画素当り１個のＴＰＴを配設した場合の２倍近くに
なる。従って、同サイズのＴＰＴを単に増やしただけで
は、フリッカの増大等の問題が生じる。これを避けて、
容量比を１画素当りＴＦＴ１個の場合の Ｃｇｓ／（Ｃｇｓ＋Ｃｈｃ＋Ｃｓｃ　）とほぼ同じ値に
するには、ＴＰＴのチャンネル幅を１４にする方法か、
またはｅｓｃを２倍にする方法か、２通りの方法が考え
られる。ところが、ＴＰＴのチャンネル幅を鳴にした場
合は、トランジスタの１個が動作不良になると、ドレイ
ン電流が１４になり、液晶セルおよび補助容量に充分な
充電が行われず、この画素の輝度が大幅に低下する。

又、ＴＦＴのチャンネル幅を変えずに、ｅｓｃの値を２
倍にした場合は、ＣｓＣの値が２倍になっているので、
必要な充電を行うためのドレイン電流も約２倍となる。

従って、この場合においても、１個のＴＰＴが動作不良
になると、充分な充電が行われず、この画素の輝度が大
幅に低下する。

これらは、３個以上のＴＰＴを１画素に配設した場合に
も同様に生じる問題である。

前述のＴＰＴの不良は、ＴＰＴがオフのままでオンしな
い不良について考えたが、ＴＰＴがオンのままでオフし
ない不良の場合は、レーザー照射等で、透明電極０■か
ら不良Ｔ　Ｆ　Ｔ（３１、（３）を切り離す修正を行え
ば、ＴＰＴがオフのままでオンしない不良と同様になる
。従って、先に述べた従来技術を単に組み合わせた構成
に於いても、フリッカの減少と歩止まりの向上を図ろう
とすれば、ＴＰＴが不良になった場合にこの画素の輝度
が大幅に低下することになる。

故に、従来技術では、フリッカの減少と歩止まりの向上
を両立させることは困難であった。

（ハ）発明が解決しようとする課題 本発明は上記の問題を取り除いたアクティブマトリクス
液晶表示パネルを提供することを目的とするものであり
、不良ＴＰＴの排除に供なう画素の輝度低下を解消しよ
うとするものである。

に）課題を解決するための手段 本発明のアクティブマトリクス液晶表示パネルは、ゲー
トラインと画像ラインの各交差部分の画素単位毎に複数
個のトランジスタとこれに対応する複数個の補助容量を
備えたものである。

仕）作　用 本発明の液晶表示パネルによれば、画素単位毎に複数個
のトランジスタと複数個の補助容量とを備えたものであ
るので、ＴＰＴが動作不良になった場合に、ＴＰＴを切
り離すと同時に対応する補助容量を切除できる。

（へ）実施例 第１図は本発明のアクティブマトリクス液晶表示パネル
の一実施例の等価回路図、第２図は第１図の等価回路を
実現するパターン例を１画素について示したものである
。

これ等の図に於いて、第５図、第４図の従来例と同一部
分には、これ等従来例と同一符号を付しており、第１図
、第２図の本発明パネルが従来パネルと異なるところは
、各画素毎に２個のＴＦＴ（３１（３１に対応して２枚
の補助容量用共通電極ｆｉｌｌ（１１１を設けた点にあ
る。

即ち、一般にＴ　Ｆ　Ｔ（３１の大きさ（チャンネル幅
）は、１画素当りｎ個のＴＦＴ（３１で駆動する場合、
１個のＴＰＴ（３１で駆動する場合の１／ｎ　　とする
。

更に、１画数当りｎ個のＴＰＴで駆動する場合、補助容
量ａＤも１／ｎ　のものをｎ個配設する。ＴＰＴ（３）
が全て良品の場合は、先に述べた容量比は、ｎＸＨ’　
Ｃｇｓ／　（ｎｘＨにｇｓ＋ｃｔ、ｃ＋ｎｘＨＣｓｃ　
）＝　Ｃｇｓ　／（Ｃｇｓ　＋Ｃｔ、ｃ　＋Ｃｓｃ　）
となり、１画素当りの１個のＴＦＴ（３１の場合と同じ
であり、フリッカは改善されている。

さて、１個のＴＰＴ（３１が不良になった場合、ｎ＝２
で例えば第１図、第２図図示の一方のＴＰＴ（３）が不
良になったとする。この場合、ＴＦＴ（３１がオフした
ままの状態であれば一方の補助容量（１１１のＢａｔｉ
ｔをレーザー照射で切断する。ＴＰＴ（３１がオンした
ままの不良であればこのＢ位置に加えて、そのソース電
橋（９）のＡ位置を切断する。この結果、Ｃｇｓ　（（
ＣＬＣ＜＜　ｅｓｃであるので、容量比は１×ヲＣｇｓ
／（１ｘ−Ｃｇｓ十Ｇ＋、ｃ＋　ｊＸ２Ｃｓｃ　）キ　
Ｃｇ寥／　（Ｃｇｓ　　＋　Ｃｌ１ｃ　＋　Ｃｓ　ｃ　
　）となり、この画素は残った正常なＴＰＴ（３１で正
常に駆動できる。従って、フリッカの発生も輝度の変化
も防ぐことが可能であり、かつ歩止まりを向上させるこ
とができる。

本発明は２個のＴ　Ｐ　Ｔ（３１！３１に限定されるも
のでなく、１画素当りｎ個のＴＰＴとｎ個の補助容量を
配接しｍ個（Ｉｎ＜ｎ）のＴＰＴが不良になった場合も
同様にレーザー照射による修正が可能である。

（ト）効　果 本発明の液晶表示パネルを用いることにより、ＴＰＴ不
良による表示欠陥を修正できるので、歩止まりが向上下
る。更に、従来の技術の延長では防ぐことのできないフ
リッカの発生や輝度の異常も防ぐことができる。

【図面の簡単な説明】

第１図は本発明を実施したパネルの等価回路図、第２図
は第１図の等価回路の１画素当りのパターン図、ｆＪ３
図は、従来技術の単純な組み合わせを行ったパネルの等
価回路図、ｊｇ４図は第２図の等価回路のパターン図で
ある。 （１）・・・ゲートライン、（２）・・・画像ライン、
（３）、（３）・・・ＴＰＴ、（４）・・・液晶セル、
（５）、（５）・・・補助容量、（６）・・共通電極（
液晶セル用）　、　＋７１・・・共通電極（補（１０１
・・・画素Ｎ極、（１］）、（１１１・・・補助容量用
共通電極、（１２＋・・・ゲート、（１３・・・絶縁膜
、圓・・・ガラス基板。

Claims (1)

【特許請求の範囲】
1. （１）複数のゲートラインと複数の画像ラインがマトリ
   クス状に交差配列され、その各交差部分に前記ゲートラ
   インによつて制御される薄膜トランジスタと、該トラン
   ジスタに接続され、これを介して前記画像ラインより画
   像信号が供給される容量素子である液晶セルと、該液晶
   セルの画像信号を保持する為の補助容量とを配設したア
   クティブマトリクス液晶表示パネルにおいて、ゲートラ
   インと画像ラインの各交差部分の画素単位毎に複数個の
   上記トランジスタと、これに対応する複数個の補助容量
   を備えたことを特徴とするアクティブマトリクス液晶表
   示パネル。