JP2000321600A

JP2000321600A - 液晶表示装置及びこれの製造方法

Info

Publication number: JP2000321600A
Application number: JP11133355A
Authority: JP
Inventors: Kazutoshi Takechi; 和才武市; Hiroaki Kitahara; 洋明北原
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2000-11-24
Also published as: US6798466B2; US6654075B1; US20040095541A1; TW521242B

Abstract

(57)【要約】【課題】本発明の目的は、点欠陥又は線欠陥に基づく
イメージの質の低下を回復し、データ線及びゲート線の
数を増大することなく画素の数を増大し、広い視野角を
実現し、そしてＨ／Ｖ反転方式を行うに当たりデータ線
ドライバの出力信号の電圧レベルを減少することができ
るＬＣＤ装置を実現することである。【解決手段】本発明の液晶表示装置は、第１表面及び
第２表面を有する第１透明基板と、第１表面及び第２表
面を有する第２透明基板と、上記第１透明基板及び上記
第２透明基板は、上記第１透明基板の上記第１表面が上
記第２透明基板の上記第１表面に対面するように配列さ
れており、そして液晶材料が、上記第１透明基板の上記
第１表面と上記第２透明基板の上記第１表面の間に封入
されており、複数個の画素領域が行及び列方向に配列さ
れ、そしてデータ線を介してデータ信号が上記画素領域
に印加される画素アレイが、上記第１透明基板の上記第
１表面と上記第２透明基板の上記第１表面とに形成され
ていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、従来の液晶表示
（ＬＣＤ）装置の種々な問題点を解決したＬＣＤ装置及
びこれの製造方法に関する。

【０００２】

【従来の技術】ＬＣＤ装置は、例えばデスク・トップ・
コンピュータ、ノートブック・コンピュータのようなデ
ータ処理装置の表示装置及びテレビジョンの表示端末装
置として使用されてきた。図１は、従来のＬＣＤ装置の
１つの基板上に形成されたアレイを示す。図１に示した
回路を説明すると、複数本のゲート線、このゲート線に
対して垂直な方向に配列されたデータ線、及びゲート線
とデータ線との交点のそれぞれに形成された複数個の画
素（ピクセル）が、図２に示す１つのガラス基板、例え
ば下側ガラス基板２の上に形成されている。４本のデー
タ線Ｄ１乃至Ｄ４と４本のゲート線Ｇ１乃至Ｇ４だけが
図１に示されている。画素は、薄膜トランジスタ（ＴＦ
Ｔ）７及びキャパシタ８を含む。ゲート線はＴＦＴ７の
ゲートに接続され、データ線はＴＦＴのドレインに接続
され、ＴＦＴのソースはキャパシタの一方の端子に接続
され、そしてキャパシタの他方の端子は基準電位に接続
されている。データ線ドライバがデータ線に接続されて
これらにデータ・パルスを印加し、そしてゲート線ドラ
イバがゲート線に接続されてこれらにゲート・パルスを
逐次的に印加する。１つのゲート線、例えばゲート線Ｇ
１へのゲート・パルスの印加の間に、データ線ドライバ
はデータ線にデータ・パルスを印加してイメージを表示
する。

【０００３】図２は、図１の点線２Ａ−２Ｂに沿った従
来のＬＣＤ装置１の断面構造を示す。従来のＬＣＤ装置
１は、下側ガラス基板２，上側ガラス基板３，下側偏光
板４，上側偏光板５及びバック・ライト装置６を含む。
データ線Ｄ１乃至Ｄ４及びゲート線Ｇ１乃至Ｇ４は下側
ガラス基板２に形成されているが、ゲート線は図２に示
されていない。インジウム錫酸化物（ＩＴＯ）層９で作
られたキャパシタ８の上側電極即ち表示電極がデータ線
の間の領域に形成されている。データ線を覆うためにそ
してＩＴＯ層をデータ線から絶縁するためにパッシベー
ション層１０が形成されている。ラビング層１１が全体
の構造を覆うように形成されている。データ線とそれぞ
れ対面するようにブラック・マトリクス１２が上側基板
３に形成されている。赤（Ｒ）、緑（Ｇ）及び青（Ｂ）
のカラー・フィルタ１３がＩＴＯ層９にそれぞれ対面す
るように形成されている。平坦な表面を形成するように
絶縁層１４がカラー・フィルタ１３の上に形成されてい
る。図１のキャパシタ８の下側電極として働く共通電極
と呼ばれるＩＴＯ層１５が絶縁層１４の上に形成されて
いる。ＩＴＯ層１５の上にラビング層１６が形成されて
いる。ねじれネマチック液晶が、下側ラビング層１１及
び上側ラビング層１６の間に挟まれている。長さＬ１
は、隣接するブラック・マトリクス１２により規定され
る開口のサイズを表し、そして長さＬ２はブラック・マ
トリクス１２とＩＴＯ層９との重なりを表す。

【０００４】図３は、ＬＣＤ装置１のノーマリ・ホワイ
ト・モードの動作を示す。バック・ライト装置６は白色
光を発生する。偏光板４は、垂直線により示されている
偏光面を有し、そしてこの偏光面に平行な光を通過させ
る。ラビング層１１は垂直方向にラビングされ、ラビン
グ層１６は水平方向にラビングされ、そして偏光板５は
水平方向の偏光面を有する。ＩＴＯ層９及び１５は、図
を簡略化するために示されていない。図３（Ａ）は、図
１のＴＦＴ７を介して画素電極即ちＩＴＯ層９と共通電
極即ちＩＴＯ層１５とに電圧が印加されておらず、これ
により液晶分子１７が画素電極９と共通電極１５との間
で９０度だけツイストされている場合を示す。この場合
には、偏光板４を通過した偏光された光は、ツイストさ
れている液晶分子１７により９０度だけ回転され、そし
て偏光板５を通過し、これにより白色イメージが表示さ
れる。

【０００５】電圧がＩＴＯ層９とＩＴＯ層１５との間に
印加されると、液晶分子は、図３（Ｂ）に示すように電
界の方向に沿って整列され、これにより偏光板４からの
偏光された光は回転されずに液晶分子１７を通過し、そ
の結果偏光は偏光板５により遮断され、そして黒色イメ
ージが表示される。このように、電圧が画素電極９と共
通電極１５との間に印加されないときに白色イメージが
表示される動作をノーマリ・ホワイト・モードと呼ぶ。

【０００６】

【発明が解決しようとする課題】本発明に従うＬＣＤ装
置は、従来のＬＣＤ装置における次の４つの問題点を解
決する。

【０００７】図４は、点欠陥及び線欠陥に基づく従来の
ＬＣＤ装置の第１の問題点を示す。点欠陥とは、ＴＦＴ
のゲート電極が部分Ａで切断されているために、画素例
えば画素Ｐ１１が動作しないことを意味する。従来技術
では、追加の接続Ｂを形成してデータ線Ｄ１を画素Ｐ１
１の表示電極に直接的に接続した。しかしながら、この
技法は次のような新たな問題点を生じる。ゲート線Ｇ１
に接続されている画素を附勢するためにゲート・パルス
がゲート線Ｇ１に印加される時に、データ線Ｄ１上のデ
ータ・パルスが画素Ｐ１１に印加される。この場合に
は、データ線Ｄ１が接続Ｂを介して画素Ｐ１１に接続さ
れているので、画素Ｐ１１は正しいイメージを表示す
る。しかしながら、画素Ｐ１１が図３（Ａ）に示すよう
な白色イメージを表示し、そして画素Ｐ３１が図３
（Ｂ）に示すような黒色イメージを表示する場合には、
画素Ｐ３１に黒色イメージを表示させるデータ・パルス
が、データ線Ｄ１と画素Ｐ１１との間の接続Ｂを介して
画素Ｐ１１にも印加され、この結果画素Ｐ１１は黒色イ
メージ即ち誤ったイメージを表示してしまう。線欠陥と
は、ゲート線例えばゲート線Ｇ１が部分Ｃで切断され、
これにより画素Ｐ１２に続く水平方向の画素が常に白色
イメージを表示してしまうこと、又は、データ線例えば
データ線Ｄ２が部分Ｂで切断され、これにより画素Ｐ２
２に続く垂直方向の画素が常に白色イメージを表示して
しまうことを意味する。従来は線欠陥を修理することは
困難であった。

【０００８】従来のＬＣＤ装置における第２の問題点
は、高解像度のイメージ表示を実現するためには、次の
理由により、ガラス基板のサイズを大きくしなければな
らなかったことである。解像度の増大は、画素の数を増
大することにより実現される。画素数の増大は、ガラス
基板上で大きな面積を占めるデータ線及びゲート線の数
の増大を意味し、その結果光が通過する開口のサイズが
小さくなり、そして表示されるイメージは暗くなる。イ
メージが暗くなることの問題点を解決するには、ガラス
基板のサイズを大きくして開口のサイズを大きくする。
しかしながら、ガラス基板のサイズを大きくすると、デ
ータ線及びゲート線が長くなり、これによりデータ線及
びゲート線に沿う電圧降下が増大して、データ線及びゲ
ート線に沿う各画素の輝度が次第に減少するという新た
な問題点を生じる。このように次第に輝度が減少するこ
とを解決するには、データ線及びゲート線の断面積を増
大するか、又は高導電度のデータ線及びゲート線を使用
しなければならない。しかしながら、このような技術的
変更は、新たな製造プロセスの開発を必要とする。

【０００９】従来のＬＣＤ装置における第３の問題点
は、良好なイメージの質を保って広い視野角を実現する
ことが困難であったことである。広い視野角を実現する
ために、イン・プレーン・スイッチング（ＩＰＳ）モー
ドと呼ばれる技術が最近開発された。ＩＰＳモードで
は、液晶分子は、ガラス基板の表面に垂直な方向に配向
されずに、ガラス基板の表面に平行な面で常にスイッチ
される。しかしながら、ＩＰＳモードは、ユーザが観察
する白色が視野角に依存して変化するという問題点を有
する。

【００１０】従来の第４の問題点を説明をする前に、Ｌ
ＣＤ装置の駆動方式について説明する。図３（Ｂ）に示
すように液晶分子を電界の方向に沿って配向させるため
に画素電極９と共通電極１５との間に例えば５Ｖの電圧
を印加する必要がある。しかしながら、ＤＣ電界が液晶
材料に連続的に印加されると、液晶材料は劣化される。
したがって、液晶材料に印加される電界の極性は交番的
にスイッチされる。１つの画素の駆動について説明する
と、奇数フレーム期間の間、電圧−２．５Ｖが画素電極
９に印加されそして電圧＋２．５Ｖが共通電極に印加さ
れ、そして偶数フレーム期間の間、電圧＋２．５Ｖが画
素電極９に印加されそして電圧−２．５Ｖが共通電極に
印加される。これは電圧反転方式と呼ばれる。

【００１１】表示スクリーン上の画素の電圧反転を行う
ために、２つの方式が使用されてきた。第１の方式はＨ
（水平）共通反転方式である。この方式においては、共
通電極は水平方向に沿ってＮ個の共通サブ電極に分割さ
れ、そしてゲート線は、Ｎ個の共通サブ電極に対応して
Ｎ個のグループに分けられる。奇数フレーム期間の間、
電圧＋２．５Ｖが奇数番目のサブ共通電極に印加されそ
してこの電極に対面する画素電極に電圧−２．５Ｖが印
加され、そして電圧−２．５Ｖが偶数番目のサブ共通電
極に印加されそしてこの電極に対面する画素電極に電圧
＋２．５Ｖが印加される。偶数フレーム期間の間、電圧
−２．５Ｖが奇数番目のサブ共通電極に印加されそして
この電極に対面する画素電極に電圧＋２．５Ｖが印加さ
れ、そして電圧＋２．５Ｖが偶数番目のサブ共通電極に
印加されそしてこの電極に対面する画素電極に電圧−
２．５Ｖが印加される。このことは、データ線に接続さ
れているデータ線ドライバとサブ共通電極に接続されて
いる共通電極ドライバが、電圧振幅５．０Ｖを分担でき
ることを意味する。即ち、データ線ドライバと共通電極
ドライバの負荷は小さい。

【００１２】しかしながら、このような電圧の分担は、
Ｈ／Ｖ反転方式と呼ばれる第２の方式では不可能であ
る。Ｈ／Ｖ反転方式においては、各画素ごとに反転が行
われ、従ってデータ線ドライバと共通電極ドライバは
５．０Ｖの電圧を分担できない。これが第４の問題点で
ある。

【００１３】

【課題を解決するための手段】本発明の目的は、点欠陥
及び線欠陥の影響を減少することができるＬＣＤ装置を
提供することである。

【００１４】本発明の他の目的は、データ線及びゲート
線の数を増大することなく高解像度を実現できるＬＣＤ
装置を提供することである。

【００１５】本発明の他の目的は、広い視野角を実現で
きるＬＣＤ装置を提供することである。

【００１６】本発明の他の目的は、Ｈ／Ｖ反転方式にお
いてデータ線及びゲート線に印加される電圧の値を減少
できるＬＣＤ装置を提供することである。

【００１７】本発明の他の目的は、上述のＬＣＤ装置を
製造する方法を提供することである。

【００１８】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして液晶材
料が、第１透明基板の第１表面と第２透明基板の第１表
面の間に封入されており、複数個の画素領域が行及び列
方向に配列され、そしてデータ線を介してデータ信号が
画素領域に印加される画素アレイが、第１透明基板の第
１表面と第２透明基板の第１表面とに形成されているこ
とを特徴とする。

【００１９】データ線は行及び列方向の一方の方向に配
列され、ゲート線は行及び列方向の他方の方向に配列さ
れ、そして第１透明基板の画素領域のそれぞれは、第２
透明基板の画素領域のそれぞれに整列されていることを
特徴とする。

【００２０】第１透明基板のゲート線は、第２透明基板
のゲート線にそれぞれ整列されており、そして第１透明
基板のデータ線は、第２透明基板のデータ線にそれぞれ
整列されていることを特徴とする。

【００２１】第１透明基板の第１表面のゲート線は第１
ゲート線ドライバに接続され、第１透明基板の第１表面
のデータ線は第１データ線ドライバに接続され、第２透
明基板の第１表面のゲート線は第２ゲート線ドライバに
接続され、そして第２透明基板の第１表面のデータ線は
第２データ線ドライバに接続されていることを特徴とす
る。

【００２２】画素アレイの画素領域は、ゲート線とデー
タ線との交点のそれぞれに隣接して形成され、そして画
素領域は、表示電極と、ゲート及びデータ線と表示電極
との間の接続されたスイッチング素子とを含むことを特
徴とする。

【００２３】スイッチング素子は、ゲート線に接続され
たゲート電極、データ線に接続されたドレイン電極及び
表示電極に接続されたソース電極を有するＴＦＴである
ことを特徴とする。

【００２４】第１及び第２透明基板のそれぞれは、上側
エッジ、下側エッジ、左側エッジ及び右側エッジを有
し、第１透明基板のデータ線にそれぞれ接続されている
データ線パッドが第１透明基板の上側エッジ及び下側エ
ッジの一方に隣接する第１領域に形成され、第１透明基
板のゲート線にそれぞれ接続されているゲート線パッド
が第１透明基板の左側エッジ及び右側エッジの一方に隣
接する第２領域に形成され、第２透明基板のデータ線に
それぞれ接続されているデータ線パッドが第２透明基板
の上側エッジ及び下側エッジの他方に隣接する第３領域
に形成され、そして第２透明基板のゲート線にそれぞれ
接続されているゲート線パッドが第２透明基板の左側エ
ッジ及び右側エッジの他方に隣接する第４領域に形成さ
れており、第１データ線ドライバが第１領域のデータ線
パッドに接続され、第１ゲート線ドライバが第２領域の
ゲート線パッドに接続され、第２データ線ドライバが第
３領域のデータ線パッドに接続され、そして第２ゲート
ドライバが第４領域のゲート線パッドに接続されている
ことを特徴とする。

【００２５】液晶材料は、電圧が印加されていない第１
状態から電圧が印加されている第２状態へスイッチング
電圧によりスイッチされ、第１ゲート線ドライバは第１
透明基板の選択された１つのゲート線にゲート・パルス
を印加し、第２ゲート線ドライバは、第２透明基板上に
ありそして選択された１つのゲート線に対面する１つの
ゲート線にゲート・パルスを印加し、そして２つのゲー
ト・パルスの印加は同時に行われ、そして第１データ線
ドライバは、第１透明基板のゲート線へのゲート・パル
スの印加の間、第１透明基板の少なくとも１つのデータ
線に、スイッチング電圧の半分の値のデータ信号を印加
し、そして第２データ線ドライバは、第２透明基板のゲ
ート線へのゲート・パルスの印加の間、第２透明基板上
にありそして少なくとも１つのデータ線に対面するデー
タ線にスイッチング電圧の半分の値のデータ信号を印加
することを特徴とする。

【００２６】第１ラビング層が第１透明基板の画素アレ
イを覆うように形成され、第２ラビング層が第２透明基
板の画素アレイを覆うように形成され、そして液晶材料
は捻れネマチック液晶材料であることを特徴とする。

【００２７】液晶表示装置は、欠陥画素の位置を表すデ
ータとこの欠陥画素の画素領域が形成されている第１及
び第２透明基板の一方を表す識別データとを含む点欠陥
情報を記憶するメモリと、点欠陥情報に応答して、欠陥
画素のうち、第１及び第２透明基板の他方に形成されて
いる画素領域へ印加されるデータ信号の値を、液晶材料
へのスイッチング電圧の値に増大することを特徴とす
る。

【００２８】制御装置は、欠陥画素がスイッチング電圧
の印加を必要としているか否かを調べ、欠陥画素がスイ
ッチング電圧の印加を必要としているならば、欠陥画素
のうち第１及び第２透明基板の他方に形成されている画
素領域へ印加されるデータ信号の値を、液晶材料へのス
イッチング電圧の値に増大することを特徴とする。

【００２９】液晶表示装置は、データ線の欠陥の位置を
表すデータとこの欠陥データ線が形成されている第１及
び第２透明基板の一方を表す識別データとを含むデータ
線欠陥情報を記憶するメモリと、データ線欠陥情報に応
答して、欠陥データ線により影響を受ける画素のうち、
第１及び第２透明基板の他方に形成されている画素領域
へ印加されるデータ信号の値を、液晶材料へのスイッチ
ング電圧の値に増大することを特徴とする。

【００３０】制御装置は、データ線欠陥により影響を受
ける画素がスイッチング電圧の印加を必要としているか
否かを調べ、データ線欠陥により影響を受ける画素がス
イッチング電圧の印加を必要としているならば、データ
線欠陥により影響を受ける画素のうち、第１及び第２透
明基板の他方に形成されている画素領域へ印加されるデ
ータ信号の値を、液晶材料へのスイッチング電圧の値に
増大することを特徴とする。

【００３１】液晶表示装置は、ゲート線の欠陥の位置を
表すデータと該欠陥ゲート線が形成されている第１及び
第２透明基板の一方を表す識別データとを含むゲート線
欠陥情報を記憶するメモリと、ゲート線欠陥情報に応答
して、欠陥ゲート線により影響を受ける画素のうち、第
１及び第２透明基板の他方に形成されている画素領域へ
印加されるデータ信号の値を、液晶材料へのスイッチン
グ電圧の値に増大することを特徴とする。

【００３２】制御装置は、ゲート線欠陥により影響を受
ける画素がスイッチング電圧の印加を必要としているか
否かを調べ、ゲート線欠陥により影響を受ける画素がス
イッチング電圧の印加を必要としているならば、ゲート
線欠陥により影響を受ける画素のうち、第１及び第２透
明基板の他方に形成されている画素領域へ印加されるデ
ータ信号の値を、液晶材料へのスイッチング電圧の値に
増大することを特徴とする。

【００３３】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして液晶材
料が、第１透明基板の第１表面と第２透明基板の第１表
面の間に封入されており、複数個の画素領域が行及び列
方向に配列され、そしてデータ線を介してデータ信号が
画素領域に印加される画素アレイが、第１透明基板の第
１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されてお
り、そしてゲート線は、行及び列方向の他方の方向に配
列されており、そして第１透明基板の画素領域のそれぞ
れは、第２透明基板の画素領域のそれぞれに対して、ゲ
ート線に沿った方向において、該ゲート線に沿った画素
領域の幅の半分の距離だけシフトされていることを特徴
とする。

【００３４】第１透明基板のゲート線は、第２透明基板
のゲート線にそれぞれ整列されており、そして第１透明
基板のデータ線のそれぞれは、第２透明基板のデータ線
相互間の中間位置にそれぞれ整列されていることを特徴
とする。

【００３５】中間位置は、データ線の中心からＬＸ／２
だけ離れており、ここでＬＸは、１つのデータ線の中心
と次のデータ線の中心との間の距離であることを特徴と
する。

【００３６】第２透明基板に形成された１つのデータ線
にそれぞれ対面する複数個のブラック・マトリクスが第
１透明基板に形成され、そして第１透明基板に形成され
た１つのデータ線にそれぞれ対面する複数個のブラック
・マトリクスが第２透明基板に形成されていることを特
徴とする。

【００３７】複数個のカラー・フィルタが第１透明基板
に形成され、そして該カラー・フィルタのそれぞれは、
データ線とブラック・マトリクスとの間の位置で第１透
明基板に形成されていることを特徴とする。

【００３８】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして液晶材
料が、第１透明基板の第１表面と第２透明基板の第１表
面の間に封入されており、複数個の画素領域が行及び列
方向に配列され、そしてデータ線を介してデータ信号が
画素領域に印加される画素アレイが、第１透明基板の第
１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されてお
り、そしてゲート線は、行及び列方向の他方の方向に配
列されており、そして第１透明基板の画素領域のそれぞ
れは、第２透明基板の画素領域のそれぞれに対して、デ
ータ線に沿った方向において、該データ線に沿った画素
領域の高さの半分の距離だけシフトされていることを特
徴とする。

【００３９】第１透明基板のデータ線は、第２透明基板
のデータ線にそれぞれ整列されており、そして第１透明
基板のゲート線のそれぞれは、第２透明基板のゲート線
相互間の中間位置にそれぞれ整列されていることを特徴
とする。

【００４０】中間位置は、ゲート線の中心からＬＹ／２
だけ離れており、ここでＬＹは、１つのゲート線の中心
と次のゲート線の中心との間の距離であることを特徴と
する。

【００４１】第２透明基板に形成された１つのゲート線
にそれぞれ対面する複数個のブラック・マトリクスが第
１透明基板に形成され、そして第１透明基板に形成され
た１つのゲート線にそれぞれ対面する複数個のブラック
・マトリクスが第２透明基板に形成されていることを特
徴とする。

【００４２】複数個のカラー・フィルタが第１透明基板
に形成され、そして該カラー・フィルタのそれぞれは、
ゲート線とブラック・マトリクスとの間の位置で第１透
明基板に形成されていることを特徴とする。

【００４３】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして液晶材
料が、第１透明基板の第１表面と第２透明基板の第１表
面の間に封入されており、複数個の画素領域が行及び列
方向に配列され、そしてデータ線を介してデータ信号が
画素領域に印加される画素アレイが、第１透明基板の第
１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されてお
り、そしてゲート線は、行及び列方向の他方の方向に配
列されており、そして第１透明基板の画素領域のそれぞ
れは、第２透明基板の画素領域のそれぞれに対して、ゲ
ート線に沿った方向において、該ゲート線に沿った画素
領域の幅の半分の距離だけシフトされており、そしてデ
ータ線に沿った方向において、該データ線に沿った画素
領域の高さの半分の距離だけシフトされていることを特
徴とする。

【００４４】第１透明基板のデータ線は、第２透明基板
のデータ相互間の中間位置にそれぞれ整列されており、
そして第１透明基板のゲート線のそれぞれは、第２透明
基板のゲート線相互間の中間位置にそれぞれ整列されて
いることを特徴とする。

【００４５】データ線相互間の中間位置は、データ線の
中心からＬＸ／２だけ離れており、ゲート線相互間の中
間位置は、ゲート線の中心からＬＸ／２だけ離れてお
り、ここでＬＸは、１つのデータ線の中心と次のデータ
線の中心との間の距離であり、そしてＬＹは、１つのゲ
ート線の中心と次のゲート線の中心との間の距離である
ことを特徴とする。

【００４６】第２透明基板に形成された１つのデータ線
及び１つのゲート線にそれぞれ対面する複数個のブラッ
ク・マトリクスが第１透明基板に形成され、そして第１
透明基板に形成された１つのデータ線及び１つのゲート
線にそれぞれ対面する複数個のブラック・マトリクスが
第２透明基板に形成されていることを特徴とする。

【００４７】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして垂直配
向液晶材料が、第１透明基板の第１表面と第２透明基板
の第１表面の間に封入されており、複数個の画素領域が
行及び列方向に配列され、そしてデータ線を介してデー
タ信号が画素領域に印加される画素アレイが、第１透明
基板の第１表面と第２透明基板の第１表面とに形成され
ており、データ線は、行及び列方向の一方の方向に配列
されており、そしてゲート線は、行及び列方向の他方の
方向に配列されており、そして第１透明基板の画素領域
のそれぞれは、第２透明基板の画素領域のそれぞれに対
して、ゲート線に沿った方向において、該ゲート線に沿
った画素領域の幅の半分の距離だけシフトされており、
そして第２透明基板に形成された１つのデータ線にそれ
ぞれ対面する複数個のブラック・マトリクスが第１透明
基板に形成され、そして第１透明基板に形成された１つ
のデータ線にそれぞれ対面する複数個のブラック・マト
リクスが第２透明基板に形成されており、ブラック・マ
トリクスのそれぞれは台形状の断面を有することを特徴
とする。

【００４８】カラー・フィルタが形成されている別個の
ガラス基板が、第１透明基板の第２表面、または第２透
明基板の第２表面に位置づけられていることを特徴とす
る。

【００４９】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして垂直配
向液晶材料が、第１透明基板の第１表面と第２透明基板
の第１表面の間に封入されており、複数個の画素領域が
行及び列方向に配列され、そしてデータ線を介してデー
タ信号が画素領域に印加される画素アレイが、第１透明
基板の第１表面と第２透明基板の第１表面とに形成され
ており、データ線は、行及び列方向の一方の方向に配列
されており、そしてゲート線は、行及び列方向の他方の
方向に配列されており、そして第１透明基板の画素領域
のそれぞれは、第２透明基板の画素領域のそれぞれに対
して、データ線に沿った方向において、該データ線に沿
った画素領域の高さの半分の距離だけシフトされてお
り、そして第２透明基板に形成された１つのゲート線に
それぞれ対面する複数個のブラック・マトリクスが第１
透明基板に形成され、そして第１透明基板に形成された
１つのゲートにそれぞれ対面する複数個のブラック・マ
トリクスが第２透明基板に形成されており、ブラック・
マトリクスのそれぞれは台形状の断面を有することを特
徴とする。

【００５０】本発明に従う液晶表示装置は、第１表面及
び第２表面を有する第１透明基板と、第１表面及び第２
表面を有する第２透明基板と、第１透明基板及び第２透
明基板は、第１透明基板の第１表面が第２透明基板の第
１表面に対面するように配列されており、そして垂直配
向液晶材料が、第１透明基板の第１表面と第２透明基板
の第１表面の間に封入されており、複数個の画素領域が
行及び列方向に配列され、そしてデータ線を介してデー
タ信号が画素領域に印加される画素アレイが、第１透明
基板の第１表面と第２透明基板の第１表面とに形成され
ており、データ線は、行及び列方向の一方の方向に配列
されており、そしてゲート線は、行及び列方向の他方の
方向に配列されており、そして第１透明基板の画素領域
のそれぞれは、第２透明基板の画素領域のそれぞれに対
して、ゲート線に沿った方向において、該ゲート線に沿
った画素領域の幅の半分の距離だけシフトされており、
そしてデータ線に沿った方向において、該データ線に沿
った画素領域の高さの半分の距離だけシフトされてお
り、そして第２透明基板に形成された１つのゲート線及
び１つのデータ線にそれぞれ対面する複数個のブラック
・マトリクスが第１透明基板に形成され、そして第１透
明基板に形成された１つのゲート線及び１つのデータ線
にそれぞれ対面する複数個のブラック・マトリクスが第
２透明基板に形成されており、ブラック・マトリクスの
それぞれは台形状の断面を有することを特徴とする。

【００５１】本発明に従う液晶表示装置の製造方法は、
（ａ）複数個の画素領域が行及び列の方向に配列されそ
してデータ線を介してデータ信号が画素領域に印加され
る画素アレイを、１つの透明基板の第１部分及び第２部
分に形成するステップと、（ｂ）透明基板を第１部分と
第２部分とに切断するステップと、（ｃ）第１部分の画
素アレイと第２部分の画素アレイとを対面させるように
第１部分及び第２部分を配列するステップと、（ｄ）第
１及び第２部分の画素アレイを囲むように、第１部分と
第２部分とを封止領域で接着するステップと、（ｅ）封
止領域により囲まれた空間内に液晶材料を充填するステ
ップとを含む。

【００５２】画素アレイにおいて、データ線は行及び列
方向の一方の方向に配列され、ゲート線は行及び列方向
の他方の方向に配列され、そして画素領域のそれぞれ
は、ゲート線とデータ線との交点に隣接する領域に形成
されており、そして画素領域のそれぞれは、表示電極
と、ゲート線及びデータ線と表示電極との間に接続され
た薄膜トランジスタとを有することを特徴とする。

【００５３】第１部分及び第２部分のそれぞれは、上側
エッジ、下側エッジ、左側エッジ及び右側エッジを有
し、そしてステップ（ａ）において、第１部分のデータ
線に接続されているデータ線パッドが、第１部分の上側
エッジ及び下側エッジの一方に隣接する第１領域に形成
され、第１部分のゲート線に接続されているゲート線パ
ッドが、第１部分の左側エッジ及び右側エッジの一方に
隣接する第２領域に形成され、第２部分のデータ線に接
続されているデータ線パッドが、第２部分の上側エッジ
及び下側エッジの他方に隣接する第３領域に形成され、
そして第２部分のゲート線に接続されているゲート線パ
ッドが、第２部分の左側エッジ及び右側エッジの他方に
隣接する第４領域に形成されることを特徴とする。

【００５４】第１データ線ドライバを第１領域のデータ
線パッドに接続し、第１ゲート線ドライバを第２領域の
ゲート線パッドに接続し、第２データ線ドライバを第３
領域のデータ線パッドに接続し、そして第２ゲート線ド
ライバを第４領域のゲート線パッドに接続することを特
徴とする。

【００５５】ステップ（ｃ）において、第１部分のゲー
ト線を第２部分のゲート線に整列させ、第１部分のデー
タ線を第２部分のデータ線に整列させるように、第１部
分及び第２部分が配列されることを特徴とする。

【００５６】ステップ（ｃ）において、第１部分の画素
領域のそれぞれは、第２部分の画素領域のそれぞれに対
して、ゲート線に沿った方向で、ゲート線に沿った画素
領域の幅の半分の距離だけシフトされることを特徴とす
る。

【００５７】ステップ（ａ）において、第２部分の１つ
のデータ線にそれぞれ対面する複数個のブラック・マト
リクスが第１部分に形成され、そして第１部分の１つの
データ線にそれぞれ対面する複数個のブラック・マトリ
クスが第２部分に形成されることを特徴とする。

【００５８】薄膜トランジスタは逆スタガ型の薄膜トラ
ンジスタであり、そしてステップ（ａ）において、逆ス
タガ型の薄膜トランジスタのゲート電極と複数個のブラ
ック・マトリクスとが第１及び第２部分に同時に形成さ
れることを特徴とする。

【００５９】薄膜トランジスタは、ゲート電極の下側に
光遮断層を有するスタガ型の薄膜トランジスタであり、
そしてステップ（ａ）において、スタガ型の薄膜トラン
ジスタの光遮断層と複数個のブラック・マトリクスとが
第１及び第２部分に同時に形成されることを特徴とす
る。

【００６０】ステップ（ａ）において、複数校のカラー
・フィルタが第１部分に形成され、そしてカラー・フィ
ルタのそれぞれはデータ線とブラック・マトリクスとの
間の位置に形成されることを特徴とする。

【００６１】ステップ（ｃ）において、第１部分の画素
領域のそれぞれは、第２部分の画素領域のそれぞれに対
して、データ線に沿った方向で、データ線に沿った画素
領域の高さの半分の距離だけシフトされることを特徴と
する。

【００６２】ステップ（ａ）において、第２部分の１つ
のゲート線にそれぞれ対面する複数個のブラック・マト
リクスが第１部分に形成され、そして第１部分の１つの
ゲート線にそれぞれ対面する複数個のブラック・マトリ
クスが第２部分に形成されることを特徴とする。

【００６３】ステップ（ａ）において、複数校のカラー
・フィルタが第１部分に形成され、そしてカラー・フィ
ルタのそれぞれはゲート線とブラック・マトリクスとの
間の位置に形成されることを特徴とする。

【００６４】ステップ（ｃ）において、第１部分の画素
領域のそれぞれは、第２部分の画素領域のそれぞれに対
して、ゲート線に沿った方向で、ゲート線に沿った画素
領域の幅の半分の距離だけシフトされ、そしてデータ線
に沿った方向で、データ線に沿った画素領域の高さの半
分の距離だけシフトされることを特徴とする。

【００６５】ステップ（ａ）において、第２部分の１つ
のデータ線及び１つのゲート線にそれぞれ対面する複数
個のブラック・マトリクスが第１部分に形成され、そし
て第１部分の１つのデータ線及び１つのゲート線にそれ
ぞれ対面する複数個のブラック・マトリクスが第２部分
に形成されることを特徴とする。

【００６６】

【発明の実施の形態】図５は、本発明に従うＬＣＤパネ
ルの基本的構造を示す。ＬＣＤパネルは、第１透明基板
即ち上側ガラス基板２２及び第２透明基板即ち下側ガラ
ス基板２３を含む。２つのガラス基板２２及び２３のそ
れぞれは、第１表面即ち内側表面及び第２表面即ち外側
表面を有する。２つのガラス基板２２及び２３の内側表
面は互いに対面され、そして封止領域４４で接着されて
いる。液晶材料がこの封止領域４４により囲まれた空間
内に密封されている。ゲート線、データ線及び画素領域
を含むアレイが、両ガラス基板２２及び２３のそれぞれ
の封止領域４４により囲まれた内側表面の領域に形成さ
れており、そして第１データ線ドライバを構成するＩＣ
（集積回路）モジュール４２Ｄ乃至４２Ｆが、第１即ち
上側ガラス基板２２の上端に隣接する第１領域に装着さ
れており、第１ゲート線ドライバを構成するＩＣモジュ
ール４２Ａ乃至４２Ｃが、上側ガラス基板２２の左端に
隣接する第２領域に装着されており、第２データ線ドラ
イバを構成するＩＣ（集積回路）モジュール４３Ｄ乃至
４３Ｆが、第２即ち下側ガラス基板２３の下端に隣接す
る第３領域に装着されており、そして第２ゲート線ドラ
イバを構成するＩＣモジュール４３Ａ乃至４３Ｃが、下
側ガラス基板２３の右端に隣接する第４領域に装着され
ている。制御ユニット、メモリ、データ・バッファ等を
構成するＩＣモジュールが上述の領域に装着されている
がこれらのＩＣモジュールは、図を簡略化するために図
５に示されていない。上述のアレイは、後述のように画
素領域がデータ線と表示電極との間に接続されたＴＦＴ
（薄膜トランジスタ）を含んでいるので、ＴＦＴアレイ
と呼ばれる。

【００６７】本発明の第１実施例：図６は、上側及び下
側ガラス基板２２及び２３上のデータ線Ｄ１乃至ＤＮと
ゲート線Ｇ１乃至ＧＭの配列を示す。図７は、上側及び
下側の両ガラス基板２２及び２３上のゲート線に印加さ
れるゲート・パルスを示す。図８は、ＬＣＤパネルを制
御するための回路のブロック図を示す。図９は、上側及
び下側ガラス基板２２及び２３のデータ線に印加される
データ・パルスを示す。図１０は、図６の線６Ａ−６Ａ
及び６Ｂ−６Ｂに沿った上側及び下側ガラス基板２２及
び２３の断面を示す。

【００６８】図６（Ａ）を参照すると、複数個のピクセ
ル領域が、行即ち水平方向及び列即ち垂直方向に配列さ
れ、そしてデータ信号がデータ線を介してピクセル領域
に印加される画素アレイが上側及び下側ガラス基板２２
及び２３の内面のそれぞれに形成されている。更に具体
的にいうと、画素アレイにおいて、複数本のゲート線Ｇ
１乃至ＧＭが行方向に配列され、複数本のデータ線Ｄ１
乃至ＤＮが列方向に配列され、そして、複数個の画素領
域のそれぞれが、データ線とゲート線との交点に形成さ
れている。上側ガラス基板２２の１つの画素領域と、こ
の画素領域に対面する下側ガラス基板２３の１つの画素
領域とが、ＬＣＤ装置の１つの画素を形成する。図１０
（Ａ）に示すように、上側ガラス基板２２の内側表面に
形成されているゲート線、データ線及び接続パッドは、
実線で示されていることに注目されたい。ゲート線、デ
ータ線及び接続パッドが下側ガラス基板２３の内側表面
に形成されている。図６（Ｂ）に示すように、ゲート線
とデータ線との交点のそれぞれに隣接して形成された画
素領域は、スイッチング素子即ちＴＦＴ２７及びインジ
ウム錫酸化物層２９（３３）を含む。図を簡略化するた
めに、各画素領域のＴＦＴ及びＩＴＯ層は図６（Ａ）に
示されていないことに注目されたい。ＭｏＷ（モリブデ
ンタングステン）で作られたゲート線がＴＦＴ２７のゲ
ートに接続され、データ線がＴＦＴのドレインに接続さ
れ、そしてＴＦＴのソースはＩＴＯ層即ち表示電極２９
（３３）に接続されている。

【００６９】図６及び図８に示すように、上側ガラス基
板２２の一方の水平エッジ、即ち上側水平エッジ２２Ｕ
に沿って形成された接続パッド即ちデータ線パッド３８
を介して第１データ線ドライバ４５がデータ線Ｄ１乃至
ＤＮに接続されてデータ・パルスをデータ線に印加し、
そして上側ガラス基板２２の一方の垂直エッジ即ち左側
エッジ２２Ｌに沿って形成された接続パッド即ちゲート
線パッド３９を介して第１ゲート線ドライバ４７がゲー
ト線Ｇ１乃至ＧＮに接続されてこれらゲート線にゲート
・パルスを逐次的に印加する。

【００７０】下側ガラス基板２３の他方の水平エッジ、
即ち下側水平エッジ２３Ｂに沿って形成された接続パッ
ド即ちデータ線パッド４０を介して第２データ線ドライ
バ４６がデータ線Ｄ１乃至ＤＮに接続されてデータ・パ
ルスをデータ線に印加し、そして下側ガラス基板２３の
他方の垂直エッジ即ち右側エッジ２３Ｒに沿って形成さ
れた接続パッド即ちゲート線パッド４１を介して第２ゲ
ート線ドライバ４８がゲート線Ｇ１乃至ＧＮに接続され
てこれらゲート線にゲート・パルスを逐次的に印加す
る。

【００７１】第１実施例において、上側ガラス基板２２
の画素領域のそれぞれは、下側ガラス基板２３の画素領
域のそれぞれに整列されている。ガラス基板上における
ゲート線と表示電極との間の間隔そしてガラス基板上に
おけるデータ線と表示電極との間の間隔がゲート線及び
データ線の幅よりも小さく、そして表示電極の寸法がゲ
ート線及びデータ線の幅よりも相当大きいために、上側
ガラス基板２２のデータ線及びゲート線を、下側ガラス
基板２３のデータ線及びゲート線にそれぞれ対面させる
ことにより、上側ガラス基板２２の画素領域のそれぞれ
は、下側ガラス基板２３の画素領域のそれぞれに整列さ
れることができる。例えば、上側ガラス基板２２のデー
タ線Ｄ１乃至ＤＮは、下側ガラス基板２３のデータ線Ｄ
１乃至ＤＮにそれぞれ整列され、そして上側ガラス基板
２２のゲート線Ｇ１乃至ＧＭは、下側ガラス基板２３の
ゲート線Ｇ１乃至ＧＭにそれぞれ整列される。

【００７２】図７に示すように、１つのフレーム期間は
複数の期間Ｔ１乃至ＴＭに分割されている。期間Ｔ１
に、第１ゲート線ドライバ４７が上側ガラス基板２２の
ゲート線Ｇ１にゲート・パルスを印加し、そして第２ゲ
ート線ドライバ４８が下側ガラス基板２３のゲート線Ｇ
１にゲート・パルスを印加し、そして期間Ｔ２に、第１
ゲート線ドライバ４７が上側ガラス基板２２のゲート線
Ｇ２にゲート・パルスを印加し、そして第２ゲート線ド
ライバ４８が下側ガラス基板２３のゲート線Ｇ２にゲー
ト・パルスを印加し、そして期間Ｔ３に、第１ゲート線
ドライバ４７が上側ガラス基板２２のゲート線Ｇ３にゲ
ート・パルスを印加し、そして第２ゲート線ドライバ４
８が下側ガラス基板２３のゲート線Ｇ３にゲート・パル
スを印加し、以下この動作が続く。

【００７３】上側及び下側ガラス基板２２及び２３のゲ
ート線へのゲート・パルスの印加の間、第１データ線ド
ライバ４５及び第２データ線ドライバ４６は、上側及び
下側ガラス基板２２及び２３のデータ線Ｄ１乃至ＤＮに
データ・パルスを同時に供給する。１つのゲート・パル
ス即ちゲート信号が１つのゲート線に印加されている間
に、このゲート線に沿ったすべてのデータ線Ｄ１乃至Ｄ
Ｎにデータ信号が同時に印加されることに注目された
い。

【００７４】図６の画素Ｐ１１に黒イメージが表示され
るとき、上側ガラス基板２２のデータ線Ｄ１に図９
（Ａ）の＋２．５Ｖの正のデータ・パルス４９が印加さ
れ（これは図３（Ｂ）に示す状態に液晶分子を切り替え
るためのスイッチング電圧５Ｖの半分である）、そして
下側ガラス基板２３のデータ線Ｄ１に−２．５Ｖの負の
データ・パルス５０が印加され（これは図３（Ｂ）に示
す状態に液晶分子を切り替えるためのスイッチング電圧
５Ｖの半分である）、この結果、５Ｖが画素Ｐ１１の液
晶材料に印加されて、液晶分子は図３（Ｂ）に示すよう
に電界の方向に沿って整列されて黒イメージを表示す
る。図９は完全に黒のイメージを表示するためのデータ
・パルスを示しているが、この黒レベル、白レベル及び
種々なグレイ・レベルを表示するために種々な電圧レベ
ルを使用できることに注目されたい。

【００７５】図６の画素Ｐ１２に白イメージが表示され
るとき、上側ガラス基板２２のデータ線Ｄ２に−２．５
Ｖの負のデータ・パルスが印加され、そして下側ガラス
基板２３のデータ線Ｄ２に−２．５Ｖの負のデータ・パ
ルスが印加され、この結果、０Ｖが画素Ｐ１２の液晶材
料に印加されて、液晶分子は図３（Ａ）に示すようにツ
イストされた状態に留まり、白イメージを表示する。

【００７６】図１０を参照すると、本発明に従うカラー
ＬＣＤ装置２１の構造の一部分の断面が示されている。
ガラス基板２２及び２３上の構造は本発明の概念を示す
ために簡略化されていることに注目されたい。この第１
実施例の構造は点欠陥及び線欠陥の影響を減少できる。
ＬＣＤ装置２１は、上側ガラス基板２２，下側ガラス基
板２３，上側偏光板２５，下側偏光板２４及びバック・
ライト装置２６を含む。

【００７７】下側ガラス基板２３上の構造を説明する
と、データ線Ｄ１乃至Ｄ４がこの下側ガラス基板２３に
形成されている。データ線は３つの層、即ちＭｏ層、Ａ
ｌ層及びＭｏ層で構成されている。表示電極即ちＩＴＯ
層２９は、データ線相互間の表面領域に形成されてい
る。パッシベーション層３０（例えば、ＳｉＮ_X層）
が、データ線を覆うように、そしてＩＴＯ層２９をデー
タ線から絶縁するように形成されている。ＭｏＷ又はＣ
ｕから作られたブラック・マトリクス３２がパッシベー
ション層３０のそれぞれの上に形成されている。ラビン
グ層３１（例えばポリイミド層）が、全体の構造を覆う
ように形成されている。長さＬ３は、バック・ライト装
置からの光が通過する開口の長さを示す。ＩＴＯ層２９
のエッジで電界が歪むのを防止するために、パッシベー
ション層３０及びブラック・マトリクス３２は、長さＬ
４だけＩＴＯ層２９のエッジを覆っている。

【００７８】上側ガラス基板２２上の構造を説明する
と、下側ガラス基板と同様に、データ線Ｄ１乃至Ｄ４、
パッシベーション層３４，表示電極即ちＩＴＯ層３３及
びラビング層３６がこの上側ガラス基板２２に形成され
ている。下側ガラス基板２３のＩＴＯ層２９にそれぞれ
対面するように、赤のカラーフィルタ３５Ｒ、緑のカラ
ーフィルタ３５Ｇ及び青のカラーフィルタ３５ＢがＩＴ
Ｏ層３３の上に形成されている。ラビング層３６が、カ
ラー・フィルタ及びパッシベーション層３４を覆うよう
に形成されている。ラビング層３１のラビング方向とラ
ビング層３６のラビング方向との角度は、図３の従来技
術の場合のように約９０度である。ラビング層３１とラ
ビング層３６との間に、ねじれネマチック（ＴＮ）液晶
材料（図示せず）が挟まれており、そしてラビング層３
１とラビング層３６との間で、図３の従来技術の場合の
ように約９０度ツイストされている。バック・ライト装
置２６は白色光を発生する。偏光板２４は、ラビング層
３１のラビング方向に平行な偏光面を有し、そしてこの
偏光面に平行な光を通過させる。偏光板２５は、ラビン
グ層３６のラビング方向に平行な偏光面を有し、そして
この偏光面に平行な光を通過させる。

【００７９】スイッチング電圧がＩＴＯ層２９及び３３
の間に印加されないときに、液晶分子はラビング層３１
及び３６の間で９０度ツイストされている。この場合、
偏光板２４を通過した偏光は、ツイストされている液晶
分子を介して９０度回転されて偏光板２５を通過して、
これにより白イメージが表示される。スイッチング電圧
がＩＴＯ層２９及び３３の間に印加されると、液晶分子
は図３（Ｂ）に示すように電界の方向に整列され、偏光
板２４からの偏光は回転されずに液晶分子を通過し、そ
してこの偏光は偏光板２５により遮断されて黒イメージ
が表示される。このように、ＬＣＤ装置２１は、ＩＴＯ
層２９及び３３の間にスイッチング電圧が印加されない
ときに白イメージを表示する（図３（Ａ））ノーマリ・
ホワイト・モードで動作する。

【００８０】点欠陥又は線欠陥がＴＦＴアレイに存在す
るときの本発明に従うイメージの回復について説明する
と、本発明に従うＬＣＤ装置は点欠陥又は線欠陥に基づ
いて失われたイメージの部分的回復又は完全回復を行う
ことができる。

【００８１】イメージの部分的回復：図６の上側ガラス
基板２２上のＴＦＴの破損に基づいて画素Ｐ１１に点欠
陥が生じ、そして上側ガラス基板２２のデータ線Ｄ１の
部分５０とゲート線Ｇ１の部分５１とで線欠陥が生じて
いるとする。図４に示す部分Ａ及びＢにおいて修理され
ていない従来のＬＣＤ装置では、欠陥による画素に黒い
イメージ又はドットを表示できない。その理由は、液晶
分子を図３（Ｂ）に示すように整列させる電圧を液晶材
料に印加できないからである。

【００８２】本発明に従うＬＣＤ装置は、追加の補償回
路を必要とせずに点欠陥及び線欠陥を固有的に部分回復
させることができる。その理由は、ゲート線及びデータ
線のアレイが上側及び下側ガラス基板２２及び２３のそ
れぞれに形成されているからである。更に具体的に説明
すると、上側ガラス基板２２上のＴＦＴの破損に基づい
て、第１データ線ドライバ４５から図９（Ａ）のデータ
・パルス（例えばデータ・パルス４９，これは液晶材料
のスイッチング電圧の半分の値を有する）が、画素Ｐ１
１のうち上側ガラス基板２２の表示電極に印加されなく
ても、この画素Ｐ１１のうち下側ガラス基板２３上の表
示電極に、第２データ線ドライバ４６から図９（Ａ）の
データ・パルス（例えばデータ・パルス５０，これは液
晶材料のスイッチング電圧の半分の値を有する）が印加
され、これにより画素Ｐ１１の液晶材料は、白レベル及
び黒レベルの間の半分のレベルであるグレイ・イメージ
を表示するようにスイッチされる。このようにして、点
欠陥を有する画素Ｐ１１は、２．５Ｖのレベルに対応す
るグレイ・イメージを固有的に表示することができる。

【００８３】上述の点欠陥の場合と同様にして、上側ガ
ラス基板２２上のデータ線Ｄ１の破損部５０に基づいて
線欠陥とされた画素Ｐ３１乃至ＰＭ１は、グレイ・イメ
ージを表示することができる。そして同様にして、上側
ガラス基板２２上のゲート線Ｇ１の破損部５１に基づい
て線欠陥とされた画素Ｐ１５乃至Ｐ１Ｎは、グレイ・イ
メージを表示することができる。

【００８４】イメージの完全回復：本発明に従うこの方
式においては、点欠陥の画素及び線欠陥に含まれる画素
の黒イメージは完全に回復されることができる。この完
全回復を説明する前に、図８に示されている回路の動作
を説明する。制御装置５３は、制御線５８を介して第１
及び第２データ線ドライバ４５及び４６と第１及び第２
ゲート線ドライバ４７及び４８の動作を制御する。例え
ばパーソナル・コンピュータのようなホスト・プロセッ
サ５４は、ゲート線に沿った画素ラインのデータ信号を
データ・バスを介してデータ・バッファ５５に送る。デ
ータ・バッファ５５は、白レベル、種々なグレイ・レベ
ル及び黒レベルを表すデータ信号に対応した種々な電圧
源を含み、そして第１データ線ドライバ４５に対する第
１のサブ・バッファＡ及び第２データ線ドライバ４６に
対応する第２サブ・バッファＢを有する。説明を簡単に
するために本明細書においては白レベル及び黒レベルを
使用する例が示されていることに注目されたい。サブ・
バッファＡ及びＢのそれぞれは、ゲート線に沿った１画
素ラインの画素の数に等しい複数のバッファ・ステージ
を有する。データ・バッファ５５はホスト・プロセッサ
５４から送られた１つのデータ信号に対応する電圧レベ
ルを選択して、これをサブ・バッファＡ又はＢの１つの
バッファ・ステージに記憶する。例えば、黒イメージが
画素Ｐ１１に表示される場合には、奇数フレームの間デ
ータ・バッファ５５は、サブ・バッファＡの第１番目の
バッファ・ステージに＋２．５Ｖを記憶し、そしてサブ
・バッファＢの第１番目のバッファ・ステージに−２．
５Ｖを記憶する。このような記憶動作が、サブ・バッフ
ァＡ及びＢのすべてのバッファ・ステージについて行わ
れる。上記のデータ・バッファの動作はこの分野で周知
であるので、詳細な動作は説明しない。

【００８５】イメージの完全回復を行うために、制御線
５７，スイッチ５６及びメモリ５２内のメモリ・スペー
スが本発明に従って追加されている。第１ステップにお
いて、上側又は下側ガラス基板２２又は２３上の線欠陥
又は線欠陥の位置が、この分野で周知のアレイ・テスタ
により検出される。本発明によると、図６に示すような
点欠陥、データ線欠陥及びゲート線欠陥が検出される
と、次のような３つの情報が発生されてそしてメモリ５
２のメモリ・スペースに記憶される。

【００８６】（Ａ）欠陥画素（Ｐ１１）の位置を表すデ
ータと、この欠陥画素（Ｐ１１）の画素領域が形成され
ている、上側及び下側ガラス基板の一方を示す識別デー
タ（この場合には、上側ガラス基板２２を示すビット”
１”）とを含む点欠陥情報；（Ｂ）データ線（Ｄ１）上の欠陥（５０）の位置（この
場合には、ゲート線Ｇ２とゲート線Ｇ３の間の位置）を
表すデータと、この欠陥データ線（Ｄ１）が形成されて
いる、上側及び下側ガラス基板の一方を示す識別データ
（ビット”１”）とを含むデータ線欠陥情報；及び（Ｃ）ゲート線（Ｇ１）上の欠陥（５１）の位置（この
場合には、データ線Ｄ４とデータ線Ｄ５との間の位置）
を表すデータと、この欠陥ゲート線（Ｇ１）が形成され
ている、上側及び下側ガラス基板の一方を示す識別デー
タ（ビット”１”）とを含むゲート線欠陥情報。

【００８７】第２ステップにおいて、制御装置５３は、
メモリ・スペースから点欠陥情報、データ線欠陥情報及
びゲート線欠陥情報を取り出す。

【００８８】第３ステップにおいて、イメージの表示が
開始される。このため、制御線５８を介する制御装置５
３の制御のもとで、データ・バッファ５５はホスト・プ
ロセッサ５４から、ゲート線Ｇ１に沿った１画素行のデ
ータ信号を受け取る。

【００８９】第４ステップにおいて、制御装置５３は、
このゲート線Ｇ１に沿った第１画素行に、点欠陥、デー
タ線欠陥又はゲート線欠陥により影響を受ける画素が存
在するか否かを調べ、そして画素Ｐ１１のうち上側ガラ
ス基板２２の画素領域が点欠陥を有し、そして上側ガラ
ス基板２２のゲート線Ｇ１がデータ線Ｄ４とＤ５との間
の位置で破断されていることを見いだす。

【００９０】第５ステップにおいて、制御装置５３は、
点欠陥により影響を受ける画素Ｐ１１に対するデータ信
号と、ゲート線欠陥により影響を受ける画素Ｐ１５乃至
Ｐ１Ｎに対するデータ信号をデータ・バス５９を介して
モニタする。

【００９１】第６ステップにおいて、制御装置５３は、
これらの画素が、黒レベル・イメージを表示する電圧、
即ち、電圧０Ｖの印加を必要とする安定状態から液晶材
料の状態をスイッチする電圧の印加を必要としているか
否かを調べる。画素Ｐ１１及び画素Ｐ１５乃至Ｐ１Ｎに
表示されるイメージが次のようであると仮定する。

【００９２】画素Ｐ１１：黒画素Ｐ１５：黒画素Ｐ１６：黒画素Ｐ１７−Ｐ１Ｎ：白黒イメージを表示する画素は、図３に示すように、上側
及び下側ガラス基板２２及び２３のデータ線相互間への
電圧の印加を必要とする。

【００９３】第７ステップにおいて、制御装置５３は、
制御線５７を介してスイッチ５６を制御して、奇数フレ
ーム期間の間、図９（Ｂ）に示すように、第２データ線
ドライバ４６に接続されたサブ・バッファＢの画素Ｐ１
１に対する第１バッファ・ステージ、画素Ｐ１５に対す
る第５バッファ・ステージ及び画素Ｐ１６に対する第６
バッファ・ステージに電圧−５．０Ｖを印加する。これ
により、両ガラス基板２２及び２３へのゲート線Ｇ１へ
のゲート・パルスの印加の間、下側ガラス基板２３の画
素Ｐ１１，Ｐ１５及びＰ１６の画素領域に、データ線Ｄ
１，Ｄ５及びＤ６を介して−５．０Ｖが印加され、これ
ら画素Ｐ１１，Ｐ１５及びＰ１６の液晶材料は図３
（Ｂ）に示すように電界に沿って整列されて、これら点
欠陥及びゲート線欠陥により影響を受けた画素Ｐ１１，
Ｐ１５及びＰ１６に黒イメージが表示される。

【００９４】このようにして、制御装置５３は、画素Ｐ
１１のうち上側ガラス基板２２上の画素領域が点欠陥で
あることを示す点欠陥情報に応答して、この点欠陥画素
Ｐ１１のうち下側ガラス基板２３に形成されている画素
領域に印加するデータ信号の値を、奇数フレームの間電
圧−５．０Ｖに増大しそして偶数フレームの間＋５．０
Ｖに増大し、そして制御装置５３は、上側ガラス基板２
２上のゲート線Ｇ１が破損部５１を含むことを表すゲー
ト線欠陥情報に応答して、このゲート線欠陥により影響
を受けている画素Ｐ１５及びＰ１６のうち下側ガラス基
板２３に形成されている画素領域に印加するデータ信号
の値を、奇数フレームの間電圧−５．０Ｖに増大しそし
て偶数フレームの間＋５．０Ｖに増大する。

【００９５】次に、ゲート線Ｇ２に沿う第２画素行にイ
メージが表示される。上側ガラス基板２２のデータ線Ｄ
１の欠陥５０により画素Ｐ３１乃至ＰＭ１が影響を受け
ていることを制御装置５３が知っていることに注目され
たい。制御装置５３は上述の第３乃至第７ステップの動
作を行う。ゲート線Ｇ２に沿う第２画素行は、点欠陥、
データ線欠陥又はゲート線欠陥により影響を受ける画素
を含んでいないので、サブ・バッファＡ及びＢ内のデー
タ信号の電圧は補償されない。そしてイメージが第２画
素行に表示される。

【００９６】次に、ゲート線Ｇ３に沿う第３画素行にイ
メージを表示する動作が開始される。制御装置５３は上
述の第３乃至第７ステップの動作を行う。

【００９７】第３ステップにおいて、制御線５８を介す
る制御装置５３の制御のもとで、データ・バッファ５５
はホスト・プロセッサ５４から、ゲート線Ｇ３に沿った
１画素行のデータ信号を受け取る。

【００９８】第４ステップにおいて、制御装置５３は、
このゲート線Ｇ３に沿った第１画素行に、点欠陥、デー
タ線欠陥又はゲート線欠陥により影響を受ける画素が存
在するか否かを調べ、そして上側ガラス基板２２のデー
タ線Ｄ１がゲート線Ｇ２とＧ３との間に欠陥５０を有す
ることを見いだす。

【００９９】第５ステップにおいて、制御装置５３は、
データ線欠陥により影響を受ける画素Ｐ３１に対するデ
ータ信号をデータ・バス５９を介してモニタする。

【０１００】第６ステップにおいて、制御装置５３は、
この画素Ｐ３１が、黒レベル・イメージを表示する電圧
の印加を必要としているか否かを調べる。黒イメージを
表示する画素Ｐ３１は、図３に示すように、上側及び下
側ガラス基板２２及び２３の両方のデータ線の間に５．
０Ｖの振幅の電圧の印加を必要とする。

【０１０１】第７ステップにおいて、制御装置５３は、
制御線５７を介してスイッチ５６を制御して、奇数フレ
ーム期間の間図９（Ｂ）に示すように、第２データ線ド
ライバ４６に接続されたサブ・バッファＢの画素Ｐ３１
に対するバッファ・ステージに電圧−５．０Ｖを印加す
る。これにより、両ガラス基板２２及び２３へのゲート
線Ｇ３へのゲート・パルスの印加の間、下側ガラス基板
２３の画素Ｐ３１の画素領域に、データ線Ｄ１を介して
−５．０Ｖが印加され、この画素Ｐ３１の液晶材料は図
３（Ｂ）に示すように電界に沿って整列されて、データ
線欠陥により影響を受けた画素Ｐ３１に黒イメージが表
示される。

【０１０２】上述の動作は、ゲート線Ｇ４乃至ＧＭに沿
った画素行に対して繰り返され、これによりデータ線欠
陥により影響を受けている画素Ｐ３１乃至ＰＭ１の黒イ
メージが完全に回復される。

【０１０３】このようにして、制御装置５３は、データ
欠陥情報に応答して、上側ガラス基板２２上のデータ線
Ｄ１のデータ線欠陥により影響を受ける画素Ｐ３１乃至
ＰＭ１のそれぞれのうち下側ガラス基板２３に形成され
ている画素領域に印加するデータ信号の値を、奇数フレ
ームの間電圧−５．０Ｖに増大しそして偶数フレームの
間＋５．０Ｖに増大する。

【０１０４】本発明に従う第１実施例のＬＣＤアレイの
製造方法について説明する。図１１は、本発明に従う製
造方法の第１ステップにおいて、１枚のガラス基板上に
形成された、上側ガラス基板２２及び下側ガラス基板２
３の画素アレイを示す。

【０１０５】第１ステップにおいて、上側ガラス基板２
２（点線で示す）の画素アレイ及び下側ガラス基板２３
（点線で示す）の画素アレイが１枚のガラス基板７０の
第１即ち上側部分（２２）及び第２即ち下側部分（２
３）にそれぞれ形成される。ガラス基板７０が後述する
切断ステップにおいて点線２２及び２３に沿って切断さ
れると、点線２２で示す第１部分は上側ガラス基板２２
となり、そして点線２３で示す第２部分は下側ガラス基
板２３となることに注目されたい。前述のように画素ア
レイは、ゲート線、データ線及び画素領域を含み、そし
てデータ線パッドがデータ線に接続され、そしてゲート
線パッドがゲート線に接続されている。ゲート線及びデ
ータ線の交点のそれぞれに隣接する画素領域は、図６
（Ｂ）に示すようにスイッチング素子即ちＴＦＴ２７及
びＩＴＯ層２９（３３）を含む。図を簡略化するため
に、各画素領域のＴＦＴ及びＩＴＯ層は図１１に示され
ていないことに注目されたい。ゲート線はＴＦＴ２７の
ゲートに接続され、データ線はＴＦＴのドレインに接続
され、そしてＴＦＴのソースはＩＴＯ層即ち表示電極２
９（３３）に接続されている。画素領域の製造ステップ
については、図２６及び２７を参照して後述する。

【０１０６】上側及び下側の両ガラス基板２２及び２３
の画素アレイを１枚のガラス基板７０に形成する理由
は、２つの画素アレイを同一プロセス・パラメータのも
とで製造し、これにより一方の画素アレイの寸法的精度
を他方の画素アレイのものと同じにすることができる。
一方の画素アレイが他方の画素アレイに対面しているの
で、本発明のＬＣＤ装置においては寸法的精度が非常に
重要である。このような寸法的精度は、一方のガラス基
板に共通電極及びカラー・フィルタが形成されそして他
方のガラス基板に画素アレイが形成されている従来のＬ
ＣＤ装置においては要求されない。

【０１０７】第１及び第２部分のそれぞれは、上側エッ
ジ、下側エッジ、左側エッジ及び右側エッジを有する。
更に具体的にいうならば、第２部分すなわち上側ガラス
基板２２は、上側エッジ２２Ｕ及び左側エッジ２２Ｌを
有する。図１１の右側に示されている第１部分２２の左
側エッジ２２Ｌは、後述の第３ステップにおいて第１部
分２２の画素アレイが第２部分２３の画素アレイに対面
されるときに左側エッジとなることに注目されたい。第
２部分すなわち下側ガラス基板２３は右側エッジ２３Ｒ
及び下側エッジ２３Ｂを有する。

【０１０８】第１部分２２の上側エッジ２２Ｕに隣接す
る第１領域のデータ線パッド３８はデータ線Ｄ１−ＤＮ
にそれぞれ接続されており、第１部分２２の左側エッジ
２２Ｌに隣接する第２領域のゲート線パッド３９はゲー
ト線Ｇ１−ＧＮにそれぞれ接続されており、第２部分２
３の下側エッジ２３Ｂに隣接する第３領域のデータ線パ
ッド４０はデータ線Ｄ１−ＤＮにそれぞれ接続されてお
り、そして第２部分２３の右側エッジ２３Ｒに隣接する
第４領域のゲート線パッド４１はゲート線Ｇ１−ＧＮに
それぞれ接続されている。

【０１０９】第２ステップにおいて、ガラス基板７０は
点線２２及び２３に沿って切断される。

【０１１０】第３ステップにおいて、図５に示すよう
に、上側ガラス基板２２に画素アレイを下側ガラス基板
２３の画素アレイに整列させるように上側ガラス基板２
２及び下側ガラス基板２３とが配列される。図５及び図
１１に示されている封止領域４４に封止材料が付着され
ていることに注目されたい。第１実施例のＬＣＤ装置の
製造においては図６（Ａ）に示すように、上側ガラス基
板２２のゲート線Ｇ１乃至ＧＭは下側ガラス基板２３の
ゲート線Ｇ１乃至ＧＭにそれぞれ対面されており、そし
て上側ガラス基板２２のデータ線Ｄ１乃至ＤＮは下側ガ
ラス基板２３のデータ線Ｄ１乃至ＤＮにそれぞれ対面さ
れている。

【０１１１】第４ステップにおいて、封止材料が硬化さ
れこれにより上側ガラス基板２２及び下側ガラス基板２
３は図５及び図１１に示す封止領域４４に沿って接着さ
れ、そして上側及び下側の両ガラス基板２２及び２３の
画素アレイはこの封止領域４４により囲まれた領域内に
封入される。

【０１１２】第５ステップにおいて、液晶材料（この第
１実施例の場合にはＴＮ液晶材料）が封止領域４４の小
さな開口を介してこの領域４４により囲まれた空間内に
充填され、そしてこの開口が閉ざされる。

【０１１３】第６ステップにおいて、ＩＣモジュール４
２Ａ−４２Ｆ及び４３Ａ−乃至４３Ｆが図５に示すよう
に接続パッドに接続するように装着される。更に具体的
に説明すると、第１データ線ドライバ４５が、上側ガラ
ス基板２２の上側エッジに隣接した第１領域のデータ線
パッド３８に接続され、第１ゲート線ドライバ４７が上
側ガラス基板２２の左側エッジに隣接した第２領域のゲ
ート線パッド３９に接続され、第２データ線ドライバ４
６が、下側ガラス基板２３の下側エッジに隣接した第３
領域のデータ線パッド４０に接続され、そして第２ゲー
ト線ドライバ４８が下側ガラス基板２３の右側エッジに
隣接した第４領域のゲート線パッド４１に接続される。

【０１１４】本発明の第２実施例：図１２及び図１３
は、本発明の第２実施例の第１即ち上側ガラス基板２２
上の画素アレイ及び第２即ち下側ガラス基板２３上の画
素アレイの配列を示す。この第２実施例のＬＣＤ装置の
構造は、下側ガラス基板２３の画素アレイに対する上側
ガラス基板２２の画素アレイの位置づけを除いて、第１
実施例とほぼ同じであることに注目されたい。

【０１１５】本発明の第２実施例は、ユーザにより観察
されるゲート線に沿った水平方向の画素の数を、第１実
施例の画素の数の２倍に増大する。第２実施例におい
て、上側ガラス基板２２の各画素領域は、下側ガラス基
板２３の各画素領域に対して、画素領域の幅（即ちゲー
ト線に沿った長さ）の半分に等しい距離だけ水平方向
（ゲート線に沿った方向）にシフトされている。上側ガ
ラス基板２２の各画素領域は下側ガラス基板２３の各画
素領域に対し垂直方向（即ち、データ線に沿った方向）
にはシフトされていない。即ち、上側ガラス基板２２の
各画素領域は下側ガラス基板２３の各画素領域に対し垂
直方向において整列されている。この整列は、上側ガラ
ス基板２２のゲート線を下側ガラス基板２３のゲート線
に整列させることにより行われる。以下の説明におい
て、画素領域の幅（即ち、ゲート線に沿った長さ）は、
１つのゲート線の中心と隣接するゲート線の中心との間
の距離に等しいとする。

【０１１６】１つのデータ線（例えば，ＤＵ（Ｘ−１）
又はＤＬ（Ｘ−１））の中心と、次のデータ線（例え
ば、ＤＵ（Ｘ）又はＤＬ（Ｘ））の中心との間の距離は
距離ＬＸであり、そして１つのゲート線（例えば、ＧＵ
（Ｘ−１）又はＧＬ（Ｘ−１））の中心と次のゲート線
（例えば、ＧＵ（Ｘ）又はＧＬ（Ｘ））の中心との間の
距離は距離ＬＹである。図１３の点線７１が示すよう
に、上側ガラス基板２２のゲート線は下側ガラス基板２
３のゲート線にそれぞれ整列され、そして上側ガラス基
板２２の各データ線は、下側ガラス基板２３のデータ線
相互間の中間位置に整列されている。更に具体的にいう
と、中間位置は、データ線の中心からＬＸ／２だけ離れ
ている。即ち、上側ガラス基板２２のデータ線は、下側
ガラス基板２３のデータ線に対して、ゲート線に沿った
水平方向においてＬＸ／２だけシフトされている。

【０１１７】前述のように上側及び下側ガラス基板２２
及び２３のそれぞれの画素アレイは、複数の画素領域を
含み、そして各画素領域は、ゲート線及びデータ線の交
点のそれぞれに隣接する領域に形成され、そして画素領
域は、図１３の１つの画素領域に示すようにＴＦＴ２７
及び表示電極２９を含む。上側ガラス基板２２のデータ
線の位置を下側ガラス基板２３のデータ線の位置からシ
フトすることにより、上側及び下側ガラス基板の１つの
画素電極２９は２つの画素領域に分割される。上側ガラ
ス基板２２のゲート線（例えば、ＧＵ（Ｘ−１））とデ
ータ線（例えば、ＤＵ（Ｘ−１））との交点の１つの画
素領域は、２つの画素領域（Ｐ１１，Ｐ１２）を形成す
るように垂直方向において分割され、これによりユーザ
により観察される水平方向の画素の数が、第１実施例の
画素の数の２倍に増大される。

【０１１８】第２実施例の動作を図１４を参照して説明
する。図１４は上側及び下側ガラス基板２２及び２３の
ゲート線及びデータ線に印加されるゲート・パルス及び
データ・パルスを示す。画素Ｐ１２が白イメージを表示
し、画素Ｐ１３が黒イメージを表示し画素Ｐ１４が白イ
メージを表示し、そして画素Ｐ１５が白イメージを表示
するものとする。

【０１１９】画素Ｐ１２（白イメージ）：画素Ｐ１２
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ−
１）の交点にある上側画素領域の右側半分と、ゲート線
ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ−１）の交点にあ
る下側画素領域の左側半分とにより構成される。白イメ
ージを表示するには、図３（Ａ）に示すように電圧０Ｖ
が液晶材料に印加されねばならない。電圧−２．５Ｖが
データ線ＤＵ（Ｘ−１）に印加されているものとする。
データ線ＤＬ（Ｘ−１）に印加される電圧は、データ線
ＤＵ（Ｘ−１）上の電圧の値に基づいて選択されること
に注目されたい。従って、図１４に示すように、ゲート
線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート・パル
スの印加の間、電圧−２．５Ｖがデータ線ＤＵ（Ｘ−
１）に印加され、そして電圧−２．５Ｖがデータ線ＤＬ
（Ｘ−１）に印加される。

【０１２０】画素Ｐ１３（黒イメージ）：画素Ｐ１３
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の
交点にある上側画素領域の左側半分と、ゲート線ＧＬ
（Ｘ−１）及びデータ線ＤＬ（Ｘ−１）の交点にある下
側画素領域の右側半分とにより構成される。黒イメージ
を表示するには、図３（Ｂ）に示すように電圧５Ｖが液
晶材料に印加されねばならない。電圧−２．５Ｖがデー
タ線ＤＬ（Ｘ−１）に印加されているので、データ線Ｄ
Ｕ（Ｘ）に印加される電圧は、データ線ＤＬ（Ｘ−１）
上の電圧の値に基づいて選択される。従って、図１４に
示すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−
１）へのゲート・パルスの印加の間、電圧＋２．５Ｖが
データ線ＤＵ（Ｘ）に印加され、そして電圧−２．５Ｖ
がデータ線ＤＬ（Ｘ−１）に印加される。

【０１２１】画素Ｐ１４（白イメージ）：画素Ｐ１４
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の
交点にある上側画素領域の右側半分と、ゲート線ＧＬ
（Ｘ−１）及びデータ線ＤＬ（Ｘ）の交点にある下側画
素領域の左側半分とにより構成される。白イメージを表
示するには、図３（Ａ）に示すように電圧０Ｖが液晶材
料に印加されねばならない。電圧＋２．５Ｖがデータ線
ＤＵ（Ｘ）に印加されているので、データ線ＤＬ（Ｘ）
に印加される電圧は、データ線ＤＵ（Ｘ）上の電圧の値
に基づいて選択される。従って、図１４に示すように、
ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート
・パルスの印加の間、電圧＋２．５Ｖがデータ線ＤＵ
（Ｘ）に印加され、そして電圧＋２．５Ｖがデータ線Ｄ
Ｌ（Ｘ）に印加される。

【０１２２】画素Ｐ１５（白イメージ）：画素Ｐ１５
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ＋
１）の交点にある上側画素領域の左側半分と、ゲート線
ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ）の交点にある下
側画素領域の右側半分とにより構成される。白イメージ
を表示するには、図３（Ａ）に示すように電圧０Ｖが液
晶材料に印加されねばならない。電圧＋２．５Ｖがデー
タ線ＤＬ（Ｘ）に印加されているので、データ線ＤＵ
（Ｘ＋１）に印加される電圧は、データ線ＤＬ（Ｘ）上
の電圧の値に基づいて選択される。従って、図１４に示
すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）
へのゲート・パルスの印加の間、電圧＋２．５Ｖがデー
タ線ＤＵ（Ｘ＋１）に印加され、そして電圧＋２．５Ｖ
がデータ線ＤＬ（Ｘ）に印加される。

【０１２３】イメージを表示する動作を４つの画素だけ
について説明したが、上述の動作が第２実施例のすべて
の画素に対して行われる。

【０１２４】図８に示す第１及び第２データ線ドライバ
４５及び４６は、上側及び下側ゲート線へのゲート・パ
ルスの印加の間、上述のようなデータ信号を上側及び下
側データ線のそれぞれに同時に印加する。

【０１２５】図１５は、図１２の点線１５Ａ−１５Ｂに
沿った上側及び下側ガラス基板２２及び２３上の構造の
断面を示す。ガラス基板２２及び２３上の構造は本発明
の概念を示すために簡略化されていることに注目された
い。第２実施例のＬＣＤ装置は、図１０の上側偏光板２
５、下側偏光板２４及びバック・ライト装置２６を含む
が、これらは図１５に示されていない。

【０１２６】下側ガラス基板２３上の構造を説明する
と、データ線ＤＬ（Ｘ−１），ＤＬ（Ｘ）及びＤＬ（Ｘ
＋１）が下側ガラス基板２３に形成されている。データ
線は、３つの層、即ちＭｏ層，Ａｌ層及びＭｏ層、によ
り構成される。表示電極即ちＩＴＯ層７２がデータ線相
互間の位置でガラス基板２３上に形成されている。例え
ば、ＳｉＮ_X層のようなパッシベーション層７４がデー
タ線を覆うように、そしてＩＴＯ層７４をデータ線から
絶縁するように形成される。

【０１２７】ブラック・マトリクス７８は、上側ガラス
基板２２のデータ線のそれぞれと対面するように下側ガ
ラス基板２３上に形成される。図２６に示すような逆ス
タガ型のＴＦＴが画素領域のスイッチング素子として使
用される場合には、ＭｏＷにより形成されるゲート線と
ブラック・マトリクス７８（７９）（図２６のブラック
・マトリクス９７に対応する）が下側又は上側ガラス基
板２３又は２２に同時に形成され；そして図２７に示す
ようなスタガ型のＴＦＴが画素領域のスイッチング素子
として使用される場合には、Ｍｏ又はＣｕにより形成さ
れる光遮断層１２１と、ブラック・マトリクス１２２
（ブラック・マトリクス７８（７９）に対応する）が下
側又は上側ガラス基板２３又は２２上に同時に形成され
ることに注目されたい。ゲート線及びブラック・マトリ
クス７８のそれぞれの上側表面は、ＩＴＯ層７２及びラ
ビング層（例えば、ポリイミド層）７６をなめらかに形
成させるために傾斜されている。ラビング層７６は全体
の構造を覆うように形成される。データ線の中心とブラ
ック・マトリクス７８の中心との間の距離は上述の値Ｌ
Ｘ／２であり、これにより画素Ｐ１２，Ｐ１３，Ｐ１４
及びＰ１５が図１５に示すように規定される。

【０１２８】上側ガラス基板２２上の構造を説明する
と、上側ガラス基板２２上の構造は、この基板２２がカ
ラー・フィルタを含む点を除いて、下側ガラス基板２３
の構造とほぼ同じである。更に具体的にいうと、上側ガ
ラス基板２２は、ブラック・マトリクス７９，データ線
ＤＵ（Ｘ）及びＤＵ（Ｘ＋１）、パッシベーション層７
５，表示電極即ちＩＴＯ層７３及びラビング層７７を含
む。更に、１つの画素あたり１つのカラー・フィルタ
が、ＩＴＯ層７３及びラビング層７７の間に挟まれてい
る。例えば、青のカラー・フィルタ８０Ｂが画素Ｐ１２
に対して形成され、赤のカラー・フィルタ８０Ｒが画素
Ｐ１３に対して形成され、緑のカラー・フィルタ８０Ｇ
が画素Ｐ１４に対して形成され、そして、青のカラー・
フィルタ８０Ｂが画素Ｐ１５に対して形成されている。
ラビング層７７は、カラー・フィルタ及びパッシベーシ
ョン層７７を覆うように形成されている。図３の従来技
術の場合のように、ラビング層７６のラビング方向とラ
ビング層７７のラビング方向との間の角度は、約９０度
である。ＴＮ型の液晶材料（図示せず）が、下側ラビン
グ層７６と上側ラビング層７７との間に挟まれており、
そして、図３の従来技術の場合のように電圧０Ｖが印加
されたときに、ラビング層７６及びラビング層７７との
間で９０度だけツイストされる。

【０１２９】このようにして、それぞれ第２即ち下側ガ
ラス基板２３上の１つのデータ線に対面するように位置
決めされた複数個のブラック・マトリクス７９が、第１
即ち上側ガラス基板２２上にデータ線と平行になるよう
に形成され、そしてそれぞれ上側ガラス基板２２上の１
つのデータ線に対面するように位置決めされた複数個の
ブラック・マトリクス７８が、下側ガラス基板２３上に
データ線と平行になるように形成されている。複数個の
カラー・フィルタが上側ガラス基板２３上に形成され、
そして各カラーフィルタは上側データ線とブラック・マ
トリクスとの間の位置に形成されている。データ線の中
心とブラック・マトリクスの中心との間の距離は、ＬＸ
／２である。

【０１３０】図１６は、上側及び下側ガラス基板２２及
び２３上のデータ線とゲート線の配列を示す。データ線
とゲート線は、これらの交点において絶縁層により絶縁
されている。各画素領域のＴＦＴ及び表示電極は、図を
簡略化するために図１６には示されていない。それぞれ
下側ガラス基板２３上の１つのデータ線に対面するよう
に位置づけられた複数個のブラック・マトリクス７９が
上側ガラス基板２２上にデータ線と平行になるように形
成され、そしてそれぞれ上側ガラス基板２２上の１つの
データ線に対面するように位置づけられた複数個のブラ
ック・マトリクス７８が下側ガラス基板２３上にデータ
線と平行になるように形成されている。ゲート線の方向
と垂直な方向に延びるブラック・マトリクス７８及び７
９は、これらに隣接するゲート線との間の短絡を防止す
るためにゲート線から離されている。

【０１３１】第２実施例の製造プロセスは、第１実施例
の第１乃至第６ステップを含むが、第１及び第３ステッ
プは次のように変更されている。

【０１３２】第１ステップ：図２６に示すような逆スタ
ガ型のＴＦＴが画素領域のスイッチング素子として使用
される場合には、ＭｏＷにより形成されるゲート線とブ
ラック・マトリクス７８（７９）が下側又は上側ガラス
基板２３又は２２に同時に形成される。図２７に示すよ
うなスタガ型のＴＦＴが画素領域のスイッチング素子と
して使用される場合には、Ｍｏ又はＣｕにより形成され
る光遮断層１２１とブラック・マトリクス１２２が下側
又は上側ガラス基板２３又は２２上に同時に形成され
る。更に、複数個のブラック・マトリクスが上側ガラス
基板２２に形成され、そして各カラー・フィルタは上側
データ線とブラック・マトリクスとの間の位置に形成さ
れる。

【０１３３】第３ステップ：上側ガラス基板２２の各画
素領域は、下側ガラス基板２３の各画素領域に対して、
画素領域の幅（即ちゲート線に沿った長さ）の半分に等
しい距離だけ水平方向（ゲート線に沿った方向）にシフ
トされる。上側ガラス基板２２の各画素領域は下側ガラ
ス基板２３の各画素領域に対し垂直方向（即ち、データ
線に沿った方向）にはシフトされない。上側ガラス基板
２２のデータ線は、下側ガラス基板２３のブラック・マ
トリクス７８にそれぞれ対面され、そして下側ガラス基
板２３のデータ線は上側ガラス基板２２のブラック・マ
トリクス７９にそれぞれ対面される。

【０１３４】本発明の第３実施例：図１７及び図１８
は、本発明の第３実施例の第１即ち上側ガラス基板２２
上の画素アレイと第２即ち下側ガラス基板２３上の画素
アレイの配列を示す。この第３実施例のＬＣＤ装置の構
造は、下側ガラス基板２３の画素アレイに対する上側ガ
ラス基板２２の画素アレイの位置づけを除いて、第１実
施例とほぼ同じであることに注目されたい。

【０１３５】本発明の第３実施例は、ユーザにより観察
されるデータ線に沿った垂直方向の画素の数を、第１実
施例の画素の数の２倍に増大する。第３実施例におい
て、上側ガラス基板２２の各画素領域は、下側ガラス基
板２３の各画素領域に対して、画素領域の高さ（即ちデ
ータ線に沿った長さ）の半分に等しい距離だけ垂直方向
（データ線に沿った方向）にシフトされている。上側ガ
ラス基板２２の各画素領域は下側ガラス基板２３の各画
素領域に対し水平方向（即ち、ゲート線に沿った方向）
にはシフトされていない。即ち、上側ガラス基板２２の
各画素領域は下側ガラス基板２３の各画素領域に対し水
平方向において整列されている。この整列は、上側ガラ
ス基板２２のデータ線を下側ガラス基板２３のデータ線
に整列させることにより行われる。

【０１３６】以下の説明において、画素領域の高さ（即
ち、データ線に沿った長さ）は、１つのデータ線の中心
と隣接するデータ線の中心との間の距離に等しいとす
る。１つのデータ線（例えば，ＤＵ（Ｘ−１）又はＤＬ
（Ｘ−１））の中心と、次のデータ線（例えば、ＤＵ
（Ｘ）又はＤＬ（Ｘ））の中心との間の距離は距離ＬＸ
であり、そして１つのゲート線（例えば、ＧＵ（Ｘ−
１）又はＧＬ（Ｘ−１））の中心と次のゲート線（例え
ば、ＧＵ（Ｘ）又はＧＬ（Ｘ））の中心との間の距離は
距離ＬＹである。図１８の点線８１が示すように、上側
ガラス基板２２のデータ線は下側ガラス基板２３のデー
タ線にそれぞれ整列され、そして上側ガラス基板２２の
各ゲート線は、下側ガラス基板２３のゲート線相互間の
中間位置に整列されている。更に具体的にいうと、中間
位置は、ゲート線の中心からＬＹ／２だけ離れている。
即ち、上側ガラス基板２２のゲート線は、下側ガラス基
板２３のゲート線に対して、データ線に沿った垂直方向
においてＬＹ／２だけシフトされている。

【０１３７】前述のように上側及び下側ガラス基板２２
及び２３上のそれぞれの画素アレイは、複数の画素領域
を含み、そして各画素領域は、ゲート線及びデータ線の
交点のそれぞれに隣接する領域に形成され、そして画素
領域は、図１８の１つの画素領域に示すようにＴＦＴ２
７及び表示電極２９を含む。上側ガラス基板２２のゲー
ト線の位置を下側ガラス基板２３のゲート線の位置から
シフトすることにより、上側及び下側ガラス基板の１つ
の画素電極２９は２つの画素領域に分割される。上側ガ
ラス基板２２のゲート線（例えば、ＧＵ（Ｘ−１））と
データ線（例えば、ＤＵ（Ｘ−１））との交点の１つの
画素領域は、２つの画素領域（Ｐ１１，Ｐ２１）を形成
するように水平方向において分割され、これによりユー
ザにより観察される垂直方向の画素の数が、第１実施例
の画素の数の２倍に増大される。

【０１３８】第３実施例の動作を図１９を参照して説明
する。図１９は上側及び下側ガラス基板２２及び２３の
ゲート線及びデータ線に印加されるゲート・パルス及び
データ・パルスを示す。画素Ｐ２１が黒イメージを表示
し、画素Ｐ３１が白イメージを表示し、そして画素Ｐ４
１が黒イメージを表示するものとする。

【０１３９】第３実施例において、上側ガラス基板２２
へのゲート・パルスの位相は、下側ガラス基板２３への
ゲート・パルスの位相に対して、ゲート・パルスの継続
時間の半分にほぼ等しい期間Ｔだけシフトされている。
例えば１画素行に関連するゲート・パルスＧＵ（Ｘ−
１）の立ち上がりエッジと、ゲート・パルスＧＬ（Ｘ−
１）の立ち上がりエッジとの間の差は期間Ｔにほぼ等し
い。１つの画素にイメージを表示するには、期間Ｔの間
にデータ信号が上側及び下側データ線にそれぞれ印加さ
れる。この期間Ｔは、上側ゲート線へのゲート・パルス
の前半部分と下側ゲート線へのゲート・パルスの後半部
分とにより規定され、又は上側ゲート線へのゲート・パ
ルスの後半部分と下側ゲート線へのゲート・パルスの前
半部分とにより規定される。

【０１４０】画素Ｐ２１（黒イメージ）：画素Ｐ２１
は、ゲート線ＧＵ（Ｘ−１）とデータ線ＤＵ（Ｘ−１）
との交点の上側画素領域の下側半分と、ゲート線ＧＬ
（Ｘ−１）とデータ線ＤＬ（Ｘ−１）との交点の下側画
素領域の上側半分とにより構成される。黒イメージを表
示するには、図３（Ｂ）に示すように電圧５Ｖが液晶材
料に印加される。図１９に示すように、ゲート・パルス
ＧＵ（Ｘ−１）の後半部分と、ゲート・パルスＧＬ（Ｘ
−１）の前半部分とにより規定される期間Ｔ１の間、電
圧＋２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加されそし
て電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加され
る。

【０１４１】画素Ｐ３１（白イメージ）：画素Ｐ３１
は、ゲート線ＧＵ（Ｘ）とデータ線ＤＵ（Ｘ−１）との
交点の上側画素領域の上側半分と、ゲート線ＧＬ（Ｘ−
１）とデータ線ＤＬ（Ｘ−１）との交点の下側画素領域
の下側半分とにより構成される。白イメージを表示する
には、図３（Ａ）に示すように電圧０Ｖが液晶材料に印
加される。図１９に示すように、ゲート・パルスＧＵ
（Ｘ）の前半部分と、ゲート・パルスＧＬ（Ｘ−１）の
後半部分とにより規定される期間Ｔ２の間、電圧＋２．
５Ｖがデータ線ＤＵ（Ｘ−１）に印加されそして電圧＋
２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

【０１４２】画素Ｐ４１（黒イメージ）：画素Ｐ４１
は、ゲート線ＧＵ（Ｘ）とデータ線ＤＵ（Ｘ−１）との
交点の上側画素領域の下側半分と、ゲート線ＧＬ（Ｘ）
とデータ線ＤＬ（Ｘ−１）との交点の下側画素領域の上
側半分とにより構成される。黒イメージを表示するに
は、図３（Ｂ）に示すように電圧５Ｖが液晶材料に印加
される。図１９に示すように、ゲート・パルスＧＵ
（Ｘ）の後半部分と、ゲート・パルスＧＬ（Ｘ）の前半
部分とにより規定される期間Ｔ３の間、電圧＋２．５Ｖ
がデータ線ＤＵ（Ｘ−１）に印加されそして電圧−２．
５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

【０１４３】イメージを表示する動作を３つだけの画素
について説明したが、上述の動作は、第３実施例のすべ
ての画素に対して行われる。

【０１４４】図８に示す第１及び第２ゲート線ドライバ
４７及び４８は、上述のゲート・パルスを印加し、そし
て第１及び第２データ線ドライバ４５及び４６は、上側
及び下側ゲート線へのゲート・パルスの印加の間、上述
のようなデータ信号を上側及び下側データ線のそれぞれ
に同時に印加する。

【０１４５】図２０は、図１７の点線２０Ａ−２０Ｂに
沿った上側及び下側ガラス基板２２及び２３上の構造の
断面を示す。ガラス基板２２及び２３上の構造は本発明
の概念を示すために簡略化されていることに注目された
い。第３実施例のＬＣＤ装置は、図１０の上側偏光板２
５、下側偏光板２４及びバック・ライト装置２６を含む
が、これらは図２０に示されていない。

【０１４６】下側ガラス基板２３上の構造を説明する
と、データ線ＤＬ（Ｘ−１），ＤＬ（Ｘ）及びＤＬ（Ｘ
＋１）が下側ガラス基板２３に形成されている。データ
線は、３つの層、即ちＭｏ層，Ａｌ層及びＭｏ層、によ
り構成される。表示電極即ちＩＴＯ層８２がデータ線相
互間の位置でガラス基板２３上に形成されている。例え
ば、ＳｉＮ_X層のようなパッシベーション層８４がデー
タ線を覆うように、そしてＩＴＯ層８２をデータ線から
絶縁するように形成される。

【０１４７】ブラック・マトリクス８８は、上側ガラス
基板２２のゲート線のそれぞれと対面するように下側ガ
ラス基板２３上に形成される。図２６に示すような逆ス
タガ型のＴＦＴが画素領域のスイッチング素子として使
用される場合には、ＭｏＷにより形成されるゲート線と
ブラック・マトリクス８８（８９）（図２６のブラック
・マトリクス９７に対応する）が下側又は上側ガラス基
板２３又は２２に同時に形成され；そして図２７に示す
ようなスタガ型のＴＦＴが画素領域のスイッチング素子
として使用される場合には、Ｍｏ又はＣｕにより形成さ
れる光遮断層１２１と、ブラック・マトリクス１２２
（ブラック・マトリクス８８（８９）に対応する）が下
側又は上側ガラス基板２３又は２２上に同時に形成され
ることに注目されたい。ゲート線及びブラック・マトリ
クス８８のそれぞれの上側表面は、ＩＴＯ層８２及びラ
ビング層（例えば、ポリイミド層）８６をなめらかに形
成させるために傾斜されている。ラビング層８６は全体
の構造を覆うように形成される。ゲート線の中心とブラ
ック・マトリクス８８の中心との間の距離は上述の値Ｌ
Ｙ／２であり、これにより画素Ｐ２１，Ｐ３１及びＰ４
１が図２０に示すように規定される。

【０１４８】上側ガラス基板２２上の構造を説明する
と、上側ガラス基板２２には、ブラック・マトリクス８
９，ゲート線ＧＵ（Ｘ）及びＧＵ（Ｘ＋１）、パッシベ
ーション層８５，表示電極即ちＩＴＯ層８３及びラビン
グ層８７が形成されている。更に、１つの画素あたり１
つのカラー・フィルタが、ＩＴＯ層８３及びラビング層
８７の間に挟まれている。同じ色が垂直方向に配列され
ているので、赤のカラー・フィルタ９０Ｒが画素Ｐ１
１、Ｐ２１，Ｐ３１及びＰ４１に対して形成されてい
る。ラビング層８７は、カラー・フィルタ及びパッシベ
ーション層８５を覆うように形成されている。図３の従
来技術の場合のように、ラビング層８６のラビング方向
とラビング層８７のラビング方向との間の角度は、約９
０度である。ＴＮ型の液晶材料（図示せず）が、下側ラ
ビング層８６と上側ラビング層８７との間に挟まれてお
り、そして、図３の従来技術の場合のように電圧０Ｖが
印加されたときに、ラビング層８６及びラビング層８７
との間で９０度だけツイストされる。

【０１４９】このようにして、それぞれ第２即ち下側ガ
ラス基板２３上の１つのゲート線に対面するように位置
決めされた複数個のブラック・マトリクス８９が、第１
即ち上側ガラス基板２２上にゲート線と平行になるよう
に形成され、そしてそれぞれ上側ガラス基板２２上の１
つのゲート線に対面するように位置決めされた複数個の
ブラック・マトリクス８８が、下側ガラス基板２３上に
ゲート線と平行になるように形成されている。複数個の
カラー・フィルタが上側ガラス基板２３上に形成され、
そして各カラーフィルタは上側ゲート線とブラック・マ
トリクスとの間の位置に形成されている。ゲート線の中
心とブラック・マトリクスの中心との間の距離は、ＬＹ
／２である。

【０１５０】図２１は、上側及び下側ガラス基板２２及
び２３上のデータ線とゲート線の配列を示す。データ線
とゲート線及びブラック・マトリクスとは、これらの交
点において絶縁層により絶縁されている。各画素領域の
ＴＦＴ及び表示電極は、図を簡略化するために図２１に
は示されていない。それぞれ下側ガラス基板２３上の１
つのゲート線に対面するように位置づけられた複数個の
ブラック・マトリクス８９が上側ガラス基板２２上にゲ
ート線と平行になるように形成され、そしてそれぞれ上
側ガラス基板２２上の１つのゲート線に対面するように
位置づけられた複数個のブラック・マトリクス８８が下
側ガラス基板２３上にゲート線と平行になるように形成
されている。もしもブラック・マトリクス８８及び８９
がデータ線と重なると、このデータ線、絶縁材料及びブ
ラック・マトリクスにより構成されるキャパシタに、望
ましくない電荷が溜まるので、各ブラック・マトリクス
は、図２１に示すように、データ線に隣接する部分で切
断されている。

【０１５１】第３実施例の製造プロセスは、第１実施例
の第１乃至第６ステップを含むが、第１及び第３ステッ
プは次のように変更されている。

【０１５２】第１ステップ：図２６に示すような逆スタ
ガ型のＴＦＴが画素領域のスイッチング素子として使用
される場合には、ＭｏＷにより形成されるゲート線とブ
ラック・マトリクス８８（８９）が下側又は上側ガラス
基板２３又は２２に同時に形成される。図２７に示すよ
うなスタガ型のＴＦＴが画素領域のスイッチング素子と
して使用される場合には、Ｍｏ又はＣｕにより形成され
る光遮断層１２１とブラック・マトリクス１２２が下側
又は上側ガラス基板２３又は２２上に同時に形成され
る。更に、複数個のカラー・フィルタが上側ガラス基板
２２に形成され、そして各カラー・フィルタは上側ゲー
ト線とブラック・マトリクスとの間の位置に形成され
る。

【０１５３】第３ステップ：上側ガラス基板２２の各画
素領域は、下側ガラス基板２３の各画素領域に対して、
画素領域の高さ（即ちデータ線に沿った長さ）の半分に
等しい距離だけ垂直方向（データ線に沿った方向）にシ
フトされる。上側ガラス基板２２の各画素領域は下側ガ
ラス基板２３の各画素領域に対し水平方向（即ち、ゲー
ト線に沿った方向）にはシフトされない。上側ガラス基
板２２のゲート線は、下側ガラス基板２３のブラック・
マトリクス８８にそれぞれ対面され、そして下側ガラス
基板２３のゲート線は上側ガラス基板２２のブラック・
マトリクス８９にそれぞれ対面される。

【０１５４】本発明の第４実施例：図２２及び図２３
は、本発明の第４実施例の第１即ち上側ガラス基板２２
上の画素アレイと第２即ち下側ガラス基板２３上の画素
アレイの配列を示す。この第４実施例のＬＣＤ装置の構
造は、下側ガラス基板２３の画素アレイに対する上側ガ
ラス基板２２の画素アレイの位置づけを除いて、第１実
施例とほぼ同じであることに注目されたい。

【０１５５】本発明の第４実施例は、ユーザにより観察
されるゲート線に沿った水平方向の画素の数を、第１実
施例の画素の数の２倍に等しい値に増大し、そしてユー
ザにより観察されるデータ線に沿った垂直方向の画素の
数を、第１実施例の画素の数の２倍に等しい値に増大
し、これにより画素の総数は、第１実施例の画素の数の
４倍に等しい値に増大する。

【０１５６】もしもＬＣＤパネルが１０２４本のデータ
線及び７６８本のゲート線を有し、そしてＸＧＡ（Ｅｘ
ｔｅｎｄｅｄＧｒａｐｈｉｃＡｒｒａｙ）方式の１
０２４×７６８画素を表示できるならば、第４実施例
は、ゲート線及びデータ線の数を増大することなく、Ｑ
ＸＧＡ（ＱｕａｄＥｘｔｅｎｄｅｄＧｒａｐｈｉｃ
Ａｒｒａｙ）方式の２０４８×１５３６画素を表示でき
る。又、もしもＬＣＤパネルが１２８０本のデータ線及
び１０２４本のゲート線を有し、そしてＳＸＧＡ（Ｓｕ
ｐｐｅｒＥｘｔｅｎｄｅｄＧｒａｐｈｉｃＡｒｒ
ａｙ）方式の１２８０×１０２４画素を表示できるなら
ば、第４実施例は、ゲート線及びデータ線の数を増大す
ることなく、ＱＳＸＧＡ（ＱｕａｄＳｕｐｐｅｒＥ
ｘｔｅｎｄｅｄＧｒａｐｈｉｃＡｒｒａｙ）方式の
２５６０×２０４８画素を表示できる。

【０１５７】第４実施例において、上側ガラス基板２２
の各画素領域は、下側ガラス基板２３の各画素領域に対
して、画素領域の幅（即ちゲート線に沿った長さ）の半
分に等しい距離だけ水平方向（ゲート線に沿った方向）
にシフトされており、そして画素領域の高さ（即ちデー
タ線に沿った長さ）の半分に等しい距離だけ垂直方向
（データ線に沿った方向）にシフトされている。１つの
データ線（例えば，ＤＵ（Ｘ−１）又はＤＬ（Ｘ−
１））の中心と、次のデータ線（例えば、ＤＵ（Ｘ）又
はＤＬ（Ｘ））の中心との間の距離は距離ＬＸであり、
そして１つのゲート線（例えば、ＧＵ（Ｘ−１）又はＧ
Ｌ（Ｘ−１））の中心と次のゲート線（例えば、ＧＵ
（Ｘ）又はＧＬ（Ｘ））の中心との間の距離は距離ＬＹ
である。図２３の点線９１が示すように、上側ガラス基
板２２の各ゲート線は、下側ガラス基板２３のゲート線
相互間の中間位置に整列され、そして上側ガラス基板２
２の各データ線は、下側ガラス基板２３のデータ線相互
間の中間位置に整列されている。更に具体的にいうと、
ゲート線相互間の中間位置は、ゲート線の中心からＬＹ
／２だけ離れており、そしてデータ線相互間の中間位置
は、データ線の中心からＬＸ／２だけ離れている。即
ち、上側ガラス基板２２のゲート線は、下側ガラス基板
２３のゲート線に対して、データ線に沿った垂直方向に
おいてＬＹ／２だけシフトされており、そして上側ガラ
ス基板２２のデータ線は、下側ガラス基板２３のデータ
線に対して、ゲート線に沿った水平方向においてＬＸ／
２だけシフトされている。

【０１５８】前述のように上側及び下側ガラス基板２２
及び２３のそれぞれの画素アレイは、複数の画素領域を
含み、そして各画素領域は、ゲート線及びデータ線の交
点のそれぞれに隣接する領域に形成され、そして画素領
域は、図２３の１つの画素領域に示すようにＴＦＴ２７
及び表示電極２９を含む。上側ガラス基板２２のデータ
線の位置を下側ガラス基板２３のデータ線の位置からシ
フトし、そして上側ガラス基板２２のゲート線の位置を
下側ガラス基板２３のゲート線の位置からシフトするこ
とにより、上側及び下側ガラス基板の１つの画素電極２
９は４つの画素領域に分割される。上側ガラス基板２２
のゲート線（例えば、ＧＵ（Ｘ−１））とデータ線（例
えば、ＤＵ（Ｘ−１））との交点の１つの画素領域は、
４つの画素領域（Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２）を
形成するように水平方向及び垂直方向において分割さ
れ、これによりユーザにより観察される水平方向及び垂
直方向の画素の数が、第１実施例の画素の数の４倍に等
しい値に増大される。

【０１５９】第４実施例の動作を図２４を参照して説明
する。図２４は上側及び下側ガラス基板２２及び２３の
ゲート線及びデータ線に印加されるゲート・パルス及び
データ・パルスを示す。画素Ｐ２２が黒イメージを表示
し、画素Ｐ２３が白イメージを表示し、そして画素Ｐ２
４が黒イメージを表示し、そして画素Ｐ２５が黒イメー
ジを表示するものとする。

【０１６０】第４実施例において画素にイメージを表示
する動作は、第２実施例の動作及び第３実施例の動作の
組み合わせであることに注目されたい。第３実施例で説
明したように、図２３の画素Ｐ２１，Ｐ２２，Ｐ２３，
・・・を含む１つの画素行は、図２４の期間Ｔ１に表示
され、画素Ｐ３１，Ｐ３２，Ｐ３３，・・・を含む１つ
の画素行は、図２４の期間Ｔ２に表示され、そして画素
Ｐ４１，Ｐ４２，Ｐ４３，・・・を含む１つの画素行
は、図２４の期間Ｔ３に表示される。期間Ｔの間の上側
及び下側ガラス基板２２及び２３のデータ線への電圧の
選択は、第２実施例と同様に行われる。

【０１６１】画素Ｐ２２（黒イメージ）：画素Ｐ２２
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ−
１）の交点の上側画素領域の右下の部分と、ゲート線Ｇ
Ｌ（Ｘ−１）及びデータ線ＤＬ（Ｘ−１）の交点の下側
画素領域の左上の部分とにより構成される。黒イメージ
を表示するには、図３（Ｂ）に示すように電圧５Ｖが液
晶材料に印加される。電圧＋２．５Ｖがデータ線ＤＵ
（Ｘ−１）に印加されているものとする。データ線ＤＬ
（Ｘ−１）に印加される電圧は、データ線ＤＵ（Ｘ−
１）に印加されている電圧に基づいて選択される。従っ
て、図２４に示すように、期間Ｔ１の間、電圧＋２．５
Ｖがデータ線ＤＵ（Ｘ−１）に印加され、そして電圧−
２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

【０１６２】画素Ｐ２３（白イメージ）：画素Ｐ２３
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の
交点の上側画素領域の左下の部分と、ゲート線ＧＬ（Ｘ
−１）及びデータ線ＤＬ（Ｘ−１）の交点の下側画素領
域の右上の部分とにより構成される。白イメージを表示
するには、図３（Ａ）に示すように電圧０Ｖが液晶材料
に印加される。電圧−２．５Ｖがデータ線ＤＬ（Ｘ−
１）に印加されているので、期間Ｔ１の間、電圧−２．
５Ｖがデータ線ＤＵ（Ｘ）に印加される。

【０１６３】画素Ｐ２４（黒イメージ）：画素Ｐ２４
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の
交点の上側画素領域の右下の部分と、ゲート線ＧＬ（Ｘ
−１）及びデータ線ＤＬ（Ｘ）の交点の下側画素領域の
左上の部分とにより構成される。黒イメージを表示する
には、図３（Ｂ）に示すように電圧５Ｖが液晶材料に印
加される。電圧−２．５Ｖがデータ線ＤＵ（Ｘ）に印加
されているので、期間Ｔ１の間、電圧＋２．５Ｖがデー
タ線ＤＬ（Ｘ）に印加される。

【０１６４】画素Ｐ２５（黒イメージ）：画素Ｐ２５
は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ＋
１）の交点の上側画素領域の左下の部分と、ゲート線Ｇ
Ｌ（Ｘ−１）及びデータ線ＤＬ（Ｘ）の交点の下側画素
領域の右上の部分とにより構成される。黒イメージを表
示するには、図３（Ｂ）に示すように電圧５Ｖが液晶材
料に印加される。電圧＋２．５Ｖがデータ線ＤＬ（Ｘ）
に印加されているので、期間Ｔ１の間、電圧−２．５Ｖ
がデータ線ＤＵ（Ｘ＋１）に印加される。

【０１６５】４つの画素だけにイメージを表示する動作
を説明したが、上述の動作は、第４実施例のすべての画
素に対して行われる。

【０１６６】図８に示す第１及び第２データ線ドライバ
４５及び４６は、期間Ｔ１，Ｔ２，Ｔ３，・・・のそれ
ぞれの間、上述のようなデータ信号を上側及び下側デー
タ線のそれぞれに同時に印加する。

【０１６７】第４実施例は、第２実施例及び第３実施例
の組み合わせであるので、図２２の点線１５Ａ−１５Ｂ
に沿った上側及び下側ガラス基板２２及び２３の構造の
断面は、第２実施例の図１５の構造とほぼ同じであり、
そして図２２の点線２０Ａ−２０Ｂに沿った上側及び下
側ガラス基板２２及び２３の構造の断面は、第３実施例
の図２０の構造とほぼ同じである。

【０１６８】図２５は、上側及び下側ガラス基板２２及
び２３上のデータ線とゲート線の配列を示す。データ線
とゲート線は、これらの交点において絶縁層により絶縁
されている。部分７８及び８８を有するブラック・マト
リクスが、上側ガラス基板２２のデータ線及びゲート線
のそれぞれに対面するように下側ガラス基板２３に形成
され、そして部分７９及び８９を有するブラック・マト
リクスが、下側ガラス基板２３のデータ線及びゲート線
のそれぞれに対面するように上側ガラス基板２２に形成
されている。図２６に示すような逆スタガ型のＴＦＴが
画素領域のスイッチング素子として使用される場合に
は、ＭｏＷにより形成されるゲート線とブラック・マト
リクス８８（８９、７８，７９）（図２６のブラック・
マトリクス９７に対応する）が下側又は上側ガラス基板
２３又は２２に同時に形成される。図２７に示すような
スタガ型のＴＦＴが画素領域のスイッチング素子として
使用される場合には、Ｍｏ又はＣｕにより形成される光
遮断層１２１と、ブラック・マトリクス１２２（ブラッ
ク・マトリクス８８（８９，７８，７９）に対応する）
が下側又は上側ガラス基板２３又は２２上に同時に形成
される。ラビング層が、全体の構造を覆うように形成さ
れる。ゲート線の方向と垂直方向に延びるブラック・マ
トリクス７８及び７９は、隣接するゲート線との間の短
絡を防止するために、ゲート線から離されている。

【０１６９】第４実施例の製造プロセスは、第１実施例
の第１乃至第６ステップを含むが、第１及び第３ステッ
プは次のように変更されている。

【０１７０】第１ステップ：図２６に示すような逆スタ
ガ型のＴＦＴが画素領域のスイッチング素子として使用
される場合には、ＭｏＷにより形成されるゲート線とブ
ラック・マトリクス８８（８９、７８，７９）が下側又
は上側ガラス基板２３又は２２に同時に形成される。図
２７に示すようなスタガ型のＴＦＴが画素領域のスイッ
チング素子として使用される場合には、Ｍｏ又はＣｕに
より形成される光遮断層１２１とブラック・マトリクス
１２２（ブラック・マトリクス８８，８９，７８，７９
に対応する）が下側又は上側ガラス基板２３又は２２上
に同時に形成される。更に、複数個のカラー・フィルタ
が上側ガラス基板２２に形成される。

【０１７１】第３ステップ：上側ガラス基板２２の各画
素領域は、下側ガラス基板２３の各画素領域に対して、
画素領域の幅（即ちゲート線に沿った長さ）の半分に等
しい距離だけ水平方向（ゲート線に沿った方向）にシフ
トされており、そして画素領域の高さ（即ちデータ線に
沿った長さ）の半分に等しい距離だけ垂直方向（データ
線に沿った方向）にシフトされる。

【０１７２】図２６は、本発明において使用されうる逆
スタガ型のＴＦＴを使用した画素領域の構造を示す。前
述のように、画素領域はゲート線及びデータ線の交点の
それぞれに隣接して形成され、そしてＴＦＴ及び表示電
極を含む。ＴＦＴの寸法は、拡大して示されていること
に注目されたい。ＭｏＷ層が透明基板即ちガラス基板９
５に付着され、そしてエッチングされてゲート線及びＴ
ＦＴのゲート電極９６とブラック・マトリクス９７とを
同時に形成する。このエッチング・プロセスにおいて、
ゲート線、ゲート電極９６及びブラック・マトリクス９
７の肩部は、これらの上に形成される他の層をなめらか
に走らせるために斜めにされている。垂直配向（ＶＡ）
液晶材料を使用する以下の実施例においては、ガラス基
板９５の表面とブラック・マトリクス９７の斜面との間
の角度θは、３０±１０度に選択されている。ＳｉＮ_X
のゲート絶縁層９８が、ゲート線、ゲート電極９６，ブ
ラック・マトリクス９７及びガラス基板９５の露出面に
形成される。島状のアモーファスＳｉ層９９が絶縁層９
８の上に形成される。チャネル・ストップ層１０４がア
モーファスＳｉ層９９の上に形成される。例えばＮ⁺ア
モーファスＳｉのオーミック層１００が、チャネル・ス
トップ層１０４の上部を露出するように、この層１０４
及びアモーファスＳｉ層９９の上に形成される。表示電
極、例えばＩＴＯ層１０３が絶縁層９８の上に形成され
る。３つの層、即ちＭｏ層、Ａｌ層及びＭｏ層がこの構
造の上に形成され、そしてデータ線、ドレイン電極１０
１及びソース電極１０２を形成するようにエッチングさ
れる。

【０１７３】ＴＮ液晶材料を使用する第１乃至第４実施
例の場合には、この構造の上にラビング層（図示せず）
が形成される。ＳｉＮ_Xのようなパッシベーション層
（図示せず）が、データ線を覆いそしてＩＴＯ層をデー
タ線から絶縁するように形成される。ブラック・マトリ
クス９７が表示電極１０３の一部分に形成されている構
造は、第２乃至第７実施例において使用されることがで
きる。又、ブラック・マトリクス９７を有しない逆スタ
ガ型のＴＦＴは、第１実施例において使用されることが
できる。

【０１７４】図２７は、本発明において使用されうるス
タガ型のＴＦＴを使用した画素領域の構造を示す。前述
のように、画素領域はゲート線及びデータ線の交点のそ
れぞれに隣接して形成され、そしてＴＦＴ及び表示電極
を含む。ＴＦＴの寸法は、拡大して示されていることに
注目されたい。スタガ型のＴＦＴでは、光遮断層即ちブ
ラック・マトリクス１２１が、ガラス基板１２０の表面
に形成されて、このガラス基板１２０を透過した光がＴ
ＦＴのチャネル領域に到達するのを防止する。Ｍｏ（モ
リブデン）又はＣｕが透明基板即ちガラス基板１２０の
上に付着され、そしてエッチングされて光遮断層１２１
及びブラック・マトリクス１２２を同時に形成する。こ
のエッチング・プロセスにおいて、光遮断層１２１とブ
ラック・マトリクス１２２の肩部は、これらの上に形成
される層をなめらかに走らせるために斜めにされてい
る。垂直配向（ＶＡ）液晶材料を使用する以下の実施例
においては、ガラス基板１２０の表面とブラック・マト
リクス１２２の斜面との間の角度θは、３０±１０度に
選択されている。ＳｉＮ_X又はＳｉＯ_Xのような絶縁層１
２３が、ガラス基板９５の露出面、光遮断層１２１及び
ブラック・マトリクス１２２の上に形成される。表示電
極即ちＩＴＯ層１２９が絶縁層１２３の上に形成され
る。３つの層、即ちＭｏ層、Ａｌ層及びＭｏ層がこの構
造の上に形成され、そしてデータ線、ドレイン電極１２
４及びソース電極１２５を形成するようにエッチングさ
れる。アモーファスＳｉ層１２６が、ドレイン電極１２
４，ソース電極１２５及び絶縁層１２３の露出表面の上
に形成される。ＳｉＮ_Xのゲート絶縁層１２７が、アモ
ーファスＳｉ層１２６の上に形成され、そしてＭｏＷの
ゲート電極１２８が、ゲート絶縁層１２７の上に形成さ
れる。

【０１７５】ＴＮ液晶材料を使用する第１乃至第４実施
例の場合には、この構造の上にラビング層（図示せず）
が形成される。ＳｉＮ_Xのようなパッシベーション層
（図示せず）が、データ線を覆いそしてＩＴＯ層をデー
タ線から絶縁するように形成される。ブラック・マトリ
クス１２２が表示電極１２９の一部分に形成されている
構造は、第２乃至第７実施例において使用されることが
できる。又、ブラック・マトリクス１２２を有しない逆
スタガ型のＴＦＴは、第１実施例において使用されるこ
とができる。

【０１７６】以下に説明する実施例は、広い視野角を実
現するＶＡ（垂直配向）液晶材料として知られている液
晶材料を使用する。図２８は、ＶＡ液晶材料の特性を示
す。図２８（Ａ）を参照すると、表示電極即ちＩＴＯ層
１０６が上側及び下側ガラス基板２２及び２３に形成さ
れている。ＴＮ液晶材料で必要とされたラビング層は、
ＶＡ液晶表示装置では設けられていない。上側及び下側
偏光板１０８及び１０９が、ＬＣＤパネルを挟むように
装着されている。バック・ライト装置（図２８には示さ
れていない）がＬＣＤパネルの下側に配列されている。
電圧が上側及び下側のＩＴＯ層１０６に印加されない時
には、ＶＡ液晶分子１０７はＩＴＯ層１０６の表面に垂
直な方向に配向し、そして黒イメージを表示する。電圧
が上側及び下側のＩＴＯ層１０６に印加されると、ＶＡ
液晶分子１０７は、ＩＴＯ層１０６の表面にほぼ平行な
方向に配向し、そして白イメージを表示する。図２８
（Ｂ）に示すように、それぞれ傾斜面を有する構造物１
０５が上側及び下側ガラス基板２２及び２３に形成され
ると、ＶＡ液晶分子は２つの方向に沿って傾斜して２つ
のドメイン、即ち一方のドメイン１０７Ａ及び他方のド
メイン１０７Ｂを形成し、そしてこれら２つのドメイン
は広い視野角を与える。上述のＶＡ液晶材料の特性は、
雑誌、フラット・パネル・ディスプレイ、１９９８，ｐ
ｐ．１４６−１４９に示されている。

【０１７７】本発明の第５実施例：図２９は、上側及び
下側ガラス基板２２及び２３上に形成された構造の断面
を示す。この第５実施例においては、ＶＡ液晶材料が使
用され、ラビング層は使用されず、そして上側及び下側
ガラス基板２２及び２３の位置づけ即ち位置的なシフト
は第２実施例と同じである。即ち、上側ガラス基板２２
の各画素領域は、下側ガラス基板２３の各画素領域に対
して、画素領域の幅（即ちゲート線に沿った長さ）の半
分に等しい距離だけ水平方向（ゲート線に沿った方向）
にシフトされている。上側ガラス基板２２の各画素領域
は下側ガラス基板２３の各画素領域に対し垂直方向（即
ち、データ線に沿った方向）にはシフトされていない。
即ち、上側ガラス基板２２の各画素領域は下側ガラス基
板２３の各画素領域に対し垂直方向において整列されて
いる。この整列は、上側ガラス基板２２のゲート線を下
側ガラス基板２３のゲート線に整列させることにより行
われる。即ち、上側ガラス基板２２のゲート線は下側ガ
ラス基板２３のゲート線にそれぞれ整列され、そして上
側ガラス基板２２の各データ線は、下側ガラス基板２３
のデータ線相互間の中間位置に整列されている。中間位
置は、データ線の中心からＬＸ／２だけ離れている。即
ち、上側ガラス基板２２のデータ線は、下側ガラス基板
２３のデータ線に対して、ゲート線に沿った水平方向に
おいてＬＸ／２だけシフトされている。

【０１７８】データ線１１０，絶縁層１１８，台形状の
断面を有するブラック・マトリクス１１４Ａ及び１１４
Ｂ並びにＩＴＯ層１１２が下側ガラス基板２３上に形成
されている。データ線１１１，絶縁層１１８，台形状の
断面を有するブラック・マトリクス１１４Ｃ、１１４Ｄ
及び１１４Ｅ並びにＩＴＯ層１１３が上側ガラス基板２
２上に形成されている。ＶＡ液晶材料（図示せず）が、
上側及び下側ガラス基板２２及び２３の間の空間内に封
入されている。ＩＴＯ層１１２及び１１３の間に電圧が
印加されていない時には、ＶＡ液晶分子は図２８（Ｂ）
に示す状態に配向され、これにより線１１７に示す方向
でユーザは黒イメージを観察し、広い視野角が得られ
る。本発明においては、ガラス基板の表面と台形状のブ
ラック・マトリクスの斜面との間の角度θは、３０±１
０度に選択されており、これにより最も広い視野角を実
現する。

【０１７９】図２９に示す上側及び下側ガラス基板２２
及び２３の組合わせは、白黒表示のＬＣＤ装置を与え
る。もしもカラー表示が必要ならば、カラー・フィルタ
１１６Ｒ、１１６Ｇ及び１１６Ｂが設けられている別個
のガラス基板１１５が、接着剤により上側又は下側ガラ
ス基板２２又は２３の外側表面に接着されることができ
る。偏光板及びバック・ライト装置がこの第５実施例の
ＬＣＤ装置に設けられているが、これらは図２９に示さ
れていない。

【０１８０】本発明の第６実施例：第６実施例を実現す
るために、第３実施例の上側及び下側ガラス基板２２及
び２３の配列即ち位置的シフトを使用するように第５実
施例が変更されている。即ち、上側ガラス基板２２の各
画素領域は、下側ガラス基板２３の各画素領域に対し
て、画素領域の高さ（即ちデータ線に沿った長さ）の半
分に等しい距離だけ垂直方向（データ線に沿った方向）
にシフトされている。上側ガラス基板２２の各画素領域
は下側ガラス基板２３の各画素領域に対し水平方向（即
ち、ゲート線に沿った方向）にはシフトされていない。
即ち、上側ガラス基板２２の各画素領域は下側ガラス基
板２３の各画素領域に対し水平方向において整列されて
いる。この整列は、上側ガラス基板２２のデータ線を下
側ガラス基板２３のデータ線に整列させることにより行
われる。更に具体的にいうと、上側ガラス基板２２のデ
ータ線は下側ガラス基板２３のデータ線にそれぞれ整列
され、そして上側ガラス基板２２の各ゲート線は、下側
ガラス基板２３のゲート線相互間の中間位置に整列され
ている。この中間位置は、ゲート線の中心からＬＹ／２
だけ離れている。即ち、上側ガラス基板２２のゲート線
は、下側ガラス基板２３のゲート線に対して、データ線
に沿った垂直方向においてＬＹ／２だけシフトされてい
る。

【０１８１】本発明の第７実施例：第７実施例を実現す
るために、第４実施例の上側及び下側ガラス基板２２及
び２３の配列即ち位置的シフトを使用するように第５実
施例が変更されている。即ち、上側ガラス基板２２の各
画素領域は、下側ガラス基板２３の各画素領域に対し
て、画素領域の幅（即ちゲート線に沿った長さ）の半分
に等しい距離だけ水平方向（ゲート線に沿った方向）に
シフトされており、そして画素領域の高さ（即ちデータ
線に沿った長さ）の半分に等しい距離だけ垂直方向（デ
ータ線に沿った方向）にシフトされている。更に具体的
にいうと、上側ガラス基板２２の各ゲート線は、下側ガ
ラス基板２３のゲート線相互間の中間位置に整列され、
そして上側ガラス基板２２の各データ線は、下側ガラス
基板２３のデータ線相互間の中間位置に整列されてい
る。ゲート線相互間の中間位置は、ゲート線の中心から
ＬＹ／２だけ離れており、そしてデータ線相互間の中間
位置は、データ線の中心からＬＸ／２だけ離れている。
即ち、上側ガラス基板２２のゲート線は、下側ガラス基
板２３のゲート線に対して、データ線に沿った垂直方向
においてＬＹ／２だけシフトされており、そして上側ガ
ラス基板２２のデータ線は、下側ガラス基板２３のデー
タ線に対して、ゲート線に沿った水平方向においてＬＸ
／２だけシフトされている。

【０１８２】第１，第２，第３及び第３実施例において
は、カラー・フィルタは上側ガラス基板に形成された
が、第４，第５及び第７実施例の場合のように、これら
のカラー・フィルタは別個のガラス基板１１５に形成さ
れて、そしてこの別個のガラス基板１１５が、接着剤に
より上側ガラス基板の外側表面または下側ガラス基板の
外側表面に接着されることができる。第５，第６及び第
７実施例においては、カラー・フィルタは別個のガラス
基板１１５に形成されたが、第１，第２，第３及び第４
実施例の場合のように、これらのカラーフィルタは上側
ガラス基板に形成されることができる。

【０１８３】

【発明の効果】本発明は、点欠陥又は線欠陥に基づくイ
メージの質の低下を回復し、データ線及びゲート線の数
を増大することなく画素の数を増大し、広い視野角を実
現し、そしてＨ／Ｖ反転方式を行うに当たりデータ線ド
ライバの出力信号の電圧レベルを減少することができる
ＬＣＤ装置を実現する。

【図面の簡単な説明】

【図１】従来のＬＣＤ装置の１つの基板上に形成された
アレイを示す図である。

【図２】従来のＬＣＤ装置の構造を示す図である。

【図３】ＬＣＤ装置１のノーマリ・ホワイト・モードの
動作を示す図である。

【図４】点欠陥及び線欠陥に基づく従来のＬＣＤ装置の
第１の問題点を示す図である。

【図５】本発明に従うＬＣＤパネルの基本的構造を示す
図である。

【図６】上側及び下側ガラス基板２２及び２３上のデー
タ線Ｄ１乃至ＤＮとゲート線Ｇ１乃至ＧＭの配列を示す
図である。

【図７】上側及び下側の両ガラス基板２２及び２３上の
ゲート線に印加されるゲート・パルスを示す図である。

【図８】ＬＣＤパネルを制御するための回路のブロック
図を示す図である。

【図９】上側及び下側ガラス基板２２及び２３上のデー
タ線に印加されるデータ・パルスを示す図である。

【図１０】図６の線６Ａ−６Ａ及び６Ｂ−６Ｂに沿った
上側及び下側ガラス基板２２及び２３上の構造の断面を
示す図である。

【図１１】本発明に従う製造方法の第１ステップにおい
て、１枚のガラス基板上に形成された、上側ガラス基板
２２及び下側ガラス基板２３の画素アレイを示す図であ
る。

【図１２】本発明の第２実施例の第１即ち上側ガラス基
板２２上の画素アレイ及び第２即ち下側ガラス基板２３
上の画素アレイの配列を示す図である。

【図１３】本発明の第２実施例の第１即ち上側ガラス基
板２２上の画素アレイ及び第２即ち下側ガラス基板２３
上の画素アレイの配列を示す図である。

【図１４】上側及び下側ガラス基板２２及び２３上のゲ
ート線及びデータ線に印加されるゲート・パルス及びデ
ータ・パルスを示す図である。

【図１５】図１２の点線１５Ａ−１５Ｂに沿った上側及
び下側ガラス基板２２及び２３上の構造の断面を示す図
である。

【図１６】上側及び下側ガラス基板２２及び２３上のデ
ータ線とゲート線の配列を示す図である。

【図１７】本発明の第３実施例の第１即ち上側ガラス基
板２２上の画素アレイと第２即ち下側ガラス基板２３上
の画素アレイの配列を示す図である。

【図１８】本発明の第３実施例の第１即ち上側ガラス基
板２２上の画素アレイと第２即ち下側ガラス基板２３上
の画素アレイの配列を示す図である。

【図１９】上側及び下側ガラス基板２２及び２３上のゲ
ート線及びデータ線に印加されるゲート・パルス及びデ
ータ・パルスを示す図である。

【図２０】図１７の点線２０Ａ−２０Ｂに沿った上側及
び下側ガラス基板２２及び２３上の構造の断面を示す図
である。

【図２１】上側及び下側ガラス基板２２及び２３上のデ
ータ線とゲート線の配列を示す図である。

【図２２】本発明の第４実施例の第１即ち上側ガラス基
板２２上の画素アレイと第２即ち下側ガラス基板２３上
の画素アレイの配列を示す図である。

【図２３】本発明の第４実施例の第１即ち上側ガラス基
板２２上の画素アレイと第２即ち下側ガラス基板２３上
の画素アレイの配列を示す図である。

【図２４】上側及び下側ガラス基板２２及び２３上のゲ
ート線及びデータ線に印加されるゲート・パルス及びデ
ータ・パルスを示す図である。

【図２５】上側及び下側ガラス基板２２及び２３上のデ
ータ線とゲート線の配列を示す図である。

【図２６】本発明において使用されうる逆スタガ型のＴ
ＦＴを使用した画素領域の構造を示す図である。

【図２７】本発明において使用されうるスタガ型のＴＦ
Ｔを使用した画素領域の構造を示す図である。

【図２８】ＶＡ液晶材料の特性を示す図である。

【図２９】上側及び下側ガラス基板２２及び２３に形成
された構造の断面を示す図である。

【符号の説明】

２１・・・ＬＳＤ装置２２，２３・・・ガラス基板２４，２５・・・偏光板２６・・・バック・ライト装置２７・・・ＴＦＴ２９，３３・・・ＩＴＯ層３０，３４・・・パッシベーション層３１，３６・・・ラビング層３２・・・ブラック・マトリクス３５・・・カラー・フィルタ３８，３９，４０，４１・・・接続パッド４２，４３・・・ＩＣモジュール４４・・・封止領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者武市和才滋賀県野洲郡野洲町大字市三宅800番地日本アイ・ビー・エム株式会社野洲事業所内 (72)発明者北原洋明神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社大和事業所内Ｆターム(参考） 2H092 GA14 GA45 GA59 JA25 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JB13 JB23 JB27 JB32 JB36 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB24 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA13 NA25 NA26 PA06 QA06 2H093 NA16 NA25 NA32 NA33 NA42 NA63 NB07 NC09 NC16 NC22 NC34 NC90 ND16 ND35 ND38 ND52 NE03 NF04 5F110 AA26 CC07 DD02 EE06 EE14 EE23 FF02 FF03 GG02 GG15 HK03 HK04 HK09 HK16 HK22 HM18 NN03 NN12 NN24 NN46 NN80 QQ08

Claims

【特許請求の範囲】

【請求項１】第１表面及び第２表面を有する第１透明基
板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして液晶材料
が、上記第１透明基板の上記第１表面と上記第２透明基
板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されていることを
特徴とする液晶表示装置。
【請求項２】上記データ線は上記行及び列方向の一方の
方向に配列され、ゲート線は上記行及び列方向の他方の
方向に配列され、そして上記第１透明基板の上記画素領
域のそれぞれは、上記第２透明基板の上記画素領域のそ
れぞれに整列されていることを特徴とする請求項１に記
載の液晶表示装置。
【請求項３】上記第１透明基板の上記ゲート線は、上記
第２透明基板の上記ゲート線にそれぞれ整列されてお
り、そして上記第１透明基板の上記データ線は、上記第
２透明基板の上記データ線にそれぞれ整列されているこ
とを特徴とする請求項２に記載の液晶表示装置。
【請求項４】上記第１透明基板の上記第１表面の上記ゲ
ート線は第１ゲート線ドライバに接続され、上記第１透
明基板の上記第１表面の上記データ線は第１データ線ド
ライバに接続され、上記第２透明基板の上記第１表面の
上記ゲート線は第２ゲート線ドライバに接続され、そし
て上記第２透明基板の上記第１表面の上記データ線は第
２データ線ドライバに接続されていることを特徴とする
請求項３に記載の液晶表示装置。
【請求項５】上記画素アレイの上記画素領域は、上記ゲ
ート線と上記データ線との交点のそれぞれに隣接して形
成され、そして上記画素領域は、表示電極と、上記ゲー
ト及びデータ線と上記表示電極との間の接続されたスイ
ッチング素子とを含むことを特徴とする請求項４に記載
の液晶表示装置。
【請求項６】上記スイッチング素子は、上記ゲート線に
接続されたゲート電極、上記データ線に接続されたドレ
イン電極及び上記表示電極に接続されたソース電極を有
するＴＦＴであることを特徴とする請求項５に記載の液
晶表示装置。
【請求項７】上記第１及び第２透明基板のそれぞれは、
上側エッジ、下側エッジ、左側エッジ及び右側エッジを
有し、上記第１透明基板の上記データ線にそれぞれ接続されて
いるデータ線パッドが上記第１透明基板の上記上側エッ
ジ及び下側エッジの一方に隣接する第１領域に形成さ
れ、上記第１透明基板の上記ゲート線にそれぞれ接続さ
れているゲート線パッドが上記第１透明基板の上記左側
エッジ及び右側エッジの一方に隣接する第２領域に形成
され、上記第２透明基板の上記データ線にそれぞれ接続
されているデータ線パッドが上記第２透明基板の上記上
側エッジ及び下側エッジの他方に隣接する第３領域に形
成され、そして上記第２透明基板の上記ゲート線にそれ
ぞれ接続されているゲート線パッドが上記第２透明基板
の上記左側エッジ及び右側エッジの他方に隣接する第４
領域に形成されており、上記第１データ線ドライバが上記第１領域のデータ線パ
ッドに接続され、上記第１ゲート線ドライバが上記第２
領域のゲート線パッドに接続され、上記第２データ線ド
ライバが上記第３領域の上記データ線パッドに接続さ
れ、そして上記第２ゲートドライバが上記第４領域のゲ
ート線パッドに接続されていることを特徴とする請求項
４に記載の液晶表示装置。
【請求項８】上記液晶材料は、電圧が印加されていない
第１状態から電圧が印加されている第２状態へスイッチ
ング電圧によりスイッチされ、上記第１ゲート線ドライバは上記第１透明基板の選択さ
れた１つのゲート線にゲート・パルスを印加し、上記第
２ゲート線ドライバは、上記第２透明基板上にありそし
て上記選択された１つのゲート線に対面する１つのゲー
ト線にゲート・パルスを印加し、そして上記２つのゲー
ト・パルスの印加は同時に行われ、そして上記第１デー
タ線ドライバは、上記第１透明基板の上記ゲート線への
ゲート・パルスの印加の間、上記第１透明基板の少なく
とも１つのデータ線に、上記スイッチング電圧の半分の
値のデータ信号を印加し、そして上記第２データ線ドラ
イバは、上記第２透明基板の上記ゲート線へのゲート・
パルスの印加の間、上記第２透明基板上にありそして上
記少なくとも１つのデータ線に対面するデータ線に上記
スイッチング電圧の半分の値のデータ信号を印加するこ
とを特徴とする請求項７に記載の液晶表示装置。
【請求項９】第１ラビング層が上記第１透明基板の上記
画素アレイを覆うように形成され、第２ラビング層が上
記第２透明基板の上記画素アレイを覆うように形成さ
れ、そして上記液晶材料は捻れネマチック液晶材料であ
ることを特徴とする請求項４に記載の液晶表示装置。
【請求項１０】上記液晶表示装置は、欠陥画素の位置を
表すデータと上記欠陥画素の画素領域が形成されている
上記第１及び第２透明基板の一方を表す識別データとを
含む点欠陥情報を記憶するメモリと、上記点欠陥情報に
応答して、上記欠陥画素のうち、上記第１及び第２透明
基板の他方に形成されている画素領域へ印加されるデー
タ信号の値を、上記液晶材料へのスイッチング電圧の値
に増大することを特徴とする請求項８に記載の液晶表示
装置。
【請求項１１】上記制御装置は、上記欠陥画素が上記ス
イッチング電圧の印加を必要としているか否かを調べ、
上記欠陥画素が上記スイッチング電圧の印加を必要とし
ているならば、上記欠陥画素のうち上記第１及び第２透
明基板の他方に形成されている画素領域へ印加されるデ
ータ信号の値を、上記液晶材料へのスイッチング電圧の
値に増大することを特徴とする請求項１０に記載の液晶
表示装置。
【請求項１２】上記液晶表示装置は、上記データ線の欠
陥の位置を表すデータと上記欠陥データ線が形成されて
いる上記第１及び第２透明基板の一方を表す識別データ
とを含むデータ線欠陥情報を記憶するメモリと、上記デ
ータ線欠陥情報に応答して、上記欠陥データ線により影
響を受ける画素のうち、上記第１及び第２透明基板の他
方に形成されている画素領域へ印加されるデータ信号の
値を、上記液晶材料へのスイッチング電圧の値に増大す
ることを特徴とする請求項８に記載の液晶表示装置。
【請求項１３】上記制御装置は、上記データ線欠陥によ
り影響を受ける画素が上記スイッチング電圧の印加を必
要としているか否かを調べ、上記データ線欠陥により影
響を受ける画素が上記スイッチング電圧の印加を必要と
しているならば、上記データ線欠陥により影響を受ける
画素のうち、上記第１及び第２透明基板の他方に形成さ
れている画素領域へ印加されるデータ信号の値を、上記
液晶材料へのスイッチング電圧の値に増大することを特
徴とする請求項１２に記載の液晶表示装置。
【請求項１４】上記液晶表示装置は、上記ゲート線の欠
陥の位置を表すデータと上記欠陥ゲート線が形成されて
いる上記第１及び第２透明基板の一方を表す識別データ
とを含むゲート線欠陥情報を記憶するメモリと、上記ゲ
ート線欠陥情報に応答して、上記欠陥ゲート線により影
響を受ける画素のうち、上記第１及び第２透明基板の他
方に形成されている画素領域へ印加されるデータ信号の
値を、上記液晶材料へのスイッチング電圧の値に増大す
ることを特徴とする請求項８に記載の液晶表示装置。
【請求項１５】上記制御装置は、上記ゲート線欠陥によ
り影響を受ける画素が上記スイッチング電圧の印加を必
要としているか否かを調べ、上記ゲート線欠陥により影
響を受ける画素が上記スイッチング電圧の印加を必要と
しているならば、上記ゲート線欠陥により影響を受ける
画素のうち、上記第１及び第２透明基板の他方に形成さ
れている画素領域へ印加されるデータ信号の値を、上記
液晶材料へのスイッチング電圧の値に増大することを特
徴とする請求項１４に記載の液晶表示装置。
【請求項１６】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして液晶材料
が、上記第１透明基板の上記第１表面と上記第２透明基
板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記ゲート線に沿った
方向において、該ゲート線に沿った上記画素領域の幅の
半分の距離だけシフトされていることを特徴とする液晶
表示装置。
【請求項１７】上記第１透明基板の上記ゲート線は、上
記第２透明基板の上記ゲート線にそれぞれ整列されてお
り、そして上記第１透明基板の上記データ線のそれぞれ
は、上記第２透明基板の上記データ線相互間の中間位置
にそれぞれ整列されていることを特徴とする請求項１６
に記載の液晶表示装置。
【請求項１８】上記中間位置は、上記データ線の中心か
らＬＸ／２だけ離れており、ここでＬＸは、１つのデー
タ線の中心と次のデータ線の中心との間の距離であるこ
とを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項１８に
記載の液晶表示装置。
【請求項２０】上記第２透明基板に形成された１つのデ
ータ線にそれぞれ対面する複数個のブラック・マトリク
スが上記第１透明基板に形成され、そして上記第１透明
基板に形成された１つのデータ線にそれぞれ対面する複
数個のブラック・マトリクスが上記第２透明基板に形成
されていることを特徴とする請求項１６に記載の液晶表
示装置。
【請求項２１】複数個のカラー・フィルタが上記第１透
明基板に形成され、そして該カラー・フィルタのそれぞ
れは、上記データ線と上記ブラック・マトリクスとの間
の位置で上記第１透明基板に形成されていることを特徴
とする請求項２０に記載の液晶表示装置。
【請求項２２】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして液晶材料
が、上記第１透明基板の上記第１表面と上記第２透明基
板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記データ線に沿った
方向において、該データ線に沿った上記画素領域の高さ
の半分の距離だけシフトされていることを特徴とする液
晶表示装置。
【請求項２３】上記第１透明基板の上記データ線は、上
記第２透明基板の上記データ線にそれぞれ整列されてお
り、そして上記第１透明基板の上記ゲート線のそれぞれ
は、上記第２透明基板の上記ゲート線相互間の中間位置
にそれぞれ整列されていることを特徴とする請求項２２
に記載の液晶表示装置。
【請求項２４】上記中間位置は、上記ゲート線の中心か
らＬＹ／２だけ離れており、ここでＬＹは、１つのゲー
ト線の中心と次のゲート線の中心との間の距離であるこ
とを特徴とする請求項２３に記載の液晶表示装置。
【請求項２５】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項２４に
記載の液晶表示装置。
【請求項２６】上記第２透明基板に形成された１つのゲ
ート線にそれぞれ対面する複数個のブラック・マトリク
スが上記第１透明基板に形成され、そして上記第１透明
基板に形成された１つのゲート線にそれぞれ対面する複
数個のブラック・マトリクスが上記第２透明基板に形成
されていることを特徴とする請求項２２に記載の液晶表
示装置。
【請求項２７】複数個のカラー・フィルタが上記第１透
明基板に形成され、そして該カラー・フィルタのそれぞ
れは、上記ゲート線と上記ブラック・マトリクスとの間
の位置で上記第１透明基板に形成されていることを特徴
とする請求項２６に記載の液晶表示装置。
【請求項２８】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして液晶材料
が、上記第１透明基板の上記第１表面と上記第２透明基
板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記ゲート線に沿った
方向において、該ゲート線に沿った上記画素領域の幅の
半分の距離だけシフトされており、そして上記データ線
に沿った方向において、該データ線に沿った上記画素領
域の高さの半分の距離だけシフトされていることを特徴
とする液晶表示装置。
【請求項２９】上記第１透明基板の上記データ線は、上
記第２透明基板の上記データ相互間の中間位置にそれぞ
れ整列されており、そして上記第１透明基板の上記ゲー
ト線のそれぞれは、上記第２透明基板の上記ゲート線相
互間の中間位置にそれぞれ整列されていることを特徴と
する請求項２８に記載の液晶表示装置。
【請求項３０】上記データ線相互間の中間位置は、上記
データ線の中心からＬＸ／２だけ離れており、上記ゲー
ト線相互間の中間位置は、上記ゲート線の中心からＬＸ
／２だけ離れており、ここでＬＸは、１つのデータ線の
中心と次のデータ線の中心との間の距離であり、そして
ＬＹは、１つのゲート線の中心と次のゲート線の中心と
の間の距離であることを特徴とする請求項２９に記載の
液晶表示装置。
【請求項３１】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項３０に
記載の液晶表示装置。
【請求項３２】上記第２透明基板に形成された１つのデ
ータ線及び１つのゲート線にそれぞれ対面する複数個の
ブラック・マトリクスが上記第１透明基板に形成され、
そして上記第１透明基板に形成された１つのデータ線及
び１つのゲート線にそれぞれ対面する複数個のブラック
・マトリクスが上記第２透明基板に形成されていること
を特徴とする請求項３１に記載の液晶表示装置。
【請求項３３】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして垂直配向液
晶材料が、上記第１透明基板の上記第１表面と上記第２
透明基板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記ゲート線に沿った
方向において、該ゲート線に沿った上記画素領域の幅の
半分の距離だけシフトされており、そして上記第２透明
基板に形成された１つのデータ線にそれぞれ対面する複
数個のブラック・マトリクスが上記第１透明基板に形成
され、そして上記第１透明基板に形成された１つのデー
タ線にそれぞれ対面する複数個のブラック・マトリクス
が上記第２透明基板に形成されており、上記ブラック・
マトリクスのそれぞれは台形状の断面を有することを特
徴とする液晶表示装置。
【請求項３４】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項３３に
記載の液晶表示装置。
【請求項３５】カラー・フィルタが形成されている別個
のガラス基板が、上記第１透明基板の上記第２表面、ま
たは上記第２透明基板の上記第２表面に位置づけられて
いることを特徴とする請求項３３に記載の液晶表示装
置。
【請求項３６】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして垂直配向液
晶材料が、上記第１透明基板の上記第１表面と上記第２
透明基板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記データ線に沿った
方向において、該データ線に沿った上記画素領域の高さ
の半分の距離だけシフトされており、そして上記第２透
明基板に形成された１つのゲート線にそれぞれ対面する
複数個のブラック・マトリクスが上記第１透明基板に形
成され、そして上記第１透明基板に形成された１つのゲ
ートにそれぞれ対面する複数個のブラック・マトリクス
が上記第２透明基板に形成されており、上記ブラック・
マトリクスのそれぞれは台形状の断面を有することを特
徴とする液晶表示装置。
【請求項３７】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項３６に
記載の液晶表示装置。
【請求項３８】カラー・フィルタが形成されている別個
のガラス基板が、上記第１透明基板の上記第２表面、ま
たは上記第２透明基板の上記第２表面に位置づけられて
いることを特徴とする請求項３６に記載の液晶表示装
置。
【請求項３９】第１表面及び第２表面を有する第１透明
基板と、第１表面及び第２表面を有する第２透明基板と、上記第１透明基板及び上記第２透明基板は、上記第１透
明基板の上記第１表面が上記第２透明基板の上記第１表
面に対面するように配列されており、そして垂直配向液
晶材料が、上記第１透明基板の上記第１表面と上記第２
透明基板の上記第１表面の間に封入されており、複数個の画素領域が行及び列方向に配列され、そしてデ
ータ線を介してデータ信号が上記画素領域に印加される
画素アレイが、上記第１透明基板の上記第１表面と上記
第２透明基板の上記第１表面とに形成されており、上記データ線は、上記行及び列方向の一方の方向に配列
されており、そして上記ゲート線は、上記行及び列方向
の他方の方向に配列されており、そして上記第１透明基
板の上記画素領域のそれぞれは、上記第２透明基板の上
記画素領域のそれぞれに対して、上記ゲート線に沿った
方向において、該ゲート線に沿った上記画素領域の幅の
半分の距離だけシフトされており、そして上記データ線
に沿った方向において、該データ線に沿った上記画素領
域の高さの半分の距離だけシフトされており、そして上
記第２透明基板に形成された１つのゲート線及び１つの
データ線にそれぞれ対面する複数個のブラック・マトリ
クスが上記第１透明基板に形成され、そして上記第１透
明基板に形成された１つのゲート線及び１つのデータ線
にそれぞれ対面する複数個のブラック・マトリクスが上
記第２透明基板に形成されており、上記ブラック・マト
リクスのそれぞれは台形状の断面を有することを特徴と
する液晶表示装置。
【請求項４０】上記画素アレイの上記画素領域は、上記
ゲート線と上記データ線との交点のそれぞれに隣接して
形成され、そして上記画素領域は、表示電極と、上記ゲ
ート及びデータ線と上記表示電極との間の接続されたス
イッチング素子とを含むことを特徴とする請求項３９に
記載の液晶表示装置。
【請求項４１】カラー・フィルタが形成されている別個
のガラス基板が、上記第１透明基板の上記第２表面、ま
たは上記第２透明基板の上記第２表面に位置づけられて
いることを特徴とする請求項３９に記載の液晶表示装
置。
【請求項４２】（ａ）複数個の画素領域が行及び列の方
向に配列されそしてデータ線を介してデータ信号が上記
画素領域に印加される画素アレイを、１つの透明基板の
第１部分及び第２部分に形成するステップと、（ｂ）上記透明基板を上記第１部分と上記第２部分とに
切断するステップと、（ｃ）上記第１部分の画素アレイと上記第２部分の画素
アレイとを対面させるように上記第１部分及び上記第２
部分を配列するステップと、（ｄ）上記第１及び第２部分の上記画素アレイを囲むよ
うに、上記第１部分と上記第２部分とを封止領域で接着
するステップと、（ｅ）上記封止領域により囲まれた空間内に液晶材料を
充填するステップとを含む液晶表示装置の製造方法。
【請求項４３】上記画素アレイにおいて、データ線は上
記行及び列方向の一方の方向に配列され、ゲート線は上
記行及び列方向の他方の方向に配列され、そして上記画
素領域のそれぞれは、上記ゲート線と上記データ線との
交点に隣接する領域に形成されており、そして上記画素
領域のそれぞれは、表示電極と、上記ゲート線及びデー
タ線と上記表示電極との間に接続された薄膜トランジス
タとを有することを特徴とする請求項４２に記載の液晶
表示装置の製造方法。
【請求項４４】上記第１部分及び上記第２部分のそれぞ
れは、上側エッジ、下側エッジ、左側エッジ及び右側エ
ッジを有し、そして上記ステップ（ａ）において、上記
第１部分のデータ線に接続されているデータ線パッド
が、上記第１部分の上側エッジ及び下側エッジの一方に
隣接する第１領域に形成され、上記第１部分のゲート線
に接続されているゲート線パッドが、上記第１部分の左
側エッジ及び右側エッジの一方に隣接する第２領域に形
成され、上記第２部分のデータ線に接続されているデー
タ線パッドが、上記第２部分の上側エッジ及び下側エッ
ジの他方に隣接する第３領域に形成され、そして上記第
２部分のゲート線に接続されているゲート線パッドが、
上記第２部分の左側エッジ及び右側エッジの他方に隣接
する第４領域に形成されることを特徴とする請求項４３
に記載の液晶表示装置の製造方法。
【請求項４５】第１データ線ドライバを上記第１領域の
データ線パッドに接続し、第１ゲート線ドライバを上記
第２領域のゲート線パッドに接続し、第２データ線ドラ
イバを上記第３領域のデータ線パッドに接続し、そして
第２ゲート線ドライバを上記第４領域のゲート線パッド
に接続することを特徴とする請求項４４に記載の液晶表
示装置の製造方法。
【請求項４６】上記ステップ（ｃ）において、上記第１
部分のゲート線を上記第２部分のゲート線に整列させ、
上記第１部分のデータ線を上記第２部分のデータ線に整
列させるように、上記第１部分及び上記第２部分が配列
されることを特徴とする請求項４３に記載の液晶表示装
置の製造方法。
【請求項４７】上記ステップ（ｃ）において、上記第１
部分の上記画素領域のそれぞれは、上記第２部分の画素
領域のそれぞれに対して、上記ゲート線に沿った方向
で、上記ゲート線に沿った上記画素領域の幅の半分の距
離だけシフトされることを特徴とする請求項４３に記載
の液晶表示装置の製造方法。
【請求項４８】上記ステップ（ａ）において、上記第２
部分の１つのデータ線にそれぞれ対面する複数個のブラ
ック・マトリクスが上記第１部分に形成され、そして上
記第１部分の１つのデータ線にそれぞれ対面する複数個
のブラック・マトリクスが上記第２部分に形成されるこ
とを特徴とする請求項４３に記載の液晶表示装置の製造
方法。
【請求項４９】上記薄膜トランジスタは逆スタガ型の薄
膜トランジスタであり、そして上記ステップ（ａ）にお
いて、上記逆スタガ型の薄膜トランジスタのゲート電極
と上記複数個のブラック・マトリクスとが上記第１及び
第２部分に同時に形成されることを特徴とする請求項４
８に記載の液晶表示装置の製造方法。
【請求項５０】上記薄膜トランジスタは、ゲート電極の
下側に光遮断層を有するスタガ型の薄膜トランジスタで
あり、そして上記ステップ（ａ）において、上記スタガ
型の薄膜トランジスタの光遮断層と上記複数個のブラッ
ク・マトリクスとが上記第１及び第２部分に同時に形成
されることを特徴とする請求項４８に記載の液晶表示装
置の製造方法。
【請求項５１】上記ステップ（ａ）において、上記複数
校のカラー・フィルタが上記第１部分に形成され、そし
て上記カラー・フィルタのそれぞれは上記データ線と上
記ブラック・マトリクスとの間の位置に形成されること
を特徴とする請求項４３に記載の液晶表示装置の製造方
法。
【請求項５２】上記ステップ（ｃ）において、上記第１
部分の上記画素領域のそれぞれは、上記第２部分の画素
領域のそれぞれに対して、上記データ線に沿った方向
で、上記データ線に沿った上記画素領域の高さの半分の
距離だけシフトされることを特徴とする請求項４３に記
載の液晶表示装置の製造方法。
【請求項５３】上記ステップ（ａ）において、上記第２
部分の１つのゲート線にそれぞれ対面する複数個のブラ
ック・マトリクスが上記第１部分に形成され、そして上
記第１部分の１つのゲート線にそれぞれ対面する複数個
のブラック・マトリクスが上記第２部分に形成されるこ
とを特徴とする請求項４３に記載の液晶表示装置の製造
方法。
【請求項５４】上記薄膜トランジスタは逆スタガ型の薄
膜トランジスタであり、そして上記ステップ（ａ）にお
いて、上記逆スタガ型の薄膜トランジスタのゲート電極
と上記複数個のブラック・マトリクスとが上記第１及び
第２部分に同時に形成されることを特徴とする請求項５
３に記載の液晶表示装置の製造方法。
【請求項５５】上記薄膜トランジスタは、ゲート電極の
下側に光遮断層を有するスタガ型の薄膜トランジスタで
あり、そして上記ステップ（ａ）において、上記スタガ
型の薄膜トランジスタの光遮断層と上記複数個のブラッ
ク・マトリクスとが上記第１及び第２部分に同時に形成
されることを特徴とする請求項５３に記載の液晶表示装
置の製造方法。
【請求項５６】上記ステップ（ａ）において、上記複数
個のカラー・フィルタが上記第１部分に形成され、そし
て上記カラー・フィルタのそれぞれは上記ゲート線と上
記ブラック・マトリクスとの間の位置に形成されること
を特徴とする請求項４３に記載の液晶表示装置の製造方
法。
【請求項５７】上記ステップ（ｃ）において、上記第１
部分の上記画素領域のそれぞれは、上記第２部分の画素
領域のそれぞれに対して、上記ゲート線に沿った方向
で、上記ゲート線に沿った上記画素領域の幅の半分の距
離だけシフトされ、そして上記データ線に沿った方向
で、上記データ線に沿った上記画素領域の高さの半分の
距離だけシフトされることを特徴とする請求項４３に記
載の液晶表示装置の製造方法。
【請求項５８】上記ステップ（ａ）において、上記第２
部分の１つのデータ線及び１つのゲート線にそれぞれ対
面する複数個のブラック・マトリクスが上記第１部分に
形成され、そして上記第１部分の１つのデータ線及び１
つのゲート線にそれぞれ対面する複数個のブラック・マ
トリクスが上記第２部分に形成されることを特徴とする
請求項４３に記載の液晶表示装置の製造方法。
【請求項５９】上記薄膜トランジスタは逆スタガ型の薄
膜トランジスタであり、そして上記ステップ（ａ）にお
いて、上記逆スタガ型の薄膜トランジスタのゲート電極
と上記複数個のブラック・マトリクスとが上記第１及び
第２部分に同時に形成されることを特徴とする請求項５
８に記載の液晶表示装置の製造方法。
【請求項６０】上記薄膜トランジスタは、ゲート電極の
下側に光遮断層を有するスタガ型の薄膜トランジスタで
あり、そして上記ステップ（ａ）において、上記スタガ
型の薄膜トランジスタの光遮断層と上記複数個のブラッ
ク・マトリクスとが上記第１及び第２部分に同時に形成
されることを特徴とする請求項５８に記載の液晶表示装
置の製造方法。