KR101268963B1

KR101268963B1 - 액정표시장치

Info

Publication number: KR101268963B1
Application number: KR1020080107356A
Authority: KR
Inventors: 오재영; 신동수; 최대정; 이재균
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-10-30
Filing date: 2008-10-30
Publication date: 2013-05-30
Also published as: US20100109994A1; CN101726896A; US8400389B2; DE102009044332B4; CN101726896B; GB0917765D0; KR20100048266A; DE102009044332A1; GB2464803B; GB2464803A

Abstract

본 발명은 공통전압의 왜곡을 줄일 수 있는 액정표시장치에 관한 것이다.

이 액정표시장치는 표시영역 내에서 화소들이 매트릭스 형태로 배치되고 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널; 상기 표시영역 밖의 비표시영역에 형성되고 다수의 입력 소스들을 통해 공통전압이 인가되는 테두리 공통라인; 상기 화소를 구성하는 액정셀들 각각에 형성되고 서로 전기적으로 접속되어 다수의 메쉬 구조들을 이루며, 상기 액정셀들의 공통전극에 접속되는 화소공통라인 패턴; 및 수평으로 인접한 상기 화소들 사이마다 상기 데이터라인들과 나란한 방향으로 형성되고 상기 테두리 공통라인에 전기적으로 접속되어 상기 공통전압을 상기 화소공통라인 패턴에 인가하는 다수의 세로 공통라인들을 구비하고; 상기 화소들은 수직으로 이웃한 두 개의 화소들을 각각 가지는 다수의 화소유닛들을 포함하고, 상기 화소유닛마다 두 개의 데이터라인들과 세 개의 게이트라인들이 할당된다.

Description

액정표시장치{Liquid Crystal Display}

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.

이러한 액정표시장치에서, 화소전극에는 데이터전압이 인가되고 그 화소전극과 대향하는 공통전극에는 공통전압이 인가된다. 공통전극들은 공통라인에 병렬 접속된다. 액정셀들은 화소전극과 공통전극에 인가되는 전압에 의해 구동된다.

그런데 공통전압은 공통라인의 구조에 따른 라인저항 또는 면내 편차로 인하여 왜곡되기가 쉽다. 예컨대, 공통라인이 수평라인 수(수직 해상도)만큼 형성되고 그 공통라인이 게이트라인과 나란한 방향으로 형성되는 액정표시장치는 스캔펄스에 의해 1 수평라인의 화소들에 동시에 데이터전압이 인가되므로 그 화소들에 대향하는 공통라인의 로드(Load)가 커질 수 밖에 없다. 공통라인의 로드는 공통라인의 라인저항과 기생용량의 곱으로 정의되는 RC 딜레이(Delay) 량에 의존하므로, RC 딜레이(Delay) 량을 줄이기 위해서는 공통라인의 라인저항을 줄일 필요가 있다. 그러나, 종래 액정표시장치는 도 1과 같이 단지 두 군데의 입력 소스를 통해 공통전압(Vcom)을 공급받는 공통라인의 구조를 취하므로 라인저항을 줄이는데 한계가 있다. 그 결과 종래 액정표시장치에서 공통전압(Vcom)은 일정한 값으로 유지되지 못하고, 도 2a와 같이 스캔펄스(SP) 또는 데이터전압(Vdat)에 영향받아 출렁이게 된다. 이러한 공통전압(Vcom)의 리플(Ripple) 현상은 도 3a와 같이 특정 데이터패턴이 표시될 때 수평 크로스토크(Crosstalk)를 유발하는 주 요인이 된다.

또한, 종래 액정표시장치에서는 도 1과 같은 공통라인의 구조로 인해 패널의 좌우측 영역으로부터 패널의 중간 영역으로 갈수록 라인저항이 증가되므로, 도 2b와 같은 공통전압(Vcom)의 면내 편차가 야기된다. 이러한 공통전압(Vcom)의 면내 편차는 도 3b와 같은 상하 휘도차 및 플리커(Flicker)를 유발할 뿐만 아니라, 패널 내에 DC 성분을 축적시켜 잔상등을 유발한다. 공통라인의 저항을 줄이기 위하여, 대부분의 액정표시장치에서는 패널의 가장자리 즉, 화소 어레이의 밖의 비표시영역에 형성된 공통라인의 선폭을 넓게 하고 있지만 그 비표시영역의 면적도 한계가 있어 공통라인의 저항을 줄이기가 어렵고 공통라인의 위치에 따라 저항 편차가 비교적 크다.

한편, 종래 액정표시장치에서는 수평해상도×3개의 데이터라인들이 요구되므 로 데이터 드라이브 IC의 갯수를 줄이는 것이 불가능하다. 예컨대, 수평해상도가 1920일 경우, 5760개의 데이터라인들을 구동하기 위해 960개의 채널수를 갖는 데이터 드라이브 IC가 반드시 6개 필요하게 된다. 이에, 요구되는 해상도 구현을 위해 필요한 데이터라인수보다 더 적은 데이터라인들을 이용하여 액정표시패널을 구동시키는 방식들이 최근 제안된 바 있으나, 이 최근 구동 방식들은 데이터 드라이브 IC내에서의 과도한 발열, 가독성 저하, 시인성 저하로 인한 개구율 향상의 어려움, 및 충전 시간 감소로 인한 세로선 불량등의 여러가지 문제점들을 초래한다. 데이터 드라이브 IC는 타 소자에 비해 상대적으로 매우 고가이므로, 제조 비용을 절감하기 위해서는 데이터 드라이브 IC의 갯수를 줄이는 것이 무엇보다 중요하지만, 이를 위해서는 상술한 제반 문제점들을 보완할 수 있는 방안이 함께 요구된다.

또한, 종래 액정표시장치에서는 공통라인이 수평라인 수만큼 형성되고, 데이터라인들이 수평해상도×3배만큼 형성되므로 화소 어레이의 개구율을 높여 휘도를 증가시키는 데 한계가 있다.

따라서, 본 발명의 목적은 공통라인의 배치를 최적화하여 공통전압의 왜곡을 줄일 수 있도록 한 액정표시장치를 제공하는데 있다.

본 발명의 다른 목적은 과도한 발열이나 화질 불량을 초래하지 않으면서 드라이버 IC의 갯수를 줄일 수 있도록 한 액정표시장치를 제공하는데 있다.

본 발명의 또 다른 목적은 화소 어레이의 개구율을 높이도록 한 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 표시영역 내에서 화소들이 매트릭스 형태로 배치되고 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널; 상기 표시영역 밖의 비표시영역에 형성되고 다수의 입력 소스들을 통해 공통전압이 인가되는 테두리 공통라인; 상기 화소를 구성하는 액정셀들 각각에 형성되고 서로 전기적으로 접속되어 다수의 메쉬 구조들을 이루며, 상기 액정셀들의 공통전극에 접속되는 화소공통라인 패턴; 및 수평으로 인접한 상기 화소들 사이마다 상기 데이터라인들과 나란한 방향으로 형성되고 상기 테두리 공통라인에 전기적으로 접속되어 상기 공통전압을 상기 화소공통라인 패턴에 인가하는 다수의 세로 공통라인들을 구비하고; 상기 화소들은 수직으로 이웃한 두 개의 화소들을 각각 가지는 다수의 화소유닛들을 포함하고, 상기 화소유닛마다 두 개의 데이터라인들과 세 개의 게이트라인들이 할당된다.

이 액정표시장치는 상기 데이터라인들을 구동하기 위한 다수의 데이터 드라이브 IC들을 더 구비하고; 상기 다수의 입력 소스들은, 상기 데이터 드라이브 IC들 각각의 좌우측 더미채널에 접속되는 다수의 공통전압 입력패드들을 포함한다.

상기 테두리 공통라인 및 상기 화소공통라인 패턴은 상기 게이트라인들과 동일 금속패턴으로 형성되고; 상기 세로 공통라인들은 상기 데이터라인들과 동일 금 속패턴으로 형성된다.

이 액정표시장치는 상기 테두리 공통라인을 노출시키는 제1 콘택홀과 상기 세로 공통라인을 노출시키는 제2 콘택홀을 통해 상기 테두리 공통라인과 세로 공통라인을 전기적으로 접속시키는 연결패턴을 더 구비한다.

상기 화소유닛들 각각은, 제1 게이트라인에 접속되는 제1 색 액정셀, 상기 제1 게이트라인에 이웃한 제2 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제1 게이트라인에 접속되는 제3 색 액정셀을 포함하는 제1 화소; 및 상기 제2 게이트라인에 이웃한 제3 게이트라인에 접속되는 제1 색 액정셀, 상기 제2 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제3 게이트라인에 접속되는 제3 색 액정셀을 포함하는 제2 화소를 구비하고; 제1 데이터라인은 상기 제1 화소의 제1 색 액정셀과 상기 제2 화소의 제1 색 및 제2 색 액정셀에 접속되고, 상기 제1 데이터라인에 이웃한 제2 데이터라인은 상기 제1 화소의 제2 색 및 제3 색 액정셀과 상기 제2 화소의 제3 색 액정셀에 접속된다.

상기 화소유닛들은 수직으로 서로 이웃한 제1 화소유닛과 제2 화소유닛을 포함하고; 상기 제1 화소유닛은, 제1 게이트라인에 접속되는 제1 색 액정셀, 상기 제1 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제1 게이트라인에 이웃한 제2 게이트라인에 접속되는 제3 색 액정셀을 가지는 제1 화소; 및 상기 제2 게이트라인에 접속되는 제1 색 액정셀, 상기 제2 게이트라인에 이웃한 제3 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제3 게이트라인에 접속되는 제3 색 액정셀을 가지는 제2 화소를 포함하고; 상기 제2 화소유닛은, 상기 제3 게이트라인에 이웃한 제4 게이 트라인에 접속되는 제2 색 액정셀, 상기 제4 게이트라인에 접속되는 제3 색 액정셀, 및 상기 제4 게이트라인에 이웃한 제5 게이트라인에 접속되는 제1 색 액정셀을 가지는 제3 화소; 및 상기 제5 게이트라인에 이웃한 제6 게이트라인에 접속되는 제1 색 액정셀, 상기 제6 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제5 게이트라인에 접속되는 제3 색 액정셀을 가지는 제4 화소를 포함하며; 제1 데이터라인은 상기 제1 화소의 제1 색 액정셀과 상기 제2 화소의 제1 색 및 제2 색 액정셀과 상기 제3 화소의 제1 색 및 제2 색 액정셀과 상기 제4 화소의 제1 색 액정셀에 접속되고, 상기 제1 데이터라인에 이웃한 제2 데이터라인은 상기 제1 화소의 제2 색 및 제3 색 액정셀과 상기 제2 화소의 제3 색 액정셀과 상기 제3 화소의 제3 색 액정셀과 상기 제4 화소의 제2 색 및 제3 색 액정셀에 접속된다.

상기 제1 내지 제3 색 액정셀들 각각의 화소전극과 공통전극은 동일 기판상에 형성되거나 또는 다른 기판상에 형성된다.

상기 게이트라인들에 공급되는 스캔펄스는 2/3 수평기간을 폭으로 순차적으로 발생되며; 상기 데이터 드라이브 IC는 상기 스캔펄스의 발생에 동기하여 상기 데이터러안들에 공급되는 데이터전압의 극성을 반전시킨다.

상기 게이트라인들 중 기수번째 게이트라인들에 공급되는 스캔펄스는 전반부 1/2 프레임기간 동안 2/3 수평기간을 폭으로 순차적으로 발생되고, 우수번째 게이트라인들에 공급되는 스캔펄스는 후반부 1/2 프레임기간 동안 2/3 수평기간을 폭으로 순차적으로 발생되며; 상기 데이터 드라이브 IC는 첫번째 기수 스캔펄스와 첫번째 우수 스캔펄스의 발생에 동기하여 상기 데이터라인들에 공급되는 데이터전압의 극성을 반전시킨다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 공통전압을 공급하기 위한 입력 소스를 늘림과 아울러 데이터라인 방향으로 형성되는 세로 공통라인과 각 액정셀내에서 메쉬 구조를 이루는 화소공통라인 패턴을 포함한 공통라인을 형성함으로써, 공통전압의 면내 편차 감소, 공통라인 저항값 감소, 및 공통라인의 로드 분산등을 통해 종래 공통전압의 왜곡에 따른 크로스토크, 플리커, DC 잔상등과 같은 화질 불량을 크게 경감시킬 수 있다.

나아가, 본 발명에 따른 액정표시장치는 특정 해상도 구현을 위해 요구되는 데이터라인수에 대비하여 2/3배의 데이터라인수로 구동함으로써, 데이터라인이 감소된 만큼 데이터 드라이브 IC의 갯수를 줄여 제조비용을 크게 절감할 수 있다. 이 경우, 본 발명에 따른 액정표시장치는 수직으로 이웃한 두개의 화소를 세개의 게이트라인들을 이용하여 1.5 배속으로 구동시킴으로써 과도한 발열이나 화질 불량등을 초래하지 않으면서도 드라이버 IC의 갯수를 효과적으로 줄일 수 있다.

더 나아가, 본 발명에 따른 액정표시장치는 공통전압이 공급되는 세로 공통라인을 액정셀들 사이가 아닌 화소들 사이마다 하나씩 형성하고, 인접하는 액정셀들에서 이를 공유하는 구조를 취하므로, 종래 가로 공통라인 구조에 비해 개구율을 10 % 이상 증가시켜 휘도 향상에 크게 이바지할 수 있다.

이하, 도 4 내지 도 20을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 액정표시장치를 보여준다.

도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13), 및 공통전압 발생부(14)를 구비한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)은 2m/3 개의 데이터라인들(D1 내지 D2m/3)과 3n/2 개의 게이트라인들(G1 내지 G3n/2)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀(Clc)들을 포함한다. 수평 방향으로 인접한 R 액정셀, G 액정셀 및 B 액정셀을 각각 포함하며 서로 수직하게 이웃한 두 개의 화소들을 구동하기 위해, 세 개의 게이트라인들과 두 개의 데이터라인들이 할당된다. 이에 따라, 액정표시패널(10)은 m×n 개의 액정셀(Clc)들을 구동하기 위해 m 개의 데이터라인들과 n 개의 게이트라인들을 필요로 하던 종래에 비해, 데이터라인의 갯수를 2/3배로 줄이는 대신 게이트라인의 갯수를 3/2배로 늘려 1.5 배속으로 구동된다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(D1 내지 D2m/3), 게이트라인들(G1 내지 G3n/2), TFT들, TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동되는 액정셀(Clc), 및 스토리지 커패시터(Cst) 등이 형성된다. 공통라인은 하부 유리기판의 가장자리(비표시영역)에 형성되는 테두리 공통라 인과, 데이터라인들(D1 내지 D2m/3)과 나란한 방향으로 형성되어 테두리 공통라인에 연결되는 세로 공통라인들과, 액정셀(Clc)들의 가장자리 영역을 따라 메쉬(Mesh) 구조로 각각 형성되어 세로 공통라인들에 공통 접속되는 화소공통라인 패턴들을 포함한다. 공통라인은 공통전압 발생부(14)의 출력단에 전기적으로 접속되고 공통전극들(2)은 공통라인에 연결된다. 한편, 공통라인은 공통전극(2)에 연결됨과 아울러 화소 어레이에서 스토리지 온 컴온(Storage on common) 방식의 스토리지 커패시터(Cst)를 형성할 수 있다. 이 경우에 공통라인은 하부 유리기판 상에서 절연막을 사이에 두고 화소전극들과 중첩된다.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 도트클럭신호(DCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12), 및 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 데이터 타이밍 제어신호(DDC)와 게이트 타이밍 제어신호(GDC)를 포함한다. 게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔펄스가 발생되도록 스캔이 시작되는 라인을 포함한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 구동회로(13)로 하여금 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키도록 게이트 구동회로(13)를 제어한다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(13)의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 액정셀을 포함한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 포함한다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 아날로그 비디오 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC의 출력을 제어한다.

데이터 구동회로(12)는 다수의 데이터 드라이브 IC들을 포함한다. 데이터 드라이브 IC 각각은 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한 후에, 아날로그 정극성/부극성 데이터전압으로 변환하여 데이터라인들(D1 내지 D2m/3)에 공급한다. 또한, 데이터 드라이브 IC 각각은 좌우측 두 개의 더미 채널들을 이용하여 공통전압 발생부(14)로부터의 공통전압(Vcom)을 공통라인에 공급한다. 데이터라인의 갯수가 종래 대비 2/3배로 감소하므로, 본 발명의 데이터 드라이브 IC의 갯수도 줄어든다. 예컨대, 수평해상도가 1920일 경우, 960개의 채널수를 갖는 데이터 드라이브 IC가 반드시 6개 필요하던 종래에 비해, 본 발명에서는 동일 수평해상도를 구현하기 위해 960개의 채널수를 갖는 데이터 드라이브 IC가 4개면 충분하게 된다. 이렇게 데이터 드라이브 IC 갯수를 감소시키면 제조 비용 절감에 매우 효과적이다. 한편, 데이터라인수 감소로 인한 드라이브 IC내의 발열 및 충전시간 감소에 따른 세로선 불량등의 문제는 본 발명에 따른 1.5 배속으로 구동시에는 크게 문제되지 않는다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 드라이브 IC들은 타이밍 콘트롤러(11)의 제어 하에 스캔펄스를 게이트라인들(G1 내지 G3n/2)에 공급한다.

공통전압 발생부(14)는 공통전압(Vcom)을 발생시킨다. 이 공통전압(Vcom)은 각각의 데이터 드라이브 IC를 경유하여 공통라인에 인가된다.

도 5는 본 발명의 실시예에 따른 공통라인을 보여 주는 평면도이다. 도 6은 도 5에 도시된 공통라인의 일부와 데이터라인들의 일부를 보여 주는 평면도이다. 그리고, 도 7은 도 6을 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'을 따라 절취하여 공통라인(20)의 단면 구조를 보여준다. 도 7에서, 도면부호 '41'은 하부 유리기판을, 도면부호 '43'은 게이트절연막을, 도면부호 '47'은 보호막을 각각 나타낸다.

도 5 내지 도 7을 참조하면, 공통라인(20)은 기판의 가장자리에서 비교적 두 꺼운 선폭으로 형성되는 테두리 공통라인(21)과, 세로 방향으로 길게 형성되는 다수의 세로 공통라인(22)들과, 각 액정셀 내에서 메쉬 구조로 형성되어 서로 전기적으로 접속된 다수의 화소공통라인 패턴들을 구비한다. 화소공통라인 패턴들에 대해서는 도 8 내지 도 12를 통해 상세히 후술한다.

세로 공통라인(22)들은 다수의 제1 세로 공통라인들(22a)과 다수의 제2 세로 공통라인들(22b)을 포함한다. 세로 공통라인들(22a, 22b)은 데이터라인들과 나란한 방향으로 형성되되, 화소 어레이에서 개구율을 증가시키기 위해 RGB 세개의 액정셀들로 이루어지는 제1 단위 화소와 이 제1 단위 화소에 수평으로 이웃한 제2 단위 화소의 사이마다 형성된다.

제1 세로 공통라인들(22a) 각각은 Vcom 패드(24)와 연결된다. 제1 세로 공통라인(22a)들 각각은 제1 및 제2 공통라인 콘택홀(50a, 50b)을 통해 테두리 공통라인(21)에 전기적으로 접속된다. 제1 공통라인 콘택홀(50a)에서, 제1 세로 공통라인(22a)과 중첩되지 않은 테두리 공통라인(21)의 일부는 제1 연결패턴(49a)에 접속된다. 제2 공통라인 콘택홀(50b)에서, 테두리 공통라인(21)과 중첩되는 제1 세로 공통라인(22a)의 일부는 제1 연결패턴(49a)에 접속된다. 제1 연결패턴(49a)은 투명전극 재질을 가질 수 있다.

제2 세로 공통라인들(22b) 각각은 제3 및 제4 공통라인 콘택홀(51a, 51b)을 통해 테두리 공통라인(21)에 전기적으로 접속된다. 제3 공통라인 콘택홀(51a)에서, 제2 세로 공통라인(22b)과 중첩되지 않은 테두리 공통라인(21)의 일부는 제2 연결패턴(49b)에 접속된다. 제4 공통라인 콘택홀(51b)에서, 테두리 공통라인(21) 과 중첩되지 않은 제2 세로 공통라인(22b)의 일부는 제2 연결패턴(49b)에 접속된다. 제2 연결패턴(49b)은 투명전극 재질을 가질 수 있다.

Vcom 패드(24)는 Vcom 콘택홀(25)을 통해 제1 세로 공통라인(22a)에 접속된다. Vcom 콘택홀(25)에서, 제1 세로 공통라인(22a)은 제3 연결패턴(49c)에 접속된다. 제3 연결패턴(49c)은 투명전극 재질을 가질 수 있다.

Vcom 패드(24)는 데이터 드라이브 IC(D-IC)의 양측 두개의 더미채널들에 접속되도록 각 데이터 드라이브 IC(D-IC)마다 두개씩 할당된다. Vcom 패드(24)는 데이터 드라이브 IC(D-IC)를 경유하여 공급되는 공통전압(Vcom)을 공통라인(20)에 전달한다. 한편, Vcom 패드(24)는 공통전압 발생부(14)의 출력단자에 접속되어 공통전압 발생부(14)로부터의 공통전압(Vcom)을 데이터 드라이브 IC(D-IC)를 거치지 않고 공통라인(20)에 전달할 수도 있다. 본 발명의 Vcom 패드(24)수는 종래 2개에 비해 그 숫자가 크게 증가하므로, 공통전압(Vcom)을 공급하는 입력 소스의 수가 그 만큼 증가되어 공통전압(Vcom)의 면내 편차를 획기적으로 줄일 수 있으며, 공통라인의 저항값을 크게 줄일 수 있다.

테두리 공통라인(21)의 폭(W₁)은 공통라인(20)의 저항을 줄이기 위하여 세로 공통라인(22)의 폭(W₁)에 비해 두껍게 형성된다. 세로 공통라인(22) 각각의 폭(W₂)은 화소 어레이에서 개구율의 저하를 줄이기 위하여 데이터라인의 폭에 비해 얇게 형성됨이 바람직하다.

이와 같이, 본 발명에 따른 액정표시장치는 비교적 선폭이 넓은 테두리 공통 라인(21)과 그에 연결되는 데이터라인 방향의 세로 공통라인(22)들을 포함한 공통라인(20)을 형성함으로써 공통라인의 로드를 분산시킴으로써 공통전압의 왜곡을 줄일 수 있다. 예컨대, 종래에는 공통라인이 게이트라인 방향으로 형성되기 때문에, 스캔펄스에 의해 1 수평라인이 스캐닝될 때 하나의 공통라인이 1 수평라인의 모든 액정셀들에 인가되는 데이터전압에 의해 영향을 받을 수 밖에 없지만, 본 발명에서는 1 수평라인이 스캐닝될 때 3개의 액정셀들에 인가되는 데이터전압만이 세로 공통라인(22)에 영향을 주기 때문에 공통라인(20)의 로드가 크게 분산된다.

또한, 본 발명에 따른 액정표시장치는 공통전압(Vcom)을 공통라인(20)에 인가하기 위한 입력 소스의 갯수를 늘려 공통전압(Vcom)의 면내 편차를 획기적으로 줄일 수 있으며, 공통라인(20)의 저항값을 크게 줄일 수 있다.

한편, 본 발명의 세로 공통라인(22)은 개구율 저하를 고려하여 액정셀들 사이가 아닌 화소들 사이마다 형성되고, 세로 공통라인(22)들에 공급되는 공통전압(Vcom)은 도 8과 같이 각 액정셀내에서 메쉬 구조를 이루는 화소공통라인 패턴(23)에 인가된다. 화소공통라인 패턴(23)에 의해 단위 화소내에서 공통전압(Vcom)의 공유가 가능해진다.

도 8은 세로 공통라인(22)들과 화소공통라인 패턴(23)이 형성된 도 4의 액정표시패널(10) 일부를 간략하게 보여준다.

도 8을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 데이터라인의 갯수를 감소시키기 위해, 수평 방향으로 인접한 R 액정셀, G 액정셀 및 B 액정셀을 각각 포함하며 서로 수직하게 이웃한 두 개의 화소들을 두 개의 데이터라인과 세 개의 게이트라인을 이용하여 구동시킨다.

이를 위해, 기수번째 수평라인에 배치된 화소들은 각각 자신에게 할당된 두 개의 데이터라인들 중 두번째 데이터라인을 공유 데이터라인으로 이용하고, 우수번째 수평라인에 배치된 화소들은 각각 자신에게 할당된 두 개의 데이터라인들 중 첫번째 데이터라인을 공유 데이터라인으로 이용한다. 예컨대, 제1 수평라인에 배치된 특정 화소에서 G 액정셀과 B 액정셀은 제2 데이터라인(D2)을 공유하고, 제2 수평라인에 배치된 화소들 중 상기 특정 화소와 수직으로 이웃한 화소에서, R 액정셀과 G 액정셀은 제1 데이터라인(D1)을 공유한다. 그리고, 어느 한 화소에서 RGB 액정셀들과 각각 접속되는 TFT들은 두개의 게이트라인들 사이에서 지그재그로 접속될 수 있다. 이에 따라, 제1 수평라인에 배치된 특정 화소에서, R 액정셀은 제1 게이트라인(G1)에 접속되고, G 액정셀은 제2 게이트라인(G2)에 접속되며, B 액정셀은 제1 게이트라인(G1)에 접속된다. 이 화소에서, R 액정셀은 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제1 데이터전압을 충전하고, B 액정셀은 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제2 데이터전압을 충전하며, G 액정셀은 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제3 데이터전압을 충전한다. 또한, 제2 수평라인에 배치된 화소들 중 상기 특정 화소와 수직으로 인접한 화소에서, R 액정셀은 제3 게이트라인(G3)에 접속되고, G 액정셀은 제2 게이트라인(G2)에 접속되며, B 액정셀은 제3 게이트라인(G3)에 접속된다. 이 화소에서, G 액정셀은 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제1 데이터라 인(D1)으로부터의 제4 데이터전압을 충전하고, R 액정셀은 제3 게이트라인(G3)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제5 데이터전압을 충전하며, B 액정셀은 제3 게이트라인(G3)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제6 데이터전압을 충전한다.

세로 공통라인(22)은 데이터라인과 동일한 금속패턴으로 두개의 데이터라인들마다 한개씩 형성된다. 화소공통라인 패턴(23)은 게이트라인과 동일한 금속패턴으로 액정셀의 가장자리 영역마다 형성되어 각 액정셀에서 메쉬 구조를 이루며, 세로 공통라인(22)으로부터의 공통전압(Vcom)을 각 액정셀의 공통전극에 공급한다. 이를 위해, 화소공통라인 패턴(23)은 콘택홀을 통해 공통전극 및 세로 공통라인(22)에 접속된다.

도 9는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 일 예로서 화소들이 수평 IPS 구동모드로 동작되는 경우를 보여준다. 도 10은 도 9를 Ⅳ-Ⅳ', Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ'을 따라 절취하여 각 액정셀에서 세로 공통라인(22), 화소공통라인 패턴(23), 및 공통전극간의 접속 단면 구조를 보여준다. 도 10에서, 도면부호 '41'은 하부 유리기판을, 도면부호 '43'은 게이트절연막을, 도면부호 '47'은 보호막을 각각 나타낸다.

도 9 및 도 10을 참조하면, 제1 화소 및 제2 화소를 구성하는 각 액정셀은 메쉬 구조를 이루는 화소공통라인 패턴(23)을 포함하여 서로 수평 방향으로 대향하는 공통전극과 화소전극간의 전위차에 의해 구동된다.

제1 화소에서, R 액정셀의 공통전극(Ec1)은 데이터라인들과 경사지도록 형성 되는 다수의 제1 핑거부들과, 제1 핑거부들을 연결하기 위해 세로 공통라인(22) 및 화소공통라인 패턴(23)에 부분적으로 중첩되는 제1 접속부를 포함하고, R 액정셀의 화소전극(Ep1)은 데이터라인들과 경사지도록 형성되어 상기 제1 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제2 핑거부들과, 다수의 제2 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되는 제2 접속부를 포함한다. R 액정셀의 공통전극(Ec1)은 제1 공통전극 콘택홀(101a)을 통해 세로 공통라인(22)에 접속되고, 제2 공통전극 콘택홀(101b)를 통해 화소공통라인 패턴(23)에 접속된다. R 액정셀의 화소전극(Ep1)은 제1 드레인 콘택홀(DCT1)을 통해 제1 TFT(TFT1)에 접속된다. 제1 TFT(TFT1)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)상의 제1 데이터전압을 R 액정셀의 화소전극(Ep1)에 공급한다. 제2 접속부와 화소공통라인 패턴(23)의 중첩 영역에는 제1 데이터전압을 한 프레임 동안 유지하기 위한 제1 스토리지 커패시터(Cst1)가 형성된다.

G 액정셀의 공통전극(Ec2)은 데이터라인들과 경사지도록 형성되는 다수의 제3 핑거부들과, 제3 핑거부들을 연결하기 위해 화소공통라인 패턴(23)에 부분적으로 중첩되는 제3 접속부를 포함하고, G 액정셀의 화소전극(Ep2)은 데이터라인들과 경사지도록 형성되어 상기 제3 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제4 핑거부들과, 다수의 제4 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되게 형성되는 제4 접속부를 포함한다. G 액정셀의 공통전극(Ec2)은 제3 공통전극 콘택홀(102a)을 통해 화소공통라인 패턴(23)에 접속되고, 제4 공통전극 콘택홀(102b)를 통해 화소공통라인 패턴(23)에 접속된다. G 액정셀의 화소전 극(Ep2)은 제2 드레인 콘택홀(DCT2)을 통해 제2 TFT(TFT1)에 접속된다. 제2 TFT(TFT2)는 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제3 데이터전압을 G 액정셀의 화소전극(Ep2)에 공급한다. 제4 접속부와 화소공통라인 패턴(23)의 중첩 영역에는 제3 데이터전압을 한 프레임 동안 유지하기 위한 제2 스토리지 커패시터(Cst2)가 형성된다.

B 액정셀의 공통전극(Ec3)은 데이터라인들과 경사지도록 형성되는 다수의 제5 핑거부들과, 제5 핑거부들을 연결하기 위해 세로 공통라인(22) 및 화소공통라인 패턴(23)에 부분적으로 중첩되는 제5 접속부를 포함하고, B 액정셀의 화소전극(Ep3)은 데이터라인들과 경사지도록 형성되어 상기 제5 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제6 핑거부들과, 다수의 제6 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되게 형성되는 제6 접속부를 포함한다. B 액정셀의 공통전극(Ec3)은 제5 공통전극 콘택홀(103a)을 통해 세로 공통라인(22)에 접속되고, 제6 공통전극 콘택홀(103b)를 통해 화소공통라인 패턴(23)에 접속된다. B 액정셀의 화소전극(Ep3)은 제3 드레인 콘택홀(DCT3)을 통해 제3 TFT(TFT3)에 접속된다. 제3 TFT(TFT3)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제2 데이터전압을 B 액정셀의 화소전극(Ep3)에 공급한다. 제6 접속부와 화소공통라인 패턴(23)의 중첩 영역에는 제2 데이터전압을 한 프레임 동안 유지하기 위한 제3 스토리지 커패시터(Cst3)가 형성된다.

제2 화소는 제1 화소에 비해 구동 게이트라인 및 TFT들의 접속 위치등만 다를 뿐, 각 액정셀에서 세로 공통라인(22), 화소공통라인 패턴(23), 및 공통전극간 의 접속 구조는 거의 동일하므로, 제2 화소에 대해서는 도면 부호만 명기하고 이들에 대한 상세한 설명은 생략하기로 한다.

도 11은 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 다른 예로서 화소들이 TN 구동모드로 동작되는 경우를 보여준다. 도 12는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 또 다른 예로서 화소들이 VA 구동모드로 동작되는 경우를 보여준다. 그리고, 도 13은 도 11 및 도 12와의 개구율 비교를 위해 TN 구동모드로 동작되는 일반적인 2배속 구동 화소들을 보여준다. 도 11 내지 도 13에서, "SA"는 비개구영역을, "EA"는 개구영역을 각각 나타낸다.

도 11을 참조하면, 각 액정셀은 메쉬 구조를 이루는 화소공통라인 패턴(23)을 포함하여 서로 수직 방향으로 대향하는 공통전극과 화소전극간의 전위차에 의해 구동된다. 이를 위해, 공통전극(미도시)은 각 액정셀의 화소전극들과 대향하도록 상부 유리기판(미도시)의 전면(全面)에 형성되어 공통전압(Vcom)을 공급받는다.

제1 화소에서, R 액정셀의 화소전극(Ep1)은 가장자리에서 화소공통라인 패턴(23)과 부분적으로 중첩되어 전체 개구영역 상에 형성된다. R 액정셀의 화소전극(Ep1)은 제1 드레인 콘택홀(DCT1)을 통해 제1 TFT(TFT1)에 접속된다. 제1 TFT(TFT1)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)상의 제1 데이터전압을 R 액정셀의 화소전극(Ep1)에 공급한다. R 액정셀의 화소전극(Ep1)과 화소공통라인 패턴(23)의 중첩 영역에는 제1 데이터전압을 한 프레임 동안 유지하기 위한 제1 스토리지 커패시터가 형성된다. 세로 공통라인(22) 으로부터의 공통전압(Vcom)이 화소공통라인 패턴(23)에 공급되도록, R 액정셀에는 제1 투명전극패턴(122)이 형성된다. 제1 투명전극패턴(122)는 제1 공통라인 콘택홀(121a)를 통해 노출되는 세로 공통라인(22)과 제2 공통라인 콘택홀(121b)을 통해 노출되는 화소공통라인 패턴(23)을 서로 전기적으로 연결한다.

G 액정셀의 화소전극(Ep2)은 가장자리에서 화소공통라인 패턴(23)과 부분적으로 중첩되어 전체 개구영역 상에 형성된다. G 액정셀의 화소전극(Ep2)은 제2 드레인 콘택홀(DCT2)을 통해 제2 TFT(TFT2)에 접속된다. 제2 TFT(TFT2)는 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)상의 제3 데이터전압을 G 액정셀의 화소전극(Ep2)에 공급한다. G 액정셀의 화소전극(Ep2)과 화소공통라인 패턴(23)의 중첩 영역에는 제3 데이터전압을 한 프레임 동안 유지하기 위한 제2 스토리지 커패시터가 형성된다. G 액정셀 내의 화소공통라인 패턴(23)은 R 액정셀 및 B 액정셀 내의 화소공통라인 패턴(23)에 전기적으로 연결된다.

B 액정셀의 화소전극(Ep3)은 가장자리에서 화소공통라인 패턴(23)과 부분적으로 중첩되어 전체 개구영역 상에 형성된다. B 액정셀의 화소전극(Ep3)은 제3 드레인 콘택홀(DCT3)을 통해 제3 TFT(TFT3)에 접속된다. 제3 TFT(TFT3)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)상의 제2 데이터전압을 B 액정셀의 화소전극(Ep3)에 공급한다. B 액정셀의 화소전극(Ep3)과 화소공통라인 패턴(23)의 중첩 영역에는 제2 데이터전압을 한 프레임 동안 유지하기 위한 제3 스토리지 커패시터가 형성된다. 세로 공통라인(22)으로부터의 공통전압(Vcom)이 화소공통라인 패턴(23)에 공급되도록, B 액정셀에는 제2 투명전극패턴(124)이 형성된다. 제2 투명전극패턴(124)는 제3 공통라인 콘택홀(123a)를 통해 노출되는 세로 공통라인(22)과 제2 공통라인 콘택홀(123b)을 통해 노출되는 화소공통라인 패턴(23)을 서로 전기적으로 연결한다.

제2 화소는 제1 화소에 비해 구동 게이트라인 및 TFT들의 접속 위치등만 다를 뿐, 각 액정셀에서 세로 공통라인(22) 및 화소공통라인 패턴(23) 간의 접속 구조는 거의 동일하므로, 제2 화소에 대해서는 도면 부호만 명기하고 이들에 대한 상세한 설명은 생략하기로 한다.

도 12는 화소들이 VA 구동모드로 동작되는 것을 예시하는 것으로서, 멀티도메인(Multi-Domain)을 형성하여 시야각을 넓히기 위해 각 액정셀들의 화소전극에 스플릿(Split)을 형성하는 것을 제외하고는 TN 구동모드로 동작되는 도 11과 평면 구조가 동일하다. 따라서, 도 12에 대해서는 도 11과 동일한 도면 기호를 부여하고 이들에 대한 상세한 설명은 생략하기로 한다.

도 13은 TN 구동모드로 동작되는 일반적인 2배속 구동 화소들을 예시한 것으로서, 이에 의하면 수직으로 이웃한 두 개의 화소들을 구동하기 위해 두 개의 데이터라인들(D1,D2)과 네 개의 게이트라인들(G1 내지 G4)이 할당된다. 이러한 일반적인 2배속 구동시와 도 11 및 도 12와 같은 본 발명의 1.5배속 구동시에 있어서의 화소 어레이의 개구율을 비교하면 다음과 같다. 일반적인 2배속 구동패널에서는 수직으로 이웃한 화소들 간 이격폭(W8)이 본 발명의 화소들 간 이격폭(W5)에 비해 크다. 22인치 패널을 대상으로 실험한 결과, 본 발명의 화소들 간 이격폭(W5)이 50.56㎛ 인데 비하여 일반적인 2배속 구동패널에서의 화소들 간 이격폭(W8)은 63.2 ㎛로 본 발명에 비하여 대략 20% 정도 큼을 알 수 있었다. 이는 수직으로 이웃한 화소들 사이에 형성되는 게이트라인의 갯수가 본원 발명에 비해 일반적인 2배속 구동패널에서 한 개 더 많기 때문이다. 따라서, 본 발명의 개구영역(EA)의 길이(W4)는 일반적인 2배속 구동패널의 그것(W7)에 비하여 증가한다. 22인치 패널을 예로 들면, 218㎛인 일반적인 2배속 구동패널에 비하여 본 발명의 개구영역(EA)의 길이(W4)는 231㎛로서 대략 1.03% 증가한다. 또한, 본 발명의 개구영역(EA)의 폭(W3)도 일반적인 2배속 구동패널의 그것(W6)에 비하여 증가한다. 22인치 패널을 예로 들면, 65㎛인 일반적인 2배속 구동패널에 비하여 본 발명의 개구영역(EA)의 폭(W3)은 67.2㎛로서 대략 1.06% 증가한다. 이는 일반적인 2배속 구동패널이 본 발명에 비해 데이터라인의 갯수는 적지만 데이터라인이 형성되지 않는 영역에서도 비개구영역의 폭(D)을 넓힐수 밖에 없어 개구율 향상이 어렵기 때문이다. 일반적인 2배속 구동패널에서 데이터라인이 형성되지 않는 비개구영역의 폭(D)을 데이터라인이 형성된 비개구영역의 폭(C)에 가깝게 넓히지 않으면 한 화소 내에서 액정셀들 간 비개구영역 폭(C,D)의 비대칭에 따른 화질 불량이 그대로 시인된다. 반면, 본 발명에 따르면, 세로 공통라인의 선폭이 데이터라인의 선폭에 비해 훨씬 적고 한 화소 내에서 비개구영역 폭이 대칭되므로 개구율 향상에 어려움이 없다.

도 14는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 또 다른 예로서 화소들이 수퍼 IPS 구동모드로 동작되는 경우를 보여준다.

도 14를 참조하면, 제1 화소 및 제2 화소를 구성하는 각 액정셀은 메쉬 구조 를 이루는 화소공통라인 패턴(23)을 포함하여 서로 수평 방향으로 대향하는 공통전극과 화소전극간의 전위차에 의해 구동된다.

제1 화소에서, R 액정셀의 공통전극(Ec1)은 데이터라인들과 나란하게 형성되어 화소공통라인 패턴(23)과 부분적으로 중첩되는 다수의 제1 핑거부들과, 제1 핑거부들을 연결하기 위해 화소공통라인 패턴(23)과 부분적으로 중첩되는 제1 접속부를 포함하고, R 액정셀의 화소전극(Ep1)은 데이터라인들에 나란히 형성되어 상기 제1 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제2 핑거부들과, 제2 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되는 제2 접속부를 포함한다. 세로 공통라인(22)으로부터의 공통전압(Vcom)이 화소공통라인 패턴(23)에 공급되도록, R 액정셀에는 제1 투명전극패턴(152)이 형성된다. 제1 투명전극패턴(152)는 제1 공통라인 콘택홀(151a)를 통해 노출되는 세로 공통라인(22)과 제2 공통라인 콘택홀(151b)을 통해 노출되는 화소공통라인 패턴(23)을 서로 전기적으로 연결한다. R 액정셀의 공통전극(Ec1)은 제1 공통전극 콘택홀(153)을 통해 화소공통라인 패턴(23)에 접속된다. R 액정셀의 화소전극(Ep1)은 제1 드레인 콘택홀(DCT1)을 통해 제1 TFT(TFT1)에 접속된다. 제1 TFT(TFT1)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)상의 제1 데이터전압을 R 액정셀의 화소전극(Ep1)에 공급한다. R 액정셀의 화소전극(Ep1)과 화소공통라인 패턴(23)의 중첩 영역에는 제1 데이터전압을 한 프레임 동안 유지하기 위한 제1 스토리지 커패시터가 형성된다.

G 액정셀의 공통전극(Ec2)은 데이터라인들과 나란하게 형성되어 화소공통라 인 패턴(23)과 부분적으로 중첩되는 다수의 제3 핑거부들과, 제3 핑거부들을 연결하기 위해 화소공통라인 패턴(23)과 부분적으로 중첩되는 제3 접속부를 포함하고, G 액정셀의 화소전극(Ep2)은 데이터라인들에 나란히 형성되어 상기 제3 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제4 핑거부들과, 제4 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되는 제4 접속부를 포함한다. G 액정셀의 공통전극(Ec2)은 제2 공통전극 콘택홀(154)을 통해 화소공통라인 패턴(23)에 접속된다. G 액정셀의 화소전극(Ep2)은 제2 드레인 콘택홀(DCT2)을 통해 제2 TFT(TFT2)에 접속된다. 제2 TFT(TFT2)는 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)상의 제3 데이터전압을 G 액정셀의 화소전극(Ep2)에 공급한다. G 액정셀의 화소전극(Ep2)과 화소공통라인 패턴(23)의 중첩 영역에는 제3 데이터전압을 한 프레임 동안 유지하기 위한 제2 스토리지 커패시터가 형성된다.

B 액정셀의 공통전극(Ec3)은 데이터라인들과 나란하게 형성되어 화소공통라인 패턴(23)과 부분적으로 중첩되는 다수의 제5 핑거부들과, 제5 핑거부들을 연결하기 위해 화소공통라인 패턴(23)과 부분적으로 중첩되는 제5 접속부를 포함하고, B 액정셀의 화소전극(Ep3)은 데이터라인들에 나란히 형성되어 상기 제5 핑거부들과 동일 평면상에서 대향 구조를 이루는 다수의 제6 핑거부들과, 제6 핑거부들을 연결하며 화소공통라인 패턴(23)과 부분적으로 중첩되는 제6 접속부를 포함한다. 세로 공통라인(22)으로부터의 공통전압(Vcom)이 화소공통라인 패턴(23)에 공급되도록, B 액정셀에는 제2 투명전극패턴(156)이 형성된다. 제2 투명전극패턴(156)은 제3 공 통라인 콘택홀(155a)를 통해 노출되는 세로 공통라인(22)과 제4 공통라인 콘택홀(155b)을 통해 노출되는 화소공통라인 패턴(23)을 서로 전기적으로 연결한다. B 액정셀의 공통전극(Ec3)은 제3 공통전극 콘택홀(157)을 통해 화소공통라인 패턴(23)에 접속된다. B 액정셀의 화소전극(Ep3)은 제3 드레인 콘택홀(DCT3)을 통해 제3 TFT(TFT3)에 접속된다. 제3 TFT(TFT3)는 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)상의 제2 데이터전압을 B 액정셀의 화소전극(Ep3)에 공급한다. B 액정셀의 화소전극(Ep3)과 화소공통라인 패턴(23)의 중첩 영역에는 제2 데이터전압을 한 프레임 동안 유지하기 위한 제3 스토리지 커패시터가 형성된다.

도 15는 도 8에 도시된 액정표시패널(10)의 일 구동예를 보여준다. 도 16은 도 15와 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여준다.

도 15 및 도 16을 참조하면, 제1 내지 제6 게이트라인(G1 내지 G6)에 공급되는 스캔펄스(SP1 내지 SP6)는 대략 2/3 수평기간(2/3 H)을 폭으로 순차적으로 발생된다. 여기서, 스캔펄스(SP1 내지 SP6)가 2/3 수평기간(2/3 H)의 폭을 갖는 이유는 1 수평라인에 배치된 화소들을 구동하기 위한 게이트라인의 수(수직 해상도)가 노멀(1개) 대비 1.5배 증가하여 그만큼 1 수평라인을 스캔하는데 할당되는 시간이 줄어들기 때문이다. 부연하면, 수평기간이란 통상 한 프레임기간을 수직해상도로 나눈 값으로 정의되고, 스캔펄스가 턴 온 레벨로 유지되는 기간이 대략 수평기간에 일치한다는 점을 감안할 때, 수직 해상도를 1.5배 증가시키면 수평기간이 2/3배로 감소한다는 것은 자명하다. 그리고, 데이터 드라이브 IC는 이 스캔펄스의 발생에 동기하여 대략 2/3 수평기간(2/3 H)을 주기로 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성을 수평 2도트 인버젼 방식으로 반전시킨다. 데이터 드라이브 IC로부터 동시에 발생되는 데이터전압들이 (++--)와 같은 제1 극성패턴을 갖는다고 가정할 때, 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성은 기수번째 스캔펄스들(SP1,SP3,SP5,SP7)이 발생되는 기간 동안에 제1 극성패턴을 띠게 되는 반면, 우수번째 스캔펄스들(SP2,SP4,SP6,SP8)이 발생되는 기간 동안에 (--++)과 같이 제1 극성패턴과 반대되는 제2 극성패턴을 띠게 된다. 따라서, 지그재그로 접속되는 TFT들을 통해 액정표시패널(10)에 표시되는 데이터전압의 극성은 수직 2도트 인버젼 방식으로 반전되게 된다.

도 17은 도 8에 도시된 액정표시패널(10)의 다른 구동예를 보여준다. 도 18은 도 17과 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여준다.

도 17 및 도 18을 참조하면, 기수번째 게이트라인(G1,G3,G5)에 공급되는 스캔펄스(SP1,SP3,SP5)는 전반부 1/2 프레임기간 동안 대략 2/3 수평기간(2/3 H)을 폭으로 순차적으로 발생된다. 이어서, 우수번째 게이트라인(G2,G4,G6)에 공급되는 스캔펄스(SP2,SP4,SP6)는 후반부 1/2 프레임기간 동안 대략 2/3 수평기간(2/3 H)을 폭으로 순차적으로 발생된다. 이를 위해, 게이트 드라이브 IC는 종속적으로 접속된 기수번째 스테이지들(S1,S3,S5)은 타이밍 콘트롤러(11)로부터의 게이트 스타트 펄스에 응답하여 순차적으로 동작하며, 종속적으로 접속된 우수번째 스테이지들(S2,S4,S6)은 기수번째 마지막 스테이지(S7)로터의 출력에 응답하여 순차적으로 동작한다. 여기서, 게이트 드라이브 IC는 스캔펄스의 라인 로드를 줄이기 위해 액정표시패널(10)의 비표시영역 양측에 형성될 수 있으며, 아울러 제조 공정을 간소화하기 위해 GIP(Gate In Panel) 방식으로 액정표시패널(10)내의 TFT들과 동일한 공정을 통해 하부 유리기판 상에 형성될 수 있다.

데이터 드라이브 IC는 제1 기수 스캔펄스(SP1)와 제1 우수 스캔펄스(SP2)의 발생에 동기하여 대략 1/2 프레임기간을 주기로 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성을 프레임 인버젼 방식으로 반전시킨다. 데이터 드라이브 IC로부터 동시에 발생되는 데이터전압들이 (++--)와 같은 제1 극성패턴을 갖는다고 가정할 때, 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성은 기수번째 스캔펄스들(SP1,SP3,SP5)이 발생되는 전반부 1/2 프레임기간 동안에 제1 극성패턴을 띠게 되는 반면, 우수번째 스캔펄스들(SP2,SP4,SP6)이 발생되는 후반부 1/2 프레임기간 동안에 (--++)과 같이 제1 극성패턴과 반대되는 제2 극성패턴을 띠게 된다. 따라서, 지그재그로 접속되는 TFT들을 통해 액정표시패널(10)에 표시되는 데이터전압의 극성은 수직 2도트 인버젼 방식으로 반전되게 된다.

도 19는 도 8과는 TFT의 접속구조가 다른 액정표시패널(10)과 그의 일 구동예를 보여준다. 도 20은 도 19와 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여준다.

도 19를 참조하여 이 액정표시패널(10)의 접속 구조를 설명하면 다음과 같다. 제1 수평라인에 배치된 제1 화소에서, R 액정셀 및 G 액정셀은 제1 게이트라인(G1)에 접속되고, B 액정셀은 제2 게이트라인(G2)에 접속된다. 제1 화소에서, R 액정셀은 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제1 데이터전압을 충전하고, G 액정셀은 제1 게이트라인(G1)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제2 데이터전압을 충전하며, B 액정셀은 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제3 데이터전압을 충전한다.

또한, 제2 수평라인에 배치되어 상기 제1 화소와 수직으로 인접한 제2 화소에서, R 액정셀은 제2 게이트라인(G2)에 접속되고, G 액정셀 및 B 액정셀은 제3 게이트라인(G3)에 접속된다. 제2 화소에서, R 액정셀은 제2 게이트라인(G2)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제4 데이터전압을 충전하고, G 액정셀은 제3 게이트라인(G3)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제5 데이터전압을 충전하며, B 액정셀은 제3 게이트라인(G3)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제6 데이터전압을 충전한다.

또한, 제3 수평라인에 배치되어 상기 제2 화소와 수직으로 인접한 제3 화소 에서, R 액정셀은 제5 게이트라인(G5)에 접속되고, G 액정셀 및 B 액정셀은 제4 게이트라인(G4)에 접속된다. 제3 화소에서, G 액정셀은 제4 게이트라인(G4)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제7 데이터전압을 충전하고, B 액정셀은 제4 게이트라인(G4)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제8 데이터전압을 충전하며, R 액정셀은 제5 게이트라인(G5)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제9 데이터전압을 충전한다.

또한, 제4 수평라인에 배치되어 상기 제3 화소와 수직으로 인접한 제4 화소에서, R 액정셀 및 G 액정셀은 제6 게이트라인(G6)에 접속되고, B 액정셀은 제5 게이트라인(G5)에 접속된다. 제4 화소에서, R 액정셀은 제6 게이트라인(G6)으로부터의 스캔펄스에 응답하여 제1 데이터라인(D1)으로부터의 제10 데이터전압을 충전하고, G 액정셀은 제6 게이트라인(G6)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제11 데이터전압을 충전하며, B 액정셀은 제5 게이트라인(G5)으로부터의 스캔펄스에 응답하여 제2 데이터라인(D2)으로부터의 제12 데이터전압을 충전한다.

도 20을 결부하여 이 액정표시패널(10)의 구동을 설명하면 다음과 같다. 기수번째 게이트라인(G1,G3,G5)에 공급되는 스캔펄스(SP1,SP3,SP5)는 전반부 1/2 프레임기간 동안 대략 2/3 수평기간(2/3 H)을 폭으로 순차적으로 발생된다. 이어서, 우수번째 게이트라인(G2,G4,G6)에 공급되는 스캔펄스(SP2,SP4,SP6)는 후반부 1/2 프레임기간 동안 대략 2/3 수평기간(2/3 H)을 폭으로 순차적으로 발생된다.

데이터 드라이브 IC는 제1 기수 스캔펄스(SP1)와 제1 우수 스캔펄스(SP2)의 발생에 동기하여 대략 1/2 프레임기간을 주기로 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성을 프레임 인버젼 방식으로 반전시킨다. 데이터 드라이브 IC로부터 동시에 발생되는 데이터전압들이 (+--+)와 같은 제1 극성패턴을 갖는다고 가정할 때, 제1 내지 제4 데이터라인들(D1 내지 D4)에 공급되는 데이터전압들의 극성은 기수번째 스캔펄스들(SP1,SP3,SP5)이 발생되는 전반부 1/2 프레임기간 동안에 제1 극성패턴을 띠게 되는 반면, 우수번째 스캔펄스들(SP2,SP4,SP6)이 발생되는 후반부 1/2 프레임기간 동안에 (-++-)과 같이 제1 극성패턴과 반대되는 제2 극성패턴을 띠게 된다. 따라서, 지그재그로 접속되는 TFT들을 통해 액정표시패널(10)에 표시되는 데이터전압의 극성은 1도트 인버젼 방식으로 반전되게 된다.

도 17 내지 도 20과 같은 구동예는 도 15 및 도 16과 같은 구동예에 비해 데이터 드라이브 IC내에서 발생되는 데이터전압의 극성 변화 횟수를 반으로 감소시킴으로써 데이터 드라이브 IC의 로드를 줄여 발열 및 소비전력을 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래 공통라인의 접속 구조를 보여주는 도면.

도 2a는 종래 공통전압의 라인저항으로 인해 리플이 발생되는 것을 보여주는 도면.

도 2b는 종래 공통전압의 면내 편차를 보여주는 도면.

도 3a는 종래 공통전압의 불안정으로 인해 크로스토크가 발생되는 것을 보여주는 도면.

도 3b는 종래 공통전압의 불안정으로 인해 면내 상하 휘도차가 발생되는 것을 보여주는 도면.

도 4는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 5는 본 발명의 실시예에 따른 공통라인을 보여 주는 평면도.

도 6은 도 5에 도시된 공통라인의 일부와 데이터라인들을 보여 주는 평면도.

도 7은 도 6을 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'를 따라 절취하여 공통라인의 단면 구조를 보여주는 단면도.

도 8은 세로 공통라인들과 화소공통라인 패턴이 형성된 도 4의 액정표시패널을 간략하게 보여주는 도면.

도 9는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 일 예로서 화소들이 수평 IPS 구동모드로 동작되는 경우를 보여주는 평면도.

도 10은 도 9를 Ⅳ-Ⅳ', Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ'을 따라 절취하여 각 액정셀에서 세로 공통라인, 화소공통라인 패턴, 및 공통전극간의 접속 단면 구조를 보여주는 단면도.

도 11은 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 다른 예로서 화소들이 TN 구동모드로 동작되는 경우를 보여주는 평면도.

도 12는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 또 다른 예로서 화소들이 VA 구동모드로 동작되는 경우를 보여주는 평면도.

도 13은 도 11 및 도 12와의 개구율 비교를 위해 일반적인 2배속 구동 화소들을 보여주는 도면.

도 14는 도 8의 수직으로 이웃한 두 개의 화소들을 포함하는 "A" 부분(화소유닛)에 대한 또 다른 예로서 화소들이 수퍼 IPS 구동모드로 동작되는 경우를 보여주는 평면도.

도 15는 도 8에 도시된 액정표시패널의 일 구동예를 보여주는 도면.

도 16은 도 15와 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여주는 도면.

도 17은 도 8에 도시된 액정표시패널의 다른 구동예를 보여주는 도면.

도 18은 도 17과 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여주는 도면.

도 19는 도 8과는 TFT의 접속구조가 다른 액정표시패널과 그의 일 구동예를 보여주는 도면.

도 20은 도 19와 같은 구동에 필요한 스캔펄스의 구동 타이밍과, 이 스캔펄스에 동기되는 데이터라인의 충전 극성 변화를 보여주는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 ; 데이터 구동회로 13 : 게이트 구동회로

14 : 공통전압 발생부 20 : 공통라인

21 : 테두리 공통라인 22 : 세로 공통라인

23 : 화소공통라인 패턴 24 : Vcom 패드

Claims

표시영역 내에서 화소들이 매트릭스 형태로 배치되고 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널;

상기 표시영역 밖의 비표시영역에 형성되고 다수의 입력 소스들을 통해 공통전압이 인가되는 테두리 공통라인;

상기 화소를 구성하는 액정셀들 각각에 형성되고 서로 전기적으로 접속되어 다수의 메쉬 구조들을 이루며, 상기 액정셀들의 공통전극에 접속되는 화소공통라인 패턴;

수평으로 인접한 상기 화소들 사이마다 상기 데이터라인들과 나란한 방향으로 형성되고 상기 테두리 공통라인에 전기적으로 접속되어 상기 공통전압을 상기 화소공통라인 패턴에 인가하는 다수의 세로 공통라인들; 및

상기 데이터라인들을 구동하기 위한 K(K는 2이상의 양의 정수)개의 데이터 드라이브 IC들을 구비하고;

상기 화소들은 수직으로 이웃한 두 개의 화소들을 각각 가지는 다수의 화소유닛들을 포함하고, 상기 화소유닛마다 두 개의 데이터라인들과 세 개의 게이트라인들이 할당되고;

상기 데이터 드라이브 IC들 각각의 좌우측 더미채널에는 공통전압 입력패드가 접속되고, 상기 다수의 입력 소스들은 K×2 개의 공통전압 입력패드들을 포함하며;

상기 테두리 공통라인의 폭은 상기 세로 공통라인들의 폭에 비해 두껍게 형성되고, 상기 세로 공통라인들 각각의 폭은 상기 데이터라인들 각각의 폭에 비해 얇게 형성되는 것을 특징으로 하는 액정표시장치.
삭제
제 1 항에 있어서,

상기 테두리 공통라인 및 상기 화소공통라인 패턴은 상기 게이트라인들과 동일 금속패턴으로 형성되고;

상기 세로 공통라인들은 상기 데이터라인들과 동일 금속패턴으로 형성되는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 테두리 공통라인을 노출시키는 제1 콘택홀과 상기 세로 공통라인을 노출시키는 제2 콘택홀을 통해 상기 테두리 공통라인과 세로 공통라인을 전기적으로 접속시키는 연결패턴을 더 구비하는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 화소유닛들 각각은,

제1 게이트라인에 접속되는 제1 색 액정셀, 상기 제1 게이트라인에 이웃한 제2 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제1 게이트라인에 접속되는 제3 색 액정셀을 포함하는 제1 화소; 및

상기 제2 게이트라인에 이웃한 제3 게이트라인에 접속되는 제1 색 액정셀, 상기 제2 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제3 게이트라인에 접속되는 제3 색 액정셀을 포함하는 제2 화소를 구비하고;

제1 데이터라인은 상기 제1 화소의 제1 색 액정셀과 상기 제2 화소의 제1 색 및 제2 색 액정셀에 접속되고, 상기 제1 데이터라인에 이웃한 제2 데이터라인은 상기 제1 화소의 제2 색 및 제3 색 액정셀과 상기 제2 화소의 제3 색 액정셀에 접속되는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,

상기 화소유닛들은 수직으로 서로 이웃한 제1 화소유닛과 제2 화소유닛을 포함하고;

상기 제1 화소유닛은,

제1 게이트라인에 접속되는 제1 색 액정셀, 상기 제1 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제1 게이트라인에 이웃한 제2 게이트라인에 접속되는 제3 색 액정셀을 가지는 제1 화소; 및

상기 제2 게이트라인에 접속되는 제1 색 액정셀, 상기 제2 게이트라인에 이웃한 제3 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제3 게이트라인에 접속되는 제3 색 액정셀을 가지는 제2 화소를 포함하고;

상기 제2 화소유닛은,

상기 제3 게이트라인에 이웃한 제4 게이트라인에 접속되는 제2 색 액정셀, 상기 제4 게이트라인에 접속되는 제3 색 액정셀, 및 상기 제4 게이트라인에 이웃한 제5 게이트라인에 접속되는 제1 색 액정셀을 가지는 제3 화소; 및

상기 제5 게이트라인에 이웃한 제6 게이트라인에 접속되는 제1 색 액정셀, 상기 제6 게이트라인에 접속되는 제2 색 액정셀, 및 상기 제5 게이트라인에 접속되는 제3 색 액정셀을 가지는 제4 화소를 포함하며;

제1 데이터라인은 상기 제1 화소의 제1 색 액정셀과 상기 제2 화소의 제1 색 및 제2 색 액정셀과 상기 제3 화소의 제1 색 및 제2 색 액정셀과 상기 제4 화소의 제1 색 액정셀에 접속되고, 상기 제1 데이터라인에 이웃한 제2 데이터라인은 상기 제1 화소의 제2 색 및 제3 색 액정셀과 상기 제2 화소의 제3 색 액정셀과 상기 제3 화소의 제3 색 액정셀과 상기 제4 화소의 제2 색 및 제3 색 액정셀에 접속되는 것을 특징으로 하는 액정표시장치.
제 5 항 또는 제 6 항에 있어서,

상기 제1 내지 제3 색 액정셀들 각각의 화소전극과 공통전극은 동일 기판상에 형성되거나 또는 다른 기판상에 형성되는 것을 특징으로 하는 액정표시장치.
제 5 항 또는 제 6 항에 있어서,

상기 게이트라인들에 공급되는 스캔펄스는 2/3 수평기간을 폭으로 순차적으로 발생되며;

상기 데이터 드라이브 IC는 상기 스캔펄스의 발생에 동기하여 상기 데이터라인들에 공급되는 데이터전압의 극성을 반전시키는 것을 특징으로 하는 액정표시장치.
제 5 항 또는 제 6 항에 있어서,

상기 게이트라인들 중 기수번째 게이트라인들에 공급되는 스캔펄스는 전반부 1/2 프레임기간 동안 2/3 수평기간을 폭으로 순차적으로 발생되고, 우수번째 게이트라인들에 공급되는 스캔펄스는 후반부 1/2 프레임기간 동안 2/3 수평기간을 폭으로 순차적으로 발생되며;

상기 데이터 드라이브 IC는 첫번째 기수 스캔펄스와 첫번째 우수 스캔펄스의 발생에 동기하여 상기 데이터라인들에 공급되는 데이터전압의 극성을 반전시키는 것을 특징으로 하는 액정표시장치.