KR101604140B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101604140B1
KR101604140B1 KR1020090119398A KR20090119398A KR101604140B1 KR 101604140 B1 KR101604140 B1 KR 101604140B1 KR 1020090119398 A KR1020090119398 A KR 1020090119398A KR 20090119398 A KR20090119398 A KR 20090119398A KR 101604140 B1 KR101604140 B1 KR 101604140B1
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
data
horizontal display
gate
Prior art date
Application number
KR1020090119398A
Other languages
English (en)
Other versions
KR20110062619A (ko
Inventor
남유성
박준호
허승호
윤세창
이창덕
오대석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090119398A priority Critical patent/KR101604140B1/ko
Priority to TW099132415A priority patent/TWI444979B/zh
Priority to EP20100190821 priority patent/EP2355086A1/en
Priority to EP20120153530 priority patent/EP2458582A1/en
Priority to US12/958,588 priority patent/US8773419B2/en
Priority to CN201210567500.4A priority patent/CN103065596B/zh
Priority to JP2010270088A priority patent/JP5302292B2/ja
Priority to CN2010105852777A priority patent/CN102087842B/zh
Publication of KR20110062619A publication Critical patent/KR20110062619A/ko
Application granted granted Critical
Publication of KR101604140B1 publication Critical patent/KR101604140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 매트릭스 형태로 배치된 액정셀들, 및 상기 데이터라인들과 상기 게이트라인들의 교차부에 형성되는 TFT들을 포함한 액정표시패널; 상기 데이터라인들에 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 공급하는 소스 드라이브 IC들; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하기 위한 게이트 구동회로를 구비한다. 이웃하는 두 개의 데이터라인들 사이에 두 개의 액정셀들이 배치된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 컬럼 인버젼으로 극성이 반전되는 데이터전압을 출력하는 소스 드라이브 집적회로(Integrated Circuit, IC)를 이용하여 액정표시패널을 도트 인버젼으로 구동하는 액정표시장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.
액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, IC), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트펄스(또는 스캔펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들 을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
액정표시장치의 공정 기술과 구동 기술의 비약적인 발전에 힘입어, 액정표시장치의 제조비용은 낮아지고, 화질이 크게 향상되고 있다. 저소비전력과 저비용을 정보 단말기의 요구에 맞게, 액정표시장치의 소비전력, 화질, 및 제조비용을 더 개선할 필요가 있다.
본 발명은 소비전력과 화질을 개선할 수 있는 액정표시장치를 제공한다.
본 발명의 일 양상으로서 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 매트릭스 형태로 배치된 액정셀들, 및 상기 데이터라인들과 상기 게이트라인들의 교차부에 형성되는 TFT들을 포함한 액정표시패널; 상기 데이터라인들에 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 공급하는 소스 드라이브 IC들; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하기 위한 게이트 구동회로를 구비한다.
이웃하는 두 개의 데이터라인들 사이에는 두 개의 액정셀들이 배치된다.
기수 수평 표시라인에 존재하는 적어도 2 개의 액정셀들과, 우수 수평 표시 라인에 존재하는 적어도 2 개의 액정셀들이 동일한 데이터라인으로부터 공급되는 동일 극성의 데이터전압들을 충전한다.
상기 액정표시패널의 액정셀들에 충전되는 데이터전압들의 극성은 도트 인버젼 형태로 반전된다.
본 발명은 하나의 데이터라인에 연결된 액정셀들에 충전되는 데이터전압들의 극성을 동일하게 제어하여 액정섹들의 데이터 충전양을 균일하게 할 수 있고 소스 드라이브 IC의 소비전력을 줄일 수 있다. 따라서, 본 발명은 기존의 인버젼 방법에서 초래되는 데이터 충전양의 불균일로 인하여 초래되는 휘도 불균일, 색왜곡 등의 화질 저하를 방지할 수 있고, 데이터전압의 극성 반전 횟수를 줄여 소스 드라이브 IC의 소비전력을 줄일 수 있다. 또한, 본 발명은 좌우에 인접하는 액정셀들이 하나의 데이터라인을 공유하는 TFT 접속관계를 이용하여 데이터라인들의 개수와 소스 드라이브 IC들의 채널 수를 줄일 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 명칭과는 상이할 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 화소 어레이(10)가 형성된 액정표시패널, 소스 드라이브 IC(12), 및 타이밍 콘트롤러(11)를 구비한다. 액정표시패널의 아래에는 액정표시패널에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.
액정표시패널은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널에는 화소 어레이(10)가 형성된다. 화소 어레이(10)는 데이터라인들과 게이트라인들의 교차 구조에 의해 매트릭스 형태로 배열되는 액정셀들을 포함하여 비디오 데이터를 표시한다. 화소 어레이(10)의 하부 유리기판에는 데이터라인들, 게이트라인들, TFT(Thin Film Transistor)들, TFT에 접속된 액정셀의 화소전극, 및 액정셀의 화소전극에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 화소 어레이(10)의 액정셀들 각각은 TFT를 통해 데이터전압을 충전하는 화소전극과 공통전압이 인가되는 공통전극의 전압차에 의해 구동되어 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다. 화소 어레이(10)의 구체적인 구조에 대하여는 도 2를 결부하여 상세히 설명하기로 한다.
액정표시패널의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모 드와 같은 수직전계 구동방식의 경우에 상부 유리기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식의 경우에 화소전극과 함께 하부 유리기판 상에 형성된다.
액정표시패널의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명의 액정표시장치는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
소스 드라이브 IC들(12)은 TCP(Tape Carrier Package, 15) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 액정표시패널의 하부 유리기판에 접합되고, 소스 PCB(Printed Circuit Board)(14)에 접속된다. 소스 드라이브 IC들(12)은 COG(Chip On Glass) 공정에 의해 액정표시패널의 하부 유리기판 상에 접착될 수도 있다. 소스 드라이브 IC들(12) 각각의 데이터 출력채널들은 화소 어레이(10)의 데이터라인들에 1:1로 접속된다. 소스 드라이브 IC들(12)의 출력 채널들의 총 개수는 데이터 라인들의 총 개수의 대략 1/2 이다.
소스 드라이브 IC들(12) 각각은 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터를 입력받는다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)로부터의 소 스 타이밍 제어신호에 응답하여 디지털 비디오 데이터를 정극성/부극성 데이터전압으로 변환하여 출력채널들을 통해 화소 어레이(10)의 데이터라인들에 공급한다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)의 제어 하에 이웃한 데이터라인들에 서로 상반된 극성의 데이터전압들을 공급하고, 각각의 데이터라인들에 공급되는 데이터전압의 극성을 1 프레임기간 동안 동일하게 유지한다. 따라서, 소스 드라이브 IC들(12)은 도 4 및 도 6과 같이 극성이 컬럼 인버젼 형태로 반전되는 데이터전압들을 출력한다.
게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터의 게이트 타이밍 제어신호에 응답하여 화소어레이의 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다. 게이트 구동회로(13)는 TCP 상에 실장되어 TAB 공정에 의해 액정표시패널의 하부 유리기판에 접합되거나, GIP(Gate In Panel) 공정에 의해 화소 어레이(10)와 동시에 하부 유리기판 상에 직접 형성될 수 있다. 게이트 구동회로(13)는 도 2와 같이 화소 어레이(10)의 양측에 배치되거나 화소 어레이(10)의 일측에 배치될 수 있다.
타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 입력되는 디지털 비디오 데이터를 소스 드라이브 IC들(12)에 공급한다. 그리고 타이밍 콘트롤러(11)는 소스 드라이브 IC들(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(11)는 콘트롤 PCB(16) 상에 실장된다. 콘트롤 PCB(16)와 소스 PCB(14)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같 은 연성회로기판(17)을 통해 연결된다.
도 2는 화소 어레이(10)의 제1 실시예를 보여 주는 회로도이다.
도 2를 참조하면, 화소 어레이(10)는 m+1 개의 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX14, PIX21~PIX24)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T14, T21~T24)을 구비한다. 이 화소 어레이의 1 수평 표시라인에 배치된 액정셀들의 개수는 2m 개이다.
컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 2의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다. 도 2에서 화살표는 액정셀들의 데이터전압 충전 순서를 나타낸다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스가 공급된다.
제N(N은 양의 정수) 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i(i는 m 이하의 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 2에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다. 또한, 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 2에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 따라서, 기수 수평 표시라인의 제1 및 제2 액정셀들과, 우수 수평라인의 제3 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액 정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 2에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 또한, 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 우수 수평라인의 제5 및 제6 액정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 2에서 우수 수평 표시라인의 제5 및 제6 액정셀들은 생략되었으며, 그 구조는 우수 수평라인의 제1 및 제2 액정셀들과 실질적으로 동일하다. 따라서, 기수 수평 표시라인의 제3 및 제4 액정셀들과, 우수 수평라인의 제5 및 제6 액정셀들은 제i+2 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 한편, 우수 수평 표시라인의 제1 및 제2 액정셀들은 제1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
도 2에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제3 데이터라인(D3)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터 라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제1 데이터라인(D1)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이 트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
본 발명의 액정표시장치는 하나의 데이터라인에 연결된 액정셀들에 충전되는 데이터전압들의 극성이 동일하므로 소스 드라이브 IC의 소비전력을 줄일 수 있음은 물론, 액정셀들 각각의 데이터 충전양을 균일하게 할 수 있다. 따라서, 본 발명은 기존의 인버젼 방법에서 초래되는 데이터 충전양의 불균일로 인하여 초래되는 휘도 불균일, 색왜곡 등의 화질 저하를 방지할 수 있다. 또한, 본 발명은 좌우에 인접하는 액정셀들이 하나의 데이터라인을 공유하는 TFT 접속관계를 이용하여 데이터라인들의 개수와 소스 드라이브 IC들의 채널 수를 줄일 수 있고 나아가, 액정표시장치의 제조 비용을 줄일 수 있다.
화소 어레이(10)는 도 2에 한정되지 않는다. 예컨대, 화소 어레인(10)는 도 7 내지 도 16과 같이 변형 가능하다. 도 7 내지 도 16의 실시예들에서도 데이터라 인들에 개수는 대략 1/2로 줄어들고, 소스 드라이브 IC들(12)의 출력은 컬럼 인버젼 데이터전압이며, 화소 어레이(10)의 액정셀들은 도트 인버젼으로 구동된다.
화소 어레이(10)의 우측 끝단에 배치된 제m+1 데이터라인(Dm+1)은 도 3과 같이 화소 어레이(10)의 좌측 끝단에 배치된 제1 데이터라인(D1)과 연결될 수 있다. 도 4는 도 3과 같은 액정표시장치에서 데이터라인들(D1~Dm+1)에 공급되는 데이터전압들의 파형을 보여 주는 파형도이다.
도 3 및 도 4를 참조하면, 액정표시장치는 TCP(15)와 소스 PCB(14)를 경유하는 연결라인(111)을 더 구비한다.
연결라인(111)의 일측 끝단은 제1 데이터라인(D1)에 연결되고, 연결라인(111)의 타측 끝단은 제m+1 데이터라인(Dm+1)에 연결된다. 소스 드라이브 IC들(12) 중에서 화소 어레이의 좌측 상단에 배치된 제1 소스 드라이브 IC(12)의 출력채널은 제1 데이터라인(D1)과 제m 데이터라인(Dm+1)에 데이터전압을 공급한다.
화소 어레이(10)의 우측 끝단에 배치된 제m+1 데이터라인(Dm+1)은 도 5와 같이 제1 데이터라인(D1)에 연결되지 않고 소스 드라이브 IC(12)의 출력 채널에 접속될 수 있다. 도 6은 도 5와 같은 액정표시장치에서 데이터라인들에 공급되는 데이터전압들의 파형을 보여 주는 파형도이다.
도 5 및 도 6을 참조하면, 액정표시패널의 상단 우측에 배치되는 소스 드라이브 IC(12)는 제m+1 데이터라인(Dm+1)에 연결되는 출력채널을 더 포함한다. 따라서, 제m+1 데이터라인(Dm+1)은 소스 드라이브 IC들(12) 중에서 화소 어레이(10)의 우측 상단에 배치된 마지막 소스 드라이브 IC(12)로부터 직접 데이터전압을 공급받 는다.
도 7은 화소 어레이(10)의 제2 실시예를 보여 주는 회로도이다.
도 7을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX14, PIX21~PIX24)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T14, T21~T24)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 7의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 7에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 7에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 7에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다. 따라서, 기수 수평 표시 라인의 제3 및 제4 액정셀들과, 우수 수평라인의 제1 및 제2 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 7에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 7에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제1 데이터라인(D1)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제3 데이터라인(D3)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터 라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 8은 화소 어레이(10)의 제3 실시예를 보여 주는 회로도이다.
도 8을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX14, PIX21~PIX24)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T14, T21~T24)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 8의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드 라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 8에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 8에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라 인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 8에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다. 따라서, 기수 수평 표시라인의 제3 및 제4 액정셀들과, 우수 수평라인의 제1 및 제2 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 8에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 8에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제1 데이터라인(D1)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 TFT(T12)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제2 데 이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제3 데이터라인(D3)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트 라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 9는 화소 어레이(10)의 제4 실시예를 보여 주는 회로도이다.
도 9를 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 9의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평라인의 제1 및 제2 액정셀들은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다. 따라서, 기수 수평 표시라인의 제3 및 제4 액정셀들과, 우수 수평라인의 제1 및 제2 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 기수 수평 표시라인의 제5 및 제6 액정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX15'는 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX16'은 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다. 우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평라인의 제3 및 제4 액정셀들은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24' 는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다. 따라서, 기수 수평 표시라인의 제5 및 제6 액정셀들과, 우수 수평라인의 제3 및 제4 액정셀들은 제i+2 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 우수 수평라인의 제5 및 제6 액정셀들은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 9에서 도면 부호 'PIX25'는 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX26'은 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
도 9에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제6 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제6 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제1 데이터라인(D1)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되 고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제1 수평 표시라인(LINE#1)에서 제3 데이터라인(D3)과 제4 데이터라인(D4) 사이에 존재하는 제5 및 제6 액정셀들은 제3 데이터라인(D3)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제5 TFT(T15)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(PIX15)에 공급한다. 제5 화소전극(PIX15)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T15)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제5 TFT(T15)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제5 화소전극(PIX15)에 접속된다. 제1 수평 표시라인의 제6 TFT(T16)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(PIX16)에 공급한다. 제6 화소전극(PIX16)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제6 TFT(T16)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제6 TFT(T16)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제6 화소전극(PIX16)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제1 데이터라인(D1)과 제2 데이터라인(D2) 사이에 존재하는 제1 및 제2 액정셀들은 제2 데이터라인(D2)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제2 데이터라인(D2)과 제3 데이터라인(D3) 사이에 존재하는 제3 및 제4 액정셀들은 제3 데이터라인(D3)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
제2 수평 표시라인(LINE#2)에서 제3 데이터라인(D3)과 제4 데이터라인(D4) 사이에 존재하는 제5 및 제6 액정셀들은 제4 데이터라인(D4)으로부터 순차적으로 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제5 TFT(T25)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제5 화소전극(PIX25)에 공급한다. 제5 화소전극(PIX25)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T25)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제5 TFT(T25)의 드레인전극은 제4 데이터라인(D4)에 접속되고, 그 소스전극은 제5 화소전극(PIX25)에 접속된다. 제2 수평 표시라인의 제6 TFT(T26)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제6 화소전극(PIX26)에 공급한다. 제6 화소전극(PIX26)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제6 TFT(T26)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제6 TFT(T26)의 드레인전극은 제4 데이터라인(D4)에 접속되고, 그 소스전극은 제6 화소전극(PIX26)에 접속된다.
도 10은 화소 어레이(10)의 제5 실시예를 보여 주는 회로도이다.
도 10을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX14, PIX21~PIX24)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T14, T21~T24)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 10의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압 들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 10에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 10에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 10에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 10에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 10에서 알 수 있는 바와 같이, 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들에 충전되는 데이터전압들의 극성은 기수 수평 표시라인의 제1 및 제4 액정셀들과, 우수 수평라인의 제2 및 제3 액정셀들에 충전되는 데이터전압들의 극성과는 상반된다.
도 10에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공 급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인 전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 11은 화소 어레이(10)의 제6 실시예를 보여 주는 회로도이다.
도 11을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX14, PIX21~PIX24)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T14, T21~T24)을 구비한다. 컬럼 인버젼 방식 으로 극성이 반전되는 데이터 전압과, 도 11의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부 극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 11에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 11에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전 압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 11에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 11에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 11에서 알 수 있는 바와 같이, 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들에 충전되는 데이터전압들의 극성은 기수 수평 표시라인의 제1 및 제4 액정셀들과, 우수 수평라인의 제2 및 제3 액정셀들에 충전되는 데이터전압들의 극성과는 상반된다.
도 11에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시 라인의 제3 TFT(T13)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 12는 화소 어레이(10)의 제7 실시예를 보여 주는 회로도이다.
도 12를 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 12의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 12에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 12에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한 다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 12에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 12에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 12에서 알 수 있는 바와 같이, 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들에 충전되는 데이터전압들의 극성은 기수 수평 표시라인의 제1 및 제4 액정셀들과, 우수 수평라인의 제2 및 제3 액정셀들에 충전되는 데이터전압들의 극성과는 상반된다.
도 12에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이와 동시에, 제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이와 동시에, 제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제 1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전 압을 충전한다. 제4 TFT(T24)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 13은 화소 어레이(10)의 제8 실시예를 보여 주는 회로도이다.
도 13을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 13의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다. 또한, 도 13의 화소 어레이(10)의 일부 액정셀들에 충전되는 데이터 전압들은 수평 1 도트 및 수직 1 도트 인버젼으로 반전된다. 따라서, 도 13의 화소 어레이에는 수평 2 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 액정셀들과, 수평 1 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 액정셀들이 혼재된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동 안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 기수 수평 표시라인의 제5 및 제6 액정셀들이 존재한다. 기수 수평 표시라인의 제5 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제6 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX15'는 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX16'은 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데 이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 우수 수평라인의 제5 및 제6 액정셀들이 존재한다. 우수 수평라인의 제5 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데 이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제6 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 13에서 도면 부호 'PIX25'는 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX26'은 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
도 13에서 알 수 있는 바와 같이, 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들에 충전되는 데이터전압들의 극성은 기수 수평 표시라인의 제1 및 제4 액정셀들과, 우수 수평라인의 제2 및 제3 액정셀들에 충전되는 데이터전압들의 극성과는 상반된다. 따라서, 기수 수평 표시라인의 제1 내지 제4 액정셀들과, 우수 수평라인의 제1 내지 제4 액정셀들에 충전되는 데이터전압들의 극성은 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다. 이에 비하여, 기수 수평 표시라인의 제3 내지 제6 액정셀들과, 우수 수평라인의 제3 내지 제6 액정셀들에 충전되는 데이터 전압들의 극성은 수평 1 도트 및 수직 1 도트 인버젼으로 반전된다.
도 13에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제6 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제6 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제1 수평 표시라인(LINE#1)의 제5 액정셀은 제4 데이터라인(D4)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제6 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제5 TFT(T15)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제5 화소전극(PIX15)에 공급한다. 제5 화소전극(PIX15)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T15)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제5 TFT(T15)의 드레인전극은 제4 데이터라인(D4)에 접속되고, 그 소스전극은 제5 화소전극(PIX15)에 접속된다. 제1 수평 표시라인의 제6 TFT(T16)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(PIX16)에 공급한다. 제6 화소전극(PIX16)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제6 TFT(T16)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제6 TFT(T16)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제6 화소전극(PIX16)에 접속된다.
제2 수평 표시라인(LINE#2)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
제2 수평 표시라인(LINE#2)의 제6 액정셀은 제4 데이터라인(D4)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제5 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제5 TFT(T25)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(PIX25)에 공급한다. 제5 화소전극(PIX25)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T25)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제5 TFT(T25)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제5 화소전극(PIX25)에 접속된다. 제2 수평 표시라인의 제6 TFT(T26)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제6 화소전 극(PIX26)에 공급한다. 제6 화소전극(PIX26)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제6 TFT(T26)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제6 TFT(T26)의 드레인전극은 제6 데이터라인(D6)에 접속되고, 그 소스전극은 제6 화소전극(PIX26)에 접속된다.
도 14는 화소 어레이(10)의 제9 실시예를 보여 주는 회로도이다.
도 14를 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 14의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다. 또한, 도 14의 화소 어레이(10)의 일부 액정셀들에 충전되는 데이터 전압들은 수평 1 도트 및 수직 1 도트 인버젼으로 반전된다. 따라서, 도 14의 화소 어레이에는 수평 2 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 액정셀들과, 수평 1 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 액정셀들이 혼재된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이 터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 기수 수평 표시라인의 제5 및 제6 액정셀들이 존재한다. 기수 수평 표시라인의 제5 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제6 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX15'는기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX16'은 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부 터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 우수 수평라인의 제5 및 제6 액정셀들이 존재한다. 우수 수평라인의 제5 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부 터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제6 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 14에서 도면 부호 'PIX25'는 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX26'은 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
도 14에서 알 수 있는 바와 같이, 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들은 제i+1 데이터라인으로부터 공급되는 동일한 극성의 데이터전압들을 충전한다. 기수 수평 표시라인의 제2 및 제3 액정셀들과, 우수 수평라인의 제1 및 제4 액정셀들에 충전되는 데이터전압들의 극성은 기수 수평 표시라인의 제1 및 제4 액정셀들과, 우수 수평라인의 제2 및 제3 액정셀들에 충전되는 데이터전압들의 극성과는 상반된다. 따라서, 기수 수평 표시라인의 제1 내지 제4 액정셀들과, 우수 수평라인의 제1 내지 제4 액정셀들에 충전되는 데이터전압들의 극성은 수평 2 도트 및 수직 1 도트 인버젼으로 반전된다. 이에 비하여, 기수 수평 표시라인의 제3 내지 제6 액정셀들과, 우수 수평라인의 제3 내지 제6 액정셀들에 충전되는 데이터 전압들의 극성은 수평 1 도트 및 수직 1 도트 인버젼으로 반전된다.
도 14에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제6 액정셀들과, 제2 수평 표시라 인(LINE#2)의 제1 내지 제6 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제 3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제1 수평 표시라인(LINE#1)의 제6 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제5 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제5 TFT(T15)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제5 화소전극(PIX15)에 공급한다. 제5 화소전극(PIX15)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T15)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제5 TFT(T15)의 드레인전극은 제4 데이터라인(D4)에 접속되고, 그 소스전극은 제5 화소전극(PIX15)에 접속된다. 제1 수평 표시라인의 제6 TFT(T16)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제6 화소전극(PIX16)에 공급한다. 제6 화소전극(PIX16)은 대략 1/2 수평기간 동안 데이터전 압을 충전한다. 제6 TFT(T16)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제6 TFT(T16)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제6 화소전극(PIX16)에 접속된다.
제2 수평 표시라인(LINE#2)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시 라인의 제3 TFT(T23)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
제2 수평 표시라인(LINE#2)의 제5 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제6 액정셀은 제4 데이터라인(D4)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제5 TFT(T25)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제5 화소전극(PIX25)에 공급한다. 제5 화소전극(PIX25)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제5 TFT(T25)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제5 TFT(T25)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제5 화소전극(PIX25)에 접속된다. 제2 수평 표시라인의 제6 TFT(T26)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제4 데이터라인(D4)으로부터의 데이터전압을 제6 화소전극(PIX26)에 공급한다. 제6 화소전극(PIX26)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제6 TFT(T26)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제6 TFT(T26)의 드레인전극은 제6 데이터라인(D6)에 접속되고, 그 소스전극은 제6 화소전극(PIX26)에 접속된다.
도 15는 화소 어레이(10)의 제10 실시예를 보여 주는 회로도이다.
도 15를 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 15의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 1 도트 및 수직 1 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되 는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 기수 수평 표시라인의 제5 및 제6 액정셀들이 존재한다. 기수 수평 표시라인의 제5 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 기수 수평 표시라인의 제6 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX15'는 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX16'은 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+2 데이터라인과 제i+3 데이터라인 사이에는 우수 수평라인의 제5 및 제6 액정셀들이 존재한다. 우수 수평라인의 제5 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제6 액정셀은 제N 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 부극성 데이터 전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+3 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 15에서 도면 부호 'PIX25'는 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극이며, 'PIX26'은 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극이다.
도 15에서 알 수 있는 바와 같이, 상하로 이웃하는 액정셀들과 좌우로 이웃하는 액정셀들은 서로 상반된 극성의 데이터전압들을 충전한다. 따라서, 도 15의 화소 어레이의 액정셀들은 수평 1 도트 및 수직 1 도트 인버젼 형태로 반전되는 데이터전압들을 충전한다.
도 15에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제1 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제2 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제1 TFT(T11)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제2 TFT(T12)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제4 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제3 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공 급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제3 TFT(T23)의 드레인 전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
도 16은 화소 어레이(10)의 제11 실시예를 보여 주는 회로도이다.
도 16을 참조하면, 화소 어레이(10)는 데이터라인들(D1~Dm+1), 데이터라인들(D1~Dm+1)과 교차되는 게이트라인들(G1~G2n), 및 게이트펄스에 응답하여 액정셀들의 화소전극들(PIX11~PIX16, PIX21~PIX26)과 데이터라인들(D1~Dm+1) 사이의 전류패스를 스위칭하기 위한 TFT들(T11~T16, T21~T26)을 구비한다. 컬럼 인버젼 방식으로 극성이 반전되는 데이터 전압과, 도 16의 화소 어레이 구조로 인하여 액정셀들에 충전되는 데이터전압들은 그 극성이 수평 1 도트 및 수직 2 도트 인버젼으로 반전된다.
소스 드라이브 IC들(12)은 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 데이터라인들(D1~Dm+1)로 출력한다. 게이트 구동회로(13)는 제1 내지 2n 게이트라인들(G1~G2n)에 게이트펄스를 순차적으로 공급한다. 제1 게이트라인(G1)에 제1 게이트펄스가 공급된 후에 제2 내지 제2n 게이트라인들(G1~G2n)에 순차적으로 제2 내지 제2n 게이트펄스(G1~G2n)가 공급된다.
제N 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 정극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 부극성 데이터전압만을 공급한다. 제N+1 프레임 기간 동안, 소스 드라이브 IC들(12)은 기수 데이터라인들(D1, D3... Dm-1, Dm+1)에 부극성 데이터전압만을 공급하고, 우수 데이터라인들(D2, D4... Dm)에 정극성 데이터전압만을 공급한다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 기수 수평 표시라인의 제1 및 제2 액정셀들이 존재한다. 기수 수평 표시라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 16에서 도면 부호 'PIX11'은 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX12'는 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
기수 수평 표시라인들(LINE#1, LINE#3, ... LINE#n-1) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 기수 수평 표시라인의 제3 및 제4 액정셀들이 존재한다. 기수 수평 표시라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동 안 제i+2 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 기수 수평 표시라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 16에서 도면 부호 'PIX13'은 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX14'는 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i 데이터라인과 제i+1 데이터라인 사이에는 우수 수평라인의 제1 및 제2 액정셀들이 존재한다. 우수 수평라인의 제1 액정셀은 제N 프레임 기간 동안 제i 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제2 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 16에서 도면 부호 'PIX21'은 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극이며, 'PIX22'는 우수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극이다.
우수 수평 표시라인들(LINE#2, LINE#4, ... LINE#n) 각각에서 제i+1 데이터라인과 제i+2 데이터라인 사이에는 우수 수평라인의 제3 및 제4 액정셀들이 존재한다. 우수 수평라인의 제3 액정셀은 제N 프레임 기간 동안 제i+2 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+2 데 이터라인으로부터 공급되는 부극성 데이터전압을 충전한다. 우수 수평라인의 제4 액정셀은 제N 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 부극성 데이터전압을 충전한 후에, 제N+1 프레임 기간 동안 제i+1 데이터라인으로부터 공급되는 정극성 데이터전압을 충전한다. 도 16에서 도면 부호 'PIX23'은 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극이며, 'PIX24'는 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극이다.
도 16에서 알 수 있는 바와 같이, 상하로 이웃하는 액정셀들의 데이터 극성은 2 도트(또는 액정셀) 단위로 반전되며, 좌우로 이웃하는 액정셀들의 데이터 극성은 1 도트 단위로 반전된다. 따라서, 도 16의 화소 어레이의 액정셀들은 수평 1 도트 및 수직 2 도트 인버젼 형태로 반전되는 데이터전압들을 충전한다.
도 16에 도시된 화소 어레이(10)에서 TFT, 화소전극 및 데이터라인의 연결 관계를 제1 수평 표시라인(LINE#1)의 제1 내지 제4 액정셀들과, 제2 수평 표시라인(LINE#2)의 제1 내지 제4 액정셀들을 예로 들어 설명하기로 한다.
제1 수평 표시라인(LINE#1)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제1 TFT(T11)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX11)에 공급한다. 제1 화소전극(PIX11)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T11)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제1 TFT(T11)의 드레인 전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX11)에 접속된다. 제1 수평 표시라인의 제2 TFT(T12)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX12)에 공급한다. 제2 화소전극(PIX12)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T12)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제2 TFT(T12)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX12)에 접속된다.
제1 수평 표시라인(LINE#1)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제1 수평 표시라인(LINE#1)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제1 수평 표시라인의 제3 TFT(T13)는 제2 게이트라인(G2)으로부터의 제2 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX13)에 공급한다. 제3 화소전극(PIX13)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T13)의 게이트전극은 제2 게이트라인(G2)에 접속된다. 제3 TFT(T13)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX13)에 접속된다. 제1 수평 표시라인의 제4 TFT(T14)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX14)에 공급한다. 제4 화소전극(PIX14)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T14)의 게이트전극은 제1 게이트라인(G1)에 접속된다. 제4 TFT(T14)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX14)에 접속된다.
제2 수평 표시라인(LINE#2)의 제2 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제1 액정셀은 제1 데이터라인(D1)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제1 TFT(T21)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제1 화소전극(PIX21)에 공급한다. 제1 화소전극(PIX21)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제1 TFT(T21)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제1 TFT(T21)의 드레인전극은 제1 데이터라인(D1)에 접속되고, 그 소스전극은 제1 화소전극(PIX21)에 접속된다. 제2 수평 표시라인의 제2 TFT(T22)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제2 화소전극(PIX22)에 공급한다. 제2 화소전극(PIX22)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제2 TFT(T22)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제2 TFT(T22)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제2 화소전극(PIX22)에 접속된다.
제2 수평 표시라인(LINE#2)의 제4 액정셀은 제2 데이터라인(D2)으로부터 공급되는 데이터전압을 충전한다. 이어서, 제2 수평 표시라인(LINE#2)의 제3 액정셀은 제3 데이터라인(D3)으로부터 공급되는 데이터전압을 충전한다. 제2 수평 표시라인의 제3 TFT(T23)는 제4 게이트라인(G4)으로부터의 제4 게이트펄스에 응답하여 제3 데이터라인(D3)으로부터의 데이터전압을 제3 화소전극(PIX23)에 공급한다. 제 3 화소전극(PIX23)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제3 TFT(T23)의 게이트전극은 제4 게이트라인(G4)에 접속된다. 제3 TFT(T23)의 드레인전극은 제3 데이터라인(D3)에 접속되고, 그 소스전극은 제3 화소전극(PIX23)에 접속된다. 제2 수평 표시라인의 제4 TFT(T24)는 제3 게이트라인(G3)으로부터의 제3 게이트펄스에 응답하여 제2 데이터라인(D2)으로부터의 데이터전압을 제4 화소전극(PIX24)에 공급한다. 제4 화소전극(PIX24)은 대략 1/2 수평기간 동안 데이터전압을 충전한다. 제4 TFT(T24)의 게이트전극은 제3 게이트라인(G3)에 접속된다. 제4 TFT(T24)의 드레인전극은 제2 데이터라인(D2)에 접속되고, 그 소스전극은 제4 화소전극(PIX24)에 접속된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 화소 어레이의 제1 실시예를 상세히 보여 주는 회로도이다.
도 3은 제1 데이터라인과 제m+1 데이터라인의 연결 예를 보여 주는 도면이다.
도 4는 도 3과 같은 액정표시장치에서 데이터라인들에 공급되는 데이터전압들의 파형을 보여 주는 파형도이다.
도 5는 제m+1 데이터라인이 소스 드라이브 IC의 출력 채널에 접속된 예를 보여 주는 도면이다.
도 6은 도 5와 같은 액정표시장치에서 데이터라인들에 공급되는 데이터전압들의 파형을 보여 주는 파형도이다.
도 7은 도 1에 도시된 화소 어레이의 제2 실시예를 상세히 보여 주는 회로도이다.
도 8은 도 1에 도시된 화소 어레이의 제3 실시예를 상세히 보여 주는 회로도이다.
도 9는 도 1에 도시된 화소 어레이의 제4 실시예를 상세히 보여 주는 회로도이다.
도 10은 도 1에 도시된 화소 어레이의 제5 실시예를 상세히 보여 주는 회로도이다.
도 11은 도 1에 도시된 화소 어레이의 제6 실시예를 상세히 보여 주는 회로도이다.
도 12는 도 1에 도시된 화소 어레이의 제7 실시예를 상세히 보여 주는 회로도이다.
도 13은 도 1에 도시된 화소 어레이의 제8 실시예를 상세히 보여 주는 회로도이다.
도 14는 도 1에 도시된 화소 어레이의 제9 실시예를 상세히 보여 주는 회로도이다.
도 15는 도 1에 도시된 화소 어레이의 제10 실시예를 상세히 보여 주는 회로도이다.
도 16은 도 1에 도시된 화소 어레이의 제11 실시예를 상세히 보여 주는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명〉
10 : 화소 어레이 11 : 타이밍 콘트롤러
12 : 소스 드라이브 IC 13 : 게이트 구동회로

Claims (30)

  1. 다수의 데이터라인들, 상기 데이터라인들과 교차되는 다수의 게이트라인들, 매트릭스 형태로 배치된 액정셀들, 및 상기 데이터라인들과 상기 게이트라인들의 교차부에 형성되는 TFT들을 포함한 액정표시패널;
    상기 데이터라인들에 컬럼 인버젼 형태로 극성이 반전되는 데이터전압들을 공급하는 소스 드라이브 IC들; 및
    상기 게이트라인들에 게이트펄스를 순차적으로 공급하기 위한 게이트 구동회로를 구비하고,
    이웃하는 두 개의 데이터라인들 사이에 두 개의 액정셀들이 배치되고,
    기수 수평 표시라인에 존재하는 적어도 2 개의 액정셀들과, 우수 수평 표시라인에 존재하는 적어도 2 개의 액정셀들이 동일한 데이터라인으로부터 공급되는 동일 극성의 데이터전압들을 충전하며,
    상기 액정표시패널의 액정셀들에 충전되는 데이터전압들의 극성은 도트 인버젼 형태로 반전되고,
    상기 액정표시패널의 가장 왼쪽에 배치된 데이터라인과 상기 액정표시패널의 가장 오른쪽에 배치된 데이터라인은 전기적으로 서로 연결되어 소스 드라이브 IC의 동일한 출력 채널을 통해 데이터 전압을 공급받는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액정셀들은,
    상기 액정표시패널의 기수 수평 표시라인들 각각에서 제i(i는 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들; 및
    상기 액정표시패널의 우수 수평 표시라인들 각각에서 상기 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평 표시라인의 제1 및 제2 액정셀들을 포함하고,
    상기 기수 수평 표시라인의 제1 및 제2 액정셀들은 제i+1 데이터라인으로부터 순차적으로 공급되는 제1 극성의 데이터전압을 충전하고,
    상기 우수 수평 표시라인의 제1 및 제2 액정셀들은 상기 제i 데이터라인으로부터 순차적으로 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평 표시라인의 제3 및 제4 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제3 및 제4 액정셀들은 상기 제i+2 데이터라인으로부터 순차적으로 공급되는 제2 극성의 데이터전압을 충전하고,
    상기 우수 수평 표시라인의 제3 및 제4 액정셀들은 상기 제i+1 데이터라인으로부터 순차적으로 공급되는 제1 극성의 데이터전압을 충전하는 것을 특징으로 하 는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 액정셀들은,
    상기 액정표시패널의 기수 수평 표시라인들 각각에서 제i(i는 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들; 및
    상기 액정표시패널의 우수 수평 표시라인들 각각에서 상기 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평 표시라인의 제1 및 제2 액정셀들을 포함하고,
    상기 기수 수평 표시라인의 제1 및 제2 액정셀들은 상기 제i 데이터라인으로 부터 순차적으로 공급되는 제1 극성의 데이터전압을 충전하고,
    상기 우수 수평 표시라인의 제1 및 제2 액정셀들은 상기 제i+1 데이터라인으로부터 순차적으로 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평 표시라인의 제3 및 제4 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제3 및 제4 액정셀들은 상기 제i+1 데이터라인으로부터 순차적으로 공급되는 제2 극성의 데이터전압을 충전하고,
    상기 우수 수평 표시라인의 제3 및 제4 액정셀들은 상기 제i+2 데이터라인으로부터 순차적으로 공급되는 제1 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 TFT들은,
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 기수 수평 표시라인의 제5 및 제6 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+2 데이터라인과 제i+3 데이터 라인 사이에 존재하는 우수 수평 표시라인의 제5 및 제6 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제5 및 제6 액정셀들은 상기 제i+2 데이터라인으로부터 순차적으로 공급되는 제1 극성의 데이터전압을 충전하고,
    상기 우수 수평 표시라인의 제5 및 제6 액정셀들은 상기 제i+3 데이터라인으로부터 순차적으로 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 기수 수평라인의 제5 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 기수 수평라인의 제6 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 우수 수평라인의 제5 TFT; 및
    상기 제3 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 우수 수평라인의 제6 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 액정셀들은,
    상기 액정표시패널의 기수 수평 표시라인들 각각에서 제i(i는 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들; 및
    상기 액정표시패널의 우수 수평 표시라인들 각각에서 상기 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평 표시라인의 제1 및 제2 액정셀들을 포함하고,
    상기 기수 수평 표시라인의 제1 액정셀은 상기 제i 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제2 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제1 액정셀은 상기 제i+1 데이터라인으로부터 공 급되는 제2 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제2 액정셀은 상기 제i 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평 표시라인의 제3 및 제4 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제3 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제4 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제3 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제4 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  14. 제 12 항에 있어서,
    상기 TFT들은,
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  15. 제 12 항에 있어서,
    상기 TFT들은,
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  16. 제 12 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 기수 수평 표시라인의 제5 및 제6 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+2 데이터라인과 제i+3 데이터라인 사이에 존재하는 우수 수평 표시라인의 제5 및 제6 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제5 액정셀은 상기 제i+3 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제6 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제5 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제6 액정셀은 상기 제i+3 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 기수 수평라인의 제5 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 기수 수평라인의 제6 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 우수 수평라인의 제5 TFT; 및
    상기 제3 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 우수 수평라인의 제6 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  18. 제 16 항에 있어서,
    상기 TFT들은,
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 기수 수평라인의 제5 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 기수 수평라인의 제6 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제5 액정셀에 형성된 제5 화소전극에 공급하는 우수 수평라인의 제5 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+3 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제6 액정셀에 형성된 제6 화소전극에 공급하는 우수 수평라인의 제6 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  19. 제 1 항에 있어서,
    상기 액정셀들은,
    상기 액정표시패널의 기수 수평 표시라인들 각각에서 제i(i는 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들; 및
    상기 액정표시패널의 우수 수평 표시라인들 각각에서 상기 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평 표시라인의 제1 및 제2 액정셀들을 포함하고,
    상기 기수 수평 표시라인의 제1 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제2 액정셀은 상기 제i 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제1 액정셀은 상기 제i 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제2 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  20. 제 19 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터 라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평 표시라인의 제3 및 제4 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제3 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제4 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제3 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제4 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 TFT들은,
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제3 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제4 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  22. 제 1 항에 있어서,
    상기 액정셀들은,
    상기 액정표시패널의 기수 수평 표시라인들 각각에서 제i(i는 양의 정수) 데이터라인과 제i+1 데이터라인 사이에 존재하는 기수 수평 표시라인의 제1 및 제2 액정셀들; 및
    상기 액정표시패널의 우수 수평 표시라인들 각각에서 상기 제i 데이터라인과 제i+1 데이터라인 사이에 존재하는 우수 수평 표시라인의 제1 및 제2 액정셀들을 포함하고,
    상기 기수 수평 표시라인의 제1 액정셀은 상기 제i 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제2 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제1 액정셀은 상기 제i 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제2 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  23. 제 22 항에 있어서,
    상기 액정셀들은,
    상기 기수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 기수 수평 표시라인의 제3 및 제4 액정셀들; 및
    상기 우수 수평 표시라인들 각각에서 상기 제i+1 데이터라인과 제i+2 데이터라인 사이에 존재하는 우수 수평 표시라인의 제3 및 제4 액정셀들을 더 포함하고,
    상기 기수 수평 표시라인의 제3 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 기수 수평 표시라인의 제4 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하며,
    상기 우수 수평 표시라인의 제3 액정셀은 상기 제i+2 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 충전하고, 상기 우수 수평 표시라인의 제4 액정셀은 상기 제i+1 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 충전하는 것을 특징으로 하는 액정표시장치.
  24. 제 23 항에 있어서,
    상기 TFT들은,
    제2 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 기수 수평라인의 제1 TFT;
    제1 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제2 액정셀에 형성된 제2 화소전극에 공급하는 기수 수평라인의 제2 TFT;
    상기 제2 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 기수 수평라인의 제3 TFT;
    상기 제1 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 기수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 기수 수평라인의 제4 TFT;
    제4 게이트라인으로부터의 제4 게이트펄스에 응답하여 상기 제i 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제1 액정셀에 형성된 제1 화소전극에 공급하는 우수 수평라인의 제1 TFT;
    제3 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 상기 제2 액정셀에 형성된 제2 화소전극에 공급하는 우수 수평라인의 제2 TFT;
    상기 제4 게이트펄스에 응답하여 상기 제i+2 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제3 액정셀에 형성된 제3 화소전극에 공급하는 우수 수평라인의 제3 TFT; 및
    상기 제3 게이트펄스에 응답하여 상기 제i+1 데이터라인으로부터의 데이터전압을 상기 우수 수평 표시라인의 제4 액정셀에 형성된 제4 화소전극에 공급하는 우수 수평라인의 제4 TFT를 구비하고,
    상기 게이트 구동회로는 상기 제1 게이트펄스부터 상기 제4 게이트펄스까지 상기 제1 내지 제4 게이트펄스를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
  25. 제 4 항, 제 7 항, 제 8 항, 제 10 항, 제 13 항, 제 14 항, 및 제 15 항 중 어느 한 항에 있어서,
    상기 액정표시패널의 데이터 극성 패턴은 수평 2 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 극성 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  26. 제 17 항 또는 제 18 항에 있어서,
    상기 액정표시패널의 데이터 극성 패턴은 수평 2 도트 및 수직 1 도트 인버젼과, 수평 1 도트 및 수직 1 도트 인버젼이 혼재된 형태로 극성이 반전되는 극성 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  27. 제 21 항에 있어서,
    상기 액정표시패널의 데이터 극성 패턴은 수평 1 도트 및 수직 1 도트 인버젼 형태로 극성이 반전되는 극성 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  28. 제 24 항에 있어서,
    상기 액정표시패널의 데이터 극성 패턴은 수평 1 도트 및 수직 2 도트 인버젼 형태로 극성이 반전되는 극성 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  29. 삭제
  30. 삭제
KR1020090119398A 2009-12-03 2009-12-03 액정표시장치 KR101604140B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020090119398A KR101604140B1 (ko) 2009-12-03 2009-12-03 액정표시장치
TW099132415A TWI444979B (zh) 2009-12-03 2010-09-24 液晶顯示裝置
EP20100190821 EP2355086A1 (en) 2009-12-03 2010-11-11 Liquid crystal display
EP20120153530 EP2458582A1 (en) 2009-12-03 2010-11-11 Liquid crystal display
US12/958,588 US8773419B2 (en) 2009-12-03 2010-12-02 Liquid crystal display
CN201210567500.4A CN103065596B (zh) 2009-12-03 2010-12-03 液晶显示器
JP2010270088A JP5302292B2 (ja) 2009-12-03 2010-12-03 液晶表示装置
CN2010105852777A CN102087842B (zh) 2009-12-03 2010-12-03 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119398A KR101604140B1 (ko) 2009-12-03 2009-12-03 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110062619A KR20110062619A (ko) 2011-06-10
KR101604140B1 true KR101604140B1 (ko) 2016-03-17

Family

ID=43466506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119398A KR101604140B1 (ko) 2009-12-03 2009-12-03 액정표시장치

Country Status (6)

Country Link
US (1) US8773419B2 (ko)
EP (2) EP2355086A1 (ko)
JP (1) JP5302292B2 (ko)
KR (1) KR101604140B1 (ko)
CN (2) CN102087842B (ko)
TW (1) TWI444979B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치
TWI401517B (zh) * 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
CN102290026A (zh) * 2011-07-19 2011-12-21 南京中电熊猫液晶显示科技有限公司 像素架构
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
KR101971164B1 (ko) * 2011-11-08 2019-08-14 삼성디스플레이 주식회사 터치 기판 및 이를 포함하는 표시 장치
KR101953320B1 (ko) * 2012-04-27 2019-02-28 엘지디스플레이 주식회사 액정표시장치
JP2014026069A (ja) * 2012-07-26 2014-02-06 Kyocera Display Corp 液晶表示装置
CN103680384B (zh) * 2012-09-26 2016-05-11 乐金显示有限公司 具有柔性膜线缆的显示装置
KR102178470B1 (ko) * 2012-09-26 2020-11-18 엘지디스플레이 주식회사 연성 필름 케이블을 가지는 표시장치
KR102009441B1 (ko) * 2012-11-14 2019-08-12 엘지디스플레이 주식회사 액정표시장치
KR102020938B1 (ko) * 2012-12-03 2019-09-11 엘지디스플레이 주식회사 액정표시장치
TWI463475B (zh) * 2012-12-28 2014-12-01 Au Optronics Corp 三角面板驅動方法
KR102143926B1 (ko) 2013-12-13 2020-08-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN104090438B (zh) * 2014-06-27 2016-08-17 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN104090440B (zh) * 2014-06-30 2017-01-18 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
CN104062792B (zh) * 2014-07-04 2017-06-30 深圳市华星光电技术有限公司 一种用于驱动hsd液晶显示面板的方法及装置
KR102223494B1 (ko) * 2014-09-17 2021-03-08 엘지디스플레이 주식회사 액정 표시장치
CN104505031B (zh) * 2014-09-19 2017-06-27 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN104267555A (zh) * 2014-10-23 2015-01-07 深圳市华星光电技术有限公司 Tft阵列基板
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
CN104298041B (zh) 2014-11-10 2017-04-26 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
CN104360551B (zh) * 2014-11-10 2017-02-15 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
KR102200467B1 (ko) * 2014-12-01 2021-01-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 액정표시장치
KR102279353B1 (ko) * 2014-12-01 2021-07-20 엘지디스플레이 주식회사 표시패널
CN104460153A (zh) * 2014-12-12 2015-03-25 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
CN104714319B (zh) 2014-12-23 2017-11-14 上海中航光电子有限公司 一种液晶显示面板及其显示装置
US9947280B2 (en) * 2015-02-25 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT array substrate
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
KR101698801B1 (ko) 2015-06-17 2017-01-24 삼성디스플레이 주식회사 표시 장치
KR102358535B1 (ko) * 2015-08-13 2022-02-04 엘지디스플레이 주식회사 액정표시장치
CN105182638A (zh) 2015-08-28 2015-12-23 重庆京东方光电科技有限公司 阵列基板、显示装置及其驱动方法
KR102439569B1 (ko) * 2015-09-22 2022-09-02 엘지디스플레이 주식회사 액정표시장치
KR102456941B1 (ko) * 2015-10-06 2022-10-20 엘지디스플레이 주식회사 액정표시장치
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
KR20170088011A (ko) * 2016-01-21 2017-08-01 삼성디스플레이 주식회사 표시 장치
KR102548836B1 (ko) * 2016-02-25 2023-07-03 삼성디스플레이 주식회사 표시 장치
CN105629611A (zh) 2016-03-11 2016-06-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN105892182A (zh) * 2016-06-07 2016-08-24 深圳市华星光电技术有限公司 像素结构及相应的液晶显示面板
KR102627340B1 (ko) * 2016-07-13 2024-01-19 엘지디스플레이 주식회사 표시 장치
CN106991953A (zh) 2017-05-11 2017-07-28 惠科股份有限公司 像素驱动电路、驱动方法及显示装置
CN107515499B (zh) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 液晶显示面板
CN109856831A (zh) * 2019-03-01 2019-06-07 南京中电熊猫液晶显示科技有限公司 一种显示驱动方法以及显示驱动单元
CN109697967A (zh) * 2019-03-08 2019-04-30 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置
CN110221489B (zh) * 2019-05-06 2022-04-15 北海惠科光电技术有限公司 阵列基板与显示装置
CN110956921B (zh) * 2020-01-03 2023-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法、像素驱动装置、显示装置
CN112086077A (zh) 2020-09-17 2020-12-15 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN112147825B (zh) * 2020-09-27 2021-11-30 惠科股份有限公司 像素结构、阵列基板及显示面板
CN113409743B (zh) * 2021-06-16 2023-03-24 北海惠科光电技术有限公司 列反转驱动方法、列反转驱动装置、显示终端及存储介质
WO2024174186A1 (zh) * 2023-02-23 2024-08-29 京东方科技集团股份有限公司 显示基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120160A1 (en) 2004-09-10 2006-06-08 Samsung Electronics Co., Ltd. Display device
US20070097072A1 (en) 2005-11-02 2007-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
JP2008070763A (ja) 2006-09-15 2008-03-27 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127188A (ja) * 1991-10-31 1993-05-25 Canon Inc 表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JPH09160065A (ja) * 1995-12-11 1997-06-20 Casio Comput Co Ltd 液晶表示装置
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101039023B1 (ko) 2004-04-19 2011-06-03 삼성전자주식회사 액정 표시 장치
KR101006450B1 (ko) 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
KR101071256B1 (ko) * 2004-09-10 2011-10-10 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101061854B1 (ko) * 2004-10-01 2011-09-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006154545A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
US7663594B2 (en) * 2005-05-17 2010-02-16 Lg Display Co., Ltd. Liquid crystal display device with charge sharing function and driving method thereof
TW200643880A (en) * 2005-06-07 2006-12-16 Sunplus Technology Co Ltd LCD panel driving method and device thereof
KR101196860B1 (ko) * 2006-01-13 2012-11-01 삼성디스플레이 주식회사 액정 표시 장치
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
CN101303493A (zh) * 2007-05-11 2008-11-12 联詠科技股份有限公司 液晶显示器及其显示方法
TWI363917B (en) * 2008-02-01 2012-05-11 Au Optronics Corp Thin film transistor array substrate
US20100250323A1 (en) * 2009-03-31 2010-09-30 Sony Corporation And Sony Electronics Inc. System and method for dynamically updating a transport structure in an electronic network
KR101543632B1 (ko) 2009-04-20 2015-08-12 삼성디스플레이 주식회사 표시 장치
CN101566744A (zh) * 2009-06-08 2009-10-28 友达光电股份有限公司 液晶显示器及其液晶显示面板
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120160A1 (en) 2004-09-10 2006-06-08 Samsung Electronics Co., Ltd. Display device
US20070097072A1 (en) 2005-11-02 2007-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
JP2008070763A (ja) 2006-09-15 2008-03-27 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN103065596A (zh) 2013-04-24
JP2011118398A (ja) 2011-06-16
US8773419B2 (en) 2014-07-08
US20110134103A1 (en) 2011-06-09
CN102087842B (zh) 2013-07-17
CN103065596B (zh) 2016-01-20
TW201120866A (en) 2011-06-16
EP2355086A1 (en) 2011-08-10
KR20110062619A (ko) 2011-06-10
EP2458582A1 (en) 2012-05-30
JP5302292B2 (ja) 2013-10-02
TWI444979B (zh) 2014-07-11
CN102087842A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
KR101604140B1 (ko) 액정표시장치
US7764262B2 (en) Liquid crystal display device and method of driving the same
KR101623593B1 (ko) 액정표시장치
US6822718B2 (en) Liquid crystal display
KR101800893B1 (ko) 액정표시장치
KR101902562B1 (ko) 액정표시장치 및 그 구동방법
KR20120111684A (ko) 액정표시장치
KR101953320B1 (ko) 액정표시장치
KR20110107659A (ko) 액정표시장치
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
JP4597939B2 (ja) 液晶表示装置とその駆動方法
US20100013802A1 (en) Driver and method for driving electro-optical device, electro-optical device, and electronic apparatus
KR101970800B1 (ko) 액정표시장치
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
KR101074381B1 (ko) 횡전계방식 액정표시장치
KR101335907B1 (ko) 전기 광학 장치 및 전자기기
US8249294B2 (en) Driving system, electro-optic device, and electronic device
KR101992162B1 (ko) 액정표시장치
US20040119931A1 (en) Alignment method for ferroelectric liquid crystal material and liquid crystal display device using the same
KR20180014337A (ko) 액정표시장치
KR102013378B1 (ko) 액정표시장치
KR102022525B1 (ko) 액정표시장치
KR20160033287A (ko) 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5