CN103065596B - 液晶显示器 - Google Patents

液晶显示器 Download PDF

Info

Publication number
CN103065596B
CN103065596B CN201210567500.4A CN201210567500A CN103065596B CN 103065596 B CN103065596 B CN 103065596B CN 201210567500 A CN201210567500 A CN 201210567500A CN 103065596 B CN103065596 B CN 103065596B
Authority
CN
China
Prior art keywords
line
data
data voltage
pixel electrode
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210567500.4A
Other languages
English (en)
Other versions
CN103065596A (zh
Inventor
南维成
尹世昌
朴俊浩
李昌德
许胜皓
吴大惜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103065596A publication Critical patent/CN103065596A/zh
Application granted granted Critical
Publication of CN103065596B publication Critical patent/CN103065596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种液晶显示器包括：显示面板，具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的液晶盒、和设置在所述栅线和数据线的交叉处的TFT；配置为给所述数据线提供数据电压的源驱动IC，其中数据电压的极性以列反转方式反转；以及配置为顺序地给所述栅线提供栅脉冲的栅驱动电路，其中在显示面板内的液晶盒中充电的数据电压的极性以点为单位进行反转，显示面板的至少一部分包括设置于第m+1（其中m是奇数）水平显示行中彼此相邻的数据线之间的两个LC盒，以便与设置于第m水平显示行中彼此相邻的数据线之间的两个LC盒间隔开，第m水平显示行中的两个LC盒和第m+1水平显示行中的两个LC盒由相同数据线提供的极性相同的数据电压顺序地向其中充电。

Description

液晶显示器
本申请要求2009年12月3日提交的韩国专利申请10-2009-0119398的优先权，在此为了所有目的援引该申请的全部内容作为参考。
技术领域
本文件内容涉及一种液晶显示器，该液晶显示器通过使用输出极性以列反转方式反转的数据电压的源驱动集成电路，以点反转方式驱动液晶显示面板。
背景技术
有源矩阵型液晶显示器（LCD）通过使用薄膜晶体管（TFT）作为开关元件来显示运动图像。可以将LCD制造得比阴极射线管（CRT）的尺寸小，因此将LCD作为CRT的替代品应用于便携式信息设备、办公设备、计算机等，并且进一步应用于电视机。
LCD包括LC显示面板、向LC显示面板提供光的背光单元、向LC显示面板中的数据线提供数据电压的源驱动集成电路（IC）、向LC显示面板中的栅线（或扫描线）提供栅脉冲（或扫描脉冲）的栅驱动IC、控制上述IC的控制电路、以及驱动背光单元的光源的光源驱动电路。
随着LCD的工艺技术和驱动技术的快速发展，已降低了LCD的制造成本，且明显改善了LCD的图像质量。需要进一步改善LCD的功耗、图像质量和制造成本，以适合于信息终端设备中对低功耗和低成本的要求。
发明内容
本发明的实施例提供一种液晶显示器（LCD），包括：LC显示面板，所述LC显示面板具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的LC盒、和设置在所述栅线和数据线的交叉处的TFT；配置为给所述数据线提供数据电压的源驱动IC，其中数据电压的极性以列反转方式反转；以及配置为顺序地给所述栅线提供栅脉冲的栅驱动电路。
这里，在LC显示面板内的LC盒中充电的数据电压的极性以点为单位进行反转。
此外，显示面板的至少一部分包括设置于第m+1（其中m是奇数）水平显示行中彼此相邻的数据线之间的两个LC盒，以便与设置于第m水平显示行中彼此相邻的数据线之间的两个LC盒间隔开。
第m水平显示行中的两个LC盒和第m+1水平显示行中的两个LC盒由相同数据线提供的极性相同的数据电压顺序地向其中充电。
附图说明
所包含的用于提供对发明的进一步的理解的附图并入组成说明书的一部分，图解了本发明的实施例，并与说明书文字部分一起用于解释本发明的原理。在附图中：
图1是图示根据本文件内容的实施例的LCD的方框图；
图2是图示图1中示出的像素阵列的第一实施例的具体电路图；
图3是图示第一数据线与第m+1数据线连接的实例的示图；
图4是图示给图3中示出的LCD中的数据线提供的数据电压的波形图；
图5是图示第m+1数据线与源驱动IC的输出通道连接的实例的示图；
图6是图示给图5中示出的LCD中的数据线提供的数据电压的波形图；
图7是图示图1中示出的像素阵列的第二实施例的具体电路图；
图8是图示图1中示出的像素阵列的第三实施例的具体电路图；
图9是图示图1中示出的像素阵列的第四实施例的具体电路图；
图10是图示图1中示出的像素阵列的第五实施例的具体电路图；
图11是图示图1中示出的像素阵列的第六实施例的具体电路图；
图12是图示图1中示出的像素阵列的第七实施例的具体电路图；
图13是图示图1中示出的像素阵列的第八实施例的具体电路图；
图14是图示图1中示出的像素阵列的第九实施例的具体电路图；
图15是图示图1中示出的像素阵列的第十实施例的具体电路图；和
图16是图示图1中示出的像素阵列的第十一实施例的具体电路图。
具体实施方式
参考附图，通过将LCD作为典型范例说明本文件内容的示范实施例。在说明书全文中，相似的参考数字表示相似的元件。在下文的解释中，当确认与本文件内容相关的公知功能或构造的详细说明会非必要地模糊本文件内容的要点时，将省略这些详细说明。
下文的解释中使用的各个元件的名称是出于撰写说明书方便性而选择的，因此可能与实际产品的名称不同。
参见图1，根据本文件内容的实施例的LCD包括具有像素阵列10的LC显示面板、源驱动IC12和时序控制器11。可以在LC显示面板的下部设置向LC显示面板均匀地提供光的背光单元。
LC显示面板包括彼此相对的上玻璃基板和下玻璃基板，LC层位于两个基板之间。LC显示面板具有像素阵列10。像素阵列10包括以数据线和栅线的交叉结构的矩阵形式排列的LC盒。像素阵列10的下玻璃基板具有数据线、栅线、TFT、与TFT连接的LC盒的像素电极、与LC盒的像素电极连接的存储电容器Cst等等。像素阵列10中的每个LC盒由通过TFT在像素电极中充电的电压和提供给公共电极的公共电压之间的电压差来驱动，该电压差控制透过LC盒的光的透射率以显示与视频数据对应的图像。下面将参照随后的附图详细描述像素阵列10的结构。
LC显示面板的上玻璃基板具有黑矩阵、滤色器和公共电极。在例如TN（扭曲向列）模式或VA（垂直排列）模式的垂直场驱动类型中，公共电极设置在上玻璃基板上，在例如IPS（共平面切换）模式和FFS（边缘场切换）模式的水平场驱动类型中，公共电极与像素电极一起设置在下玻璃基板上。
分别在LC显示面板的下玻璃基板和上玻璃基板的外表面贴附偏振器，在与LC层接触的内表面上形成取向层，以设定LC层的预倾角。
所述LCD不仅可以依照TN模式、VA模式、IPS模式和FFS模式实施，也可以依照其它LC模式实施。所述LCD可以依照其它类型的LCD实施，例如透射性LCD、透反型LCD、反射型LCD等等。透射性LCD和反射性LCD需要背光单元。所述背光单元可以依照直下型背光单元或边缘型背光单元来实施。
源驱动IC12安装在载带封装（TCP）15上，与LC显示面板的下玻璃基板结合并通过TAB（载带自动贴合）处理连接到源印刷电路板（PCB）14。源驱动IC12可以贴附到LC显示面板的下玻璃基板上。源驱动IC12的每一数据输出通道与像素阵列10中的每条数据线相连。源驱动IC12的输出通道的总数约为数据线的总数的一半。
每一源驱动IC12从时序控制器11接收数字视频数据。源驱动IC12响应于来自时序控制器11的源时序控制信号，将数字视频数据转换为正/负数据电压，并通过输出通道将转换的数据电压提供给像素阵列10中的数据线。源驱动IC12在时序控制器11的控制下将极性彼此相反的数据电压提供给相邻的数据线，提供给各条数据线的数据电压的极性在一个帧周期中保持不变。因此，如图4和6所示，源驱动IC12输出极性以列反转方式反转的数据电压。
栅驱动器13响应于来自时序控制器11的栅时序控制信号，顺序地给像素阵列中的栅线提供栅脉冲（或扫描脉冲）。栅驱动器13可以安装在TCP上并通过TAB处理与LC显示面板的下玻璃基板结合，或者可以通过GIP（板内栅，gateinpanel）处理与像素阵列10一起直接形成在下玻璃基板上。栅驱动器13可以如图2中所示设置在像素阵列10的两侧，或者可以设置在像素阵列10的一侧。
时序控制器11将来自外部系统板的数字视频数据传送至源驱动IC12。时序控制器11产生用于控制源驱动IC12的操作时序的源时序控制信号和用于控制栅驱动器13的操作时序的栅时序控制信号。时序控制器11安装在控制PCB16上。控制PCB16和源PCB14通过例如FFC（柔性扁平电缆）或FPC（柔性印刷电路）等柔性印刷电路板17彼此连接。
图2是图示像素阵列10的第一实施例的电路图。
在图2中，像素阵列10具有m+1条数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。在该像素阵列内的单条水平显示行中布置的LC盒的数量为2m。
对于由于图2中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点反转和垂直1点反转为单位进行反转。在图2中，箭头表示在LC盒中充电的数据电压的次序。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第1栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N（其中N是奇数）帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。
在下文描述的实施例中，用于数据线的符号i的值等于或小于m，并且在各个实施例中可以是不同的值。符号i是自然数。例如，在图2、7、8、10、11、12、15和16示出的实施例中，符号i=3k-2（其中k是自然数），在图9、13和14示出的实施例中，符号i=4k-3。在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i数据线和第i+1数据线之间的奇数水平显示行中的第一和第二LC盒在第N帧周期中由第i+1数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的负数据电压向其中充电。在图2中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+1数据线和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+1数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的负数据电压向其中充电。在图2中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。因此，奇数水平显示行中的第一、第二LC盒和偶数水平显示行中的第三、第四LC盒由第i+1数据线提供的极性相同的电压向其中充电。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i+1数据线和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的正数据电压向其中充电。在图2中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+2数据线和第i+3数据线之间的偶数水平显示行中的第五和第六LC盒在第N帧周期中由第i+2数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的正数据电压向其中充电。在图2中，没有图示偶数水平显示行中的第五和第六LC盒，它们的连接结构与第一和第二LC盒中的连接结构基本相同。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第五、第六LC盒由第i+2数据线提供的极性相同的电压向其中充电。同时，偶数水平显示行中的第一和第二LC盒由第i数据线提供的极性相同的数据电压向其中充电。
在图2所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
在第一水平显示行LINE#1中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲，给第一像素电极PIX11输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第二数据线D2连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲，给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲，给第三像素电极PIX13输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第三数据线D3连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲，给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
在第二水平显示行LINE#2中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第一数据线D1顺序提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第三栅线G3的第三栅脉冲，给第一像素电极PIX21输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第三栅线G3连接。第一TFTT21的漏极端与第一数据线D1连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第四栅线G4的第四栅脉冲，给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第四栅线G4连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行LINE#2中的第三和第四LC盒沿对角线方向与第一水平显示行LINE#1中的第一和第二LC盒间隔开，并与第一水平显示行LINE#1中的第一和第二LC盒共享第二数据线D2。因此，经由第二数据线D2连续提供的极性相同的数据电压顺序地向第一水平显示行LINE#1中的第一、第二LC盒和第二水平显示行LINE#2中的第三和第四LC盒中充电。
第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲，给第三像素电极PIX23输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第二数据线D2连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲，给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
在根据本文件内容的实施例的LCD中，向连接到相同数据线的LCD盒中充电的数据电压的极性相同，从而能够降低源驱动IC中的功耗，并且还使在各个LC盒中充电的数据的量均匀。因此，根据本文件内容，能够防止由于现有技术的反转方法造成的充电的数据量不均匀而导致的图像质量降低，如亮度不均匀、色彩失真等等。此外，根据本文件内容，通过使用其中水平方向上彼此相邻的LC盒彼此共享一条数据线的TFT连接关系，能够减少数据线和源驱动IC通道的数量，而且能够降低LCD的制造成本。
像素阵列10并不被限制为图2中所示的形式。例如，可将像素阵列10修改为如图7至16中所示。同样，在图7至16所示的实施例中，数据线的数量减半，通过列反转方式输出来自源驱动IC12的数据电压，通过点反转方式驱动像素阵列10中的LC盒。
如图3中，设置在像素阵列10的最右边的第m+1数据线Dm+1可以与设置在像素阵列10的最左边的第一数据线D1连接。图4是图示为图3示出的数据线D1至Dm+1提供的数据电压的波形图。
参看图3和4，LCD进一步包括经由TCP15和源PCB14延伸的连接线111。
连接线111的一端与第一数据线D1连接，连接线111的另一端与第m+1数据线Dm+1连接。在源驱动IC12之中，设置在像素阵列10的最上边左侧的第一源驱动IC12的输出通道给第一数据线D1和第m+1数据线Dm+1提供数据电压。
如图5所示，设置在像素阵列10的最右边的第m+1数据线Dm+1可以在不与第一数据线D1连接的状态下，与源驱动IC12的输出通道连接。图6是图示为图5中示出的LCD中的数据线提供的数据电压的波形的波形图。
参见图5和6，设置在LC显示面板的最上边右侧的源驱动IC12还包括与第m+1数据线Dm+1连接的输出通道。因此，在源驱动IC12当中，来自设置在像素阵列10的最上边右侧的最末源驱动IC12的数据电压被直接提供到第m+1数据线Dm+1。
图7是图示像素阵列10的第二实施例的电路图。
在图7中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。对于由于图7中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点(1×2点)为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i数据线和第i+1数据线之间的奇数水平显示行中的第一和第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图7中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i+1数据线和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图7中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i数据线和第i+1数据线之间的偶数水平显示行中的第一和第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图7中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二LC盒由第i+1数据线提供的极性相同的电压向其中充电。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+1数据线和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图7中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
在图7所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
在第一水平显示行LINE#1中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第一数据线D1顺序提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲，给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲，给第二像素电极PIX12输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第一数据线D1连接，源极端与第二像素电极PIX12连接。
在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲，给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲，给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14连接。
在第二水平显示行LINE#2中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第三栅线G3的第三栅脉冲，给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第三栅线G3连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第四栅线G4的第四栅脉冲，给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第四栅线G4连接。第二TFTT22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22连接。
在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24连接。
图8是图示像素阵列10的第三实施例的电路图。
参见图8，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。对于由于图8中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i数据线和第i+1数据线之间的奇数水平显示行中的第一和第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图8中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i+1数据线和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图8中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i数据线和第i+1数据线之间的偶数水平显示行中的第一和第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图8中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二LC盒由第i+1数据线提供的极性相同的电压向其中充电。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+1数据线和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图8中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
在图8所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
在第一水平显示行LINE#1中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第一数据线D1顺序提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第一栅线G1的第一栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第一栅线G1连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第二栅线G2连接。第二TFTT12的漏极端与第一数据线D1连接，源极端与第二像素电极PIX12连接。
在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14连接。
在第二水平显示行LINE#2中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22连接。
在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24连接。
图9是图示像素阵列10的第四实施例的电路图。
在图9中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX16及PIX21至PIX26与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T16和T21至T26。对于由于图9中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i数据线和第i+1数据线之间的奇数水平显示行中的第一和第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图9中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i+1数据线和第i+2数据线之间的奇数水平显示行中的第三和第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图9中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i数据线和第i+1数据线之间的偶数水平显示行中的第一和第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图9中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。因此，奇数水平显示行中的第三、第四LC盒和偶数水平显示行中的第一、第二LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，设置于第i+2数据线和第i+3数据线之间的奇数水平显示行中的第五和第六LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图9中，参考数字“PIX15”表示形成在奇数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中的第六LC盒中的第六像素电极。此外，在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+1数据线和第i+2数据线之间的偶数水平显示行中的第三和第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图9中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。因此，奇数水平显示行中的第五、第六LC盒和偶数水平显示行中的第三、第四LC盒由第i+2数据线提供的极性相同的数据电压向其中充电。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，设置于第i+2数据线和第i+3数据线之间的偶数水平显示行中的第五和第六LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。在图9中，参考数字“PIX25”表示形成在偶数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的第六LC盒中的第六像素电极。
在图9所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒和第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
在第一水平显示行LINE#1中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第一数据线D1顺序提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲给第二像素电极PIX12输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第一数据线D1连接，源极端与第二像素电极PIX12连接。
在第一水平显示行LINE#1中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第二数据线D2顺序提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14连接。
在第一水平显示行LINE#1中，设置于第二数据线D3和第三数据线D4之间的第五和第六LC盒由第三数据线D3顺序提供的数据电压向其中充电。第一水平显示行中的第五TFTT15响应于来自第一栅线G1的第一栅脉冲给第五像素电极PIX15输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX15中充电。第五TFTT15的栅极端与第一栅线G1连接。第五TFTT15的漏极端与第三数据线D3连接，源极端与第五像素电极PIX15连接。第一水平显示行中的第六TFTT16响应于来自第二栅线G2的第二栅脉冲给第六像素电极PIX16输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX16中充电。第六TFTT16的栅极端与第二栅线G2连接。第六TFTT16的漏极端与第三数据线D3连接，源极端与第六像素电极PIX16连接。
在第二水平显示行LINE#2中，设置于第一数据线D1和第二数据线D2之间的第一和第二LC盒由第二数据线D2顺序提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第三栅线G3的第三栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第三栅线G3连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第四栅线G4的第四栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第四栅线G4连接。第二TFTT22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22连接。
在第二水平显示行LINE#2中，设置于第二数据线D2和第三数据线D3之间的第三和第四LC盒由第三数据线D3顺序提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第三数据线D3连接，源极端与第四像素电极PIX24连接。
在第二水平显示行LINE#2中，设置于第三数据线D3和第四数据线D4之间的第五和第六LC盒由第四数据线D4顺序提供的数据电压向其中充电。第二水平显示行中的第五TFTT25响应于来自第四栅线G4的第四栅脉冲给第五像素电极PIX25输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX25中充电。第五TFTT25的栅极端与第四栅线G4连接。第五TFTT25的漏极端与第四数据线D4连接，源极端与第五像素电极PIX25连接。第二水平显示行中的第六TFTT26响应于来自第三栅线G3的第三栅脉冲给第六像素电极PIX26输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX26中充电。第六TFTT26的栅极端与第三栅线G3连接。第六TFTT26的漏极端与第四数据线D4连接，源极端与第六像素电极PIX26连接。
图10是图示像素阵列10的第五实施例的电路图。
参见图10，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。对于由于图10中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图10中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图10中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图10中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图10中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
从图10可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数据电压的极性相反。
在图10所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第二水平显示行LINE#2中的第一LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第二LC盒由第一数据线D1提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第三栅线G3的第三栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第三栅线G3连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第四栅线G4的第四栅脉冲给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第四栅线G4连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
图11是图示像素阵列10的第六实施例的电路图。
参见图11，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。对于由于图11中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图11中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图11中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图11中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图11中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
从图11可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数据电压的极性相反。
在图11所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第一栅线G1的第一栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第一栅线G1连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第二栅线G2连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第一栅线G1的第一栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第一栅线G1连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第二栅线G2连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第二水平显示行LINE#2中的第二LC盒由第一数据线D1提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第一LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第四栅线G4的第四栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第四栅线G4连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第三栅线G3连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
图12是图示像素阵列10的第七实施例的电路图。
在图12中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX16及PIX21至PIX26与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T16和T21至T26。对于由于图12中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图12中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图12中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图12中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图12中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
从图12可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数据电压的极性相反。
在图12所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第一栅线G1的第一栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第一栅线G1连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第二栅线G2连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第二水平显示行LINE#2中的第二LC盒由第一数据线D1提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第一LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第四栅线G4的第四栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第四栅线G4连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第三栅线G3连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
图13是图示像素阵列10的第八实施例的电路图。
在图13中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX16及PIX21至PIX26与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T16和T21至T26。对于由于图13中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。此外，在图13中的像素阵列10的部分LC盒中充电的数据电压的极性以水平1点和垂直1点（1×1点）为单位进行反转。因此，在图13所示的像素阵列中，具有向LC盒中充电的数据电压的极性以水平2点、垂直1点为单位进行反转和以水平1点、垂直1点为单位进行反转的LC盒的混合。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图13中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图13中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图13中，参考数字“PIX15”表示形成在奇数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中的第六LC盒中的第六像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图13中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图13中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。在图13中，参考数字“PIX25”表示形成在偶数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的第六LC盒中的第六像素电极。
从图13可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数据电压的极性相反。向奇数水平显示行中的第一至第四LC盒和偶数水平显示行中的第一至第四LC盒中充电的数据电压的极性以水平2点和垂直1点为单位进行反转。另一方面，向奇数水平显示行中的第三至第六LC盒和偶数水平显示行中的第三至第六LC盒中充电的数据电压的极性以水平1点和垂直1点为单位进行反转。
在图13所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒和第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第一水平显示行LINE#1中的第五LC盒由第四数据线D4提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第六LC盒由第三数据线D3提供的数据电压向其中充电。第一水平显示行中的第五TFTT15响应于来自第一栅线G1的第一栅脉冲给第五像素电极PIX15输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX15中充电。第五TFTT15的栅极端与第一栅线G1连接。第五TFTT15的漏极端与第四数据线D4连接，源极端与第五像素电极PIX15连接。第一水平显示行中的第六TFTT16响应于来自第二栅线G2的第二栅脉冲给第六像素电极PIX16输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX16中充电。第六TFTT16的栅极端与第二栅线G2连接。第六TFTT16的漏极端与第三数据线D3连接，源极端与第六像素电极PIX16连接。
第二水平显示行LINE#2中的第一LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第二LC盒由第一数据线D1提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第三栅线G3的第三栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第三栅线G3连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第四栅线G4的第四栅脉冲给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第四栅线G4连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
第二水平显示行LINE#2中的第六LC盒由第四数据线D4提供的数据电压向其中充电。随后，第二水平显示行LINE#2上的第五LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第五TFTT25响应于来自第四栅线G4的第四栅脉冲给第五像素电极PIX25输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX25中充电。第五TFTT25的栅极端与第四栅线G4连接。第五TFTT25的漏极端与第三数据线D3连接，源极端与第五像素电极PIX25连接。第二水平显示行中的第六TFTT26响应于来自第三栅线G3的第三栅脉冲给第六像素电极PIX26输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX26中充电。第六TFTT26的栅极端与第三栅线G3连接。第六TFTT26的漏极端与第四数据线D4连接，源极端与第六像素电极PIX26连接。
图14是图示像素阵列10的第九实施例的电路图。
在图14中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX16及PIX21至PIX26与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T16和T21至T26。对于由于图14中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平2点和垂直1点为单位进行反转。此外，在图14中的像素阵列10的部分LC盒中充电的数据电压的极性以水平1点和垂直1点为单位进行反转。因此，在图14所示的像素阵列中，具有向LC盒中充电的数据电压的极性以水平2点、垂直1点为单位进行反转和以水平1点、垂直1点为单位进行反转的LC盒的混合。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图14中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图14中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图14中，参考数字“PIX15”表示形成在奇数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中的第六LC盒中的第六像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图14中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图14中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。在图14中，参考数字“PIX25”表示形成在偶数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的第六LC盒中的第六像素电极。
从图14可以看出，奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒由第i+1数据线提供的极性相同的数据电压向其中充电。向奇数水平显示行中的第二、第三LC盒和偶数水平显示行中的第一、第四LC盒中充电的数据电压的极性，与向奇数水平显示行中的第一、第四LC盒和偶数水平显示行中的第二、第三LC盒中充电的数据电压的极性相反。向奇数水平显示行中的第一至第四LC盒和偶数水平显示行中的第一至第四LC盒中充电的数据电压的极性以水平2点和垂直1点为单位进行反转。另一方面，向奇数水平显示行中的第三至第六LC盒和偶数水平显示行中的第三至第六LC盒中充电的数据电压的极性以水平1点和垂直1点为单位进行反转。
在图14所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第六LC盒和第二水平显示行LINE#2中的第一至第六LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第一栅线G1的第一栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第一栅线G1连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第二栅线G2连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第一栅线G1的第一栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第一栅线G1连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第二栅线G2的第二栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第二栅线G2连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第一水平显示行LINE#1中的第六LC盒由第三数据线D3提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第五LC盒由第四数据线D4提供的数据电压向其中充电。第一水平显示行中的第五TFTT15响应于来自第二栅线G2的第二栅脉冲给第五像素电极PIX15输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX15中充电。第五TFTT15的栅极端与第二栅线G2连接。第五TFTT15的漏极端与第四数据线D4连接，源极端与第五像素电极PIX15连接。第一水平显示行中的第六TFTT16响应于来自第一栅线G1的第一栅脉冲给第六像素电极PIX16输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX16中充电。第六TFTT16的栅极端与第一栅线G1连接。第六TFTT16的漏极端与第三数据线D3连接，源极端与第六像素电极PIX16连接。
第二水平显示行LINE#2中的第二LC盒由第一数据线D1提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第一LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第二数据线D2连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第一数据线D1连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第四栅线G4的第四栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第四栅线G4连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第三栅线G3连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
第二水平显示行LINE#2中的第五LC盒由第三数据线D3提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第六LC盒由第四数据线D4提供的数据电压向其中充电。第二水平显示行中的第五TFTT25响应于来自第三栅线G3的第三栅脉冲给第五像素电极PIX25输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第五像素电极PIX25中充电。第五TFTT25的栅极端与第三栅线G3连接。第五TFTT25的漏极端与第三数据线D3连接，源极端与第五像素电极PIX25连接。第二水平显示行中的第六TFTT26响应于来自第四栅线G4的第四栅脉冲给第六像素电极PIX26输送来自第四数据线D4的数据电压。在约1/2的水平周期期间，该数据电压向第六像素电极PIX26中充电。第六TFTT26的栅极端与第四栅线G4连接。第六TFTT26的漏极端与第四数据线D4连接，源极端与第六像素电极PIX26连接。
图15是图示像素阵列10的第十实施例的电路图。
在图15中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX16及PIX21至PIX26与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T16和T21至T26。对于由于图15中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平1点和垂直1点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。在图15中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图15中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。奇数水平显示行中的第五LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。奇数水平显示行中的第六LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。在图15中，参考数字“PIX15”表示形成在奇数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX16”表示形成在奇数水平显示行中的第六LC盒中的第六像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图15中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图15中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第五和第六LC盒被设置于第i+2数据线和第i+3数据线之间。偶数水平显示行中的第五LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第六LC盒在第N帧周期中由第i+3数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+3数据线提供的正数据电压向其中充电。在图15中，参考数字“PIX25”表示形成在偶数水平显示行中的第五LC盒中的第五像素电极，参考数字“PIX26”表示形成在偶数水平显示行中的第六LC盒中的第六像素电极。
从图15可以看出，垂直方向上彼此相邻的LC盒以及水平方向上彼此相邻的LC盒由极性彼此相反的数据电压向其中充电。因此，极性以水平1点和垂直1点为单位进行反转的数据电压向图15中的像素阵列的LC盒中充电。
在图15所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第一LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第二LC盒由第一数据线D1提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第一栅线G1的第一栅脉冲给第一像素电极PIX11输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第一栅线G1连接。第一TFTT11的漏极端与第二数据线D2连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第二栅线G2的第二栅脉冲给第二像素电极PIX12输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第二栅线G2连接。第二TFTT12的漏极端与第一数据线D1连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第四LC盒由第三数据线D3提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第三LC盒由第二数据线D2提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第二数据线D2连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第三数据线D3连接，源极端与第四像素电极PIX14连接。
第二水平显示行LINE#2中的第二LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第一LC盒由第一数据线D1提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第一数据线D1连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第三栅线G3的第三栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第三栅线G3连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第四栅线G4的第四栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第四栅线G4连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
图16是图示像素阵列10的第十一实施例的电路图。
在图16中，像素阵列10具有数据线D1至Dm+1、与数据线D1至Dm+1交叉的栅线G1至G2n、以及响应于栅脉冲对形成在LC盒中的像素电极PIX11至PIX14及PIX21至PIX24与数据线D1至Dm+1之间的电流路径进行切换的TFTT11至T14和T21至T24。对于由于图16中的像素阵列结构而在LC盒中充电的数据电压，它们的极性以水平1点和垂直2点为单位进行反转。
源驱动IC12向数据线D1至Dm+1输出极性以列反转方式反转的数据电压。栅驱动器13顺序地给第1至第2n栅线G1至G2n提供栅脉冲。第一栅脉冲被提供到第一栅线G1，接着第2至第2n栅脉冲被提供到第2至第2n栅线G2至G2n。
在第N帧周期中，源驱动IC12仅将正数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将负数据电压提供给偶数数据线D2,D4,…,和Dm。在第N+1帧周期中，源驱动IC12仅将负数据电压提供给奇数数据线D1,D3,…,Dm-1和Dm+1，仅将正数据电压提供给偶数数据线D2,D4,…,和Dm。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。奇数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。奇数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图16中，参考数字“PIX11”表示形成在奇数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX12”表示形成在奇数水平显示行中的第二LC盒中的第二像素电极。
在各条奇数水平显示行LINE#1,LINE#3,…,和LINE#n-1中，奇数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。奇数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。奇数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图16中，参考数字“PIX13”表示形成在奇数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX14”表示形成在奇数水平显示行中的第四LC盒中的第四像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第一和第二LC盒被设置于第i数据线和第i+1数据线之间。偶数水平显示行中的第一LC盒在第N帧周期中由第i数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i数据线提供的负数据电压向其中充电。偶数水平显示行中的第二LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图16中，参考数字“PIX21”表示形成在偶数水平显示行中的第一LC盒中的第一像素电极，参考数字“PIX22”表示形成在偶数水平显示行中的第二LC盒中的第二像素电极。
在各条偶数水平显示行LINE#2,LINE#4,…,和LINE#n中，偶数水平显示行中的第三和第四LC盒被设置于第i+1数据线和第i+2数据线之间。偶数水平显示行中的第三LC盒在第N帧周期中由第i+2数据线提供的正数据电压向其中充电，随后在第N+1帧周期中由第i+2数据线提供的负数据电压向其中充电。偶数水平显示行中的第四LC盒在第N帧周期中由第i+1数据线提供的负数据电压向其中充电，随后在第N+1帧周期中由第i+1数据线提供的正数据电压向其中充电。在图16中，参考数字“PIX23”表示形成在偶数水平显示行中的第三LC盒中的第三像素电极，参考数字“PIX24”表示形成在偶数水平显示行中的第四LC盒中的第四像素电极。
从图16可以看出，向垂直方向上彼此相邻的LC盒中充电的数据电压的极性以2点（或LC盒）为单位进行反转，向水平方向上彼此相邻的LC盒中充电的数据电压的极性以1点为单位进行反转。因此，极性以水平1点和垂直2点（2×1点）为单位进行反转的数据电压向图16中的像素阵列的LC盒中充电。
在图16所示的像素阵列10中，将第一水平显示行LINE#1中的第一至第四LC盒和第二水平显示行LINE#2中的第一至第四LC盒作为范例来说明TFT、像素电极和数据线之间的连接关系。
第一水平显示行LINE#1中的第二LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第一LC盒由第一数据线D1提供的数据电压向其中充电。第一水平显示行中的第一TFTT11响应于来自第二栅线G2的第二栅脉冲给第一像素电极PIX11输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX11中充电。第一TFTT11的栅极端与第二栅线G2连接。第一TFTT11的漏极端与第一数据线D1连接，源极端与第一像素电极PIX11连接。第一水平显示行中的第二TFTT12响应于来自第一栅线G1的第一栅脉冲给第二像素电极PIX12输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX12中充电。第二TFTT12的栅极端与第一栅线G1连接。第二TFTT12的漏极端与第二数据线D2连接，源极端与第二像素电极PIX12连接。
第一水平显示行LINE#1中的第四LC盒由第二数据线D2提供的数据电压向其中充电。随后，第一水平显示行LINE#1中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第一水平显示行中的第三TFTT13响应于来自第二栅线G2的第二栅脉冲给第三像素电极PIX13输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX13中充电。第三TFTT13的栅极端与第二栅线G2连接。第三TFTT13的漏极端与第三数据线D3连接，源极端与第三像素电极PIX13连接。第一水平显示行中的第四TFTT14响应于来自第一栅线G1的第一栅脉冲给第四像素电极PIX14输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX14中充电。第四TFTT14的栅极端与第一栅线G1连接。第四TFTT14的漏极端与第二数据线D2连接，源极端与第四像素电极PIX14连接。
第二水平显示行LINE#2中的第二LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第一LC盒由第一数据线D1提供的数据电压向其中充电。第二水平显示行中的第一TFTT21响应于来自第四栅线G4的第四栅脉冲给第一像素电极PIX21输送来自第一数据线D1的数据电压。在约1/2的水平周期期间，该数据电压向第一像素电极PIX21中充电。第一TFTT21的栅极端与第四栅线G4连接。第一TFTT21的漏极端与第一数据线D1连接，源极端与第一像素电极PIX21连接。第二水平显示行中的第二TFTT22响应于来自第三栅线G3的第三栅脉冲给第二像素电极PIX22输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第二像素电极PIX22中充电。第二TFTT22的栅极端与第三栅线G3连接。第二TFTT22的漏极端与第二数据线D2连接，源极端与第二像素电极PIX22连接。
第二水平显示行LINE#2中的第四LC盒由第二数据线D2提供的数据电压向其中充电。随后，第二水平显示行LINE#2中的第三LC盒由第三数据线D3提供的数据电压向其中充电。第二水平显示行中的第三TFTT23响应于来自第四栅线G4的第四栅脉冲给第三像素电极PIX23输送来自第三数据线D3的数据电压。在约1/2的水平周期期间，该数据电压向第三像素电极PIX23中充电。第三TFTT23的栅极端与第四栅线G4连接。第三TFTT23的漏极端与第三数据线D3连接，源极端与第三像素电极PIX23连接。第二水平显示行中的第四TFTT24响应于来自第三栅线G3的第三栅脉冲给第四像素电极PIX24输送来自第二数据线D2的数据电压。在约1/2的水平周期期间，该数据电压向第四像素电极PIX24中充电。第四TFTT24的栅极端与第三栅线G3连接。第四TFTT24的漏极端与第二数据线D2连接，源极端与第四像素电极PIX24连接。
如上所述，根据本文件内容，向连接到相同数据线的LC盒中充电的数据电压的极性被控制为相同的，从而能够降低源驱动IC中的功耗，并且还使在各个LC盒中充电的数据的量均匀。因此，根据本文件内容，能够防止由于现有技术的反转方法造成的充电的数据量不均匀而导致的图像质量降低，如亮度不均匀、彩色失真等等，而且能够通过减少数据电压极性反转的次数而降低源驱动IC中的功耗。此外，根据本文件内容，通过使用水平方向上彼此相邻的LC盒彼此共享一条数据线的TFT连接关系，能够减少数据线和源驱动IC通道的数量。
尽管参考多个图解实施例描述了实施方式，应理解本领域技术人员可以设计出多种落入本公开内容的原理范围内的其它修改形式和实施方式。尤其是，在本公开内容、附图和随附权利要求范围内的物体结合布置的组成部件和/或排列中可允许多种修改形式和实施方式。除了组成部件和/或排列中的修改和变更，替代使用对于本领域技术人员也将是显而易见的。

Claims (3)

1.一种液晶显示器，包括：
显示面板，具有多条数据线、与所述数据线交叉的多条栅线、以矩阵形式排列的液晶盒、和设置在所述数据线和所述栅线的交叉处的TFT；
配置为给所述数据线提供数据电压的源驱动IC，其中数据电压的极性以列反转方式反转；以及
配置为顺序地给所述栅线提供栅脉冲的栅驱动电路，
其中在所述显示面板内的液晶盒中充电的数据电压的极性以水平2点、垂直1点为单位和以水平1点、垂直1点为单位进行反转，
其中所述显示面板的至少一部分包括设置于第m+1水平显示行中彼此相邻的数据线之间的两个液晶盒，以便与设置于第m水平显示行中彼此相邻的数据线之间的两个液晶盒间隔开，其中m是奇数，
其中所述第m水平显示行中的两个液晶盒和所述第m+1水平显示行中的两个LC盒由不同数据线提供的极性不同的数据电压顺序地向其中充电，
其中设置在像素阵列的最右边的最右数据线通过连接线与设置在像素阵列的最左边的最左数据线连接，
其中提供给各条数据线的数据电压的极性在一个帧周期中保持不变，
其中所述液晶盒的至少一部分包括：
奇数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条奇数水平显示行中的第i数据线和第i+1数据线之间，其中i是自然数；
奇数水平显示行中的第三和第四液晶盒，其被设置于各条奇数水平显示行中的第i+1数据线和第i+2数据线之间；
奇数水平显示行中的第五和第六液晶盒，其被设置于各条奇数水平显示行中的第i+2数据线和第i+3数据线之间；
偶数水平显示行中的第一和第二液晶盒，其被设置于所述显示面板内的各条偶数水平显示行中的第i数据线和第i+1数据线之间；
偶数水平显示行中的第三和第四液晶盒，其被设置于各条偶数水平显示行中的第i+1数据线和第i+2数据线之间；以及
偶数水平显示行中的第五和第六液晶盒，其被设置于各条偶数水平显示行中的第i+2数据线和第i+3数据线之间，
其中所述奇数水平显示行中的所述第一液晶盒由第i数据线提供的具有第一极性的数据电压向其中充电，所述奇数水平显示行中的所述第二液晶盒由第i+1数据线提供的具有第二极性的数据电压向其中充电，
所述奇数水平显示行中的所述第三液晶盒由第i+1数据线提供的具有所述第二极性的数据电压向其中充电，所述奇数水平显示行中的所述第四液晶盒由第i+2数据线提供的具有所述第一极性的数据电压向其中充电，
所述奇数水平显示行中的所述第五液晶盒由第i+3数据线提供的具有所述第二极性的数据电压向其中充电，所述奇数水平显示行中的所述第六液晶盒由第i+2数据线提供的具有所述第一极性的数据电压向其中充电，
所述偶数水平显示行中的所述第一液晶盒由第i+1数据线提供的具有所述第二极性的数据电压向其中充电，所述偶数水平显示行中的所述第二液晶盒由第i数据线提供的具有所述第一极性的数据电压向其中充电，
所述偶数水平显示行中的所述第三液晶盒由第i+2数据线提供的具有所述第一极性的数据电压向其中充电，所述偶数水平显示行中的所述第四液晶盒由第i+1数据线提供的具有所述第二极性的数据电压向其中充电，以及
所述偶数水平显示行中的所述第五液晶盒由第i+2数据线提供的具有所述第一极性的数据电压向其中充电，所述偶数水平显示行中的所述第六液晶盒由第i+3数据线提供的具有所述第二极性的数据电压向其中充电。
2.权利要求1所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第j+3栅线输出栅脉冲，其中j是自然数，以及
其中所述TFT包括：
所述奇数水平显示行中的第一TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数据电压；
所述奇数水平显示行中的第二TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+1数据线的数据电压；
所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+1数据线的数据电压；
所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的数据电压；
所述奇数水平显示行中的第五TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+3数据线的数据电压；
所述奇数水平显示行中的第六TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+2数据线的数据电压；
所述偶数水平显示行中的第一TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+1数据线的数据电压；
所述偶数水平显示行中的第二TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的数据电压；
所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线的数据电压；
所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+1数据线的数据电压；
所述偶数水平显示行中的第五TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+2数据线的数据电压；以及
所述偶数水平显示行中的第六TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+3数据线的数据电压。
3.权利要求1所述的液晶显示器，其中所述栅驱动电路被配置为顺序地向第j至第j+3栅线输出栅脉冲，其中j是自然数，以及
其中所述TFT包括：
所述奇数水平显示行中的第一TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i数据线的数据电压；
所述奇数水平显示行中的第二TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i+1数据线的数据电压；
所述奇数水平显示行中的第三TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+1数据线的数据电压；
所述奇数水平显示行中的第四TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+2数据线的数据电压；
所述奇数水平显示行中的第五TFT，其被配置为响应于来自第j+1栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+3数据线的数据电压；
所述奇数水平显示行中的第六TFT，其被配置为响应于来自第j栅线的栅脉冲，给形成在所述奇数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+2数据线的数据电压；
所述偶数水平显示行中的第一TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第一液晶盒内的第一像素电极输送来自第i+1数据线的数据电压；
所述偶数水平显示行中的第二TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第二液晶盒内的第二像素电极输送来自第i数据线的数据电压；
所述偶数水平显示行中的第三TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第三液晶盒内的第三像素电极输送来自第i+2数据线的数据电压；
所述偶数水平显示行中的第四TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第四液晶盒内的第四像素电极输送来自第i+1数据线的数据电压；
所述偶数水平显示行中的第五TFT，其被配置为响应于来自第j+2栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第五液晶盒内的第五像素电极输送来自第i+2数据线的数据电压；以及
所述偶数水平显示行中的第六TFT，其被配置为响应于来自第j+3栅线的栅脉冲，给形成在所述偶数水平显示行中的所述第六液晶盒内的第六像素电极输送来自第i+3数据线的数据电压。
CN201210567500.4A 2009-12-03 2010-12-03 液晶显示器 Active CN103065596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090119398A KR101604140B1 (ko) 2009-12-03 2009-12-03 액정표시장치
KR10-2009-0119398 2009-12-03
CN2010105852777A CN102087842B (zh) 2009-12-03 2010-12-03 液晶显示器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010105852777A Division CN102087842B (zh) 2009-12-03 2010-12-03 液晶显示器

Publications (2)

Publication Number Publication Date
CN103065596A CN103065596A (zh) 2013-04-24
CN103065596B true CN103065596B (zh) 2016-01-20

Family

ID=43466506

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210567500.4A Active CN103065596B (zh) 2009-12-03 2010-12-03 液晶显示器
CN2010105852777A Active CN102087842B (zh) 2009-12-03 2010-12-03 液晶显示器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105852777A Active CN102087842B (zh) 2009-12-03 2010-12-03 液晶显示器

Country Status (6)

Country Link
US (1) US8773419B2 (zh)
EP (2) EP2355086A1 (zh)
JP (1) JP5302292B2 (zh)
KR (1) KR101604140B1 (zh)
CN (2) CN103065596B (zh)
TW (1) TWI444979B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치
TWI401517B (zh) * 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
CN102290026A (zh) * 2011-07-19 2011-12-21 南京中电熊猫液晶显示科技有限公司 像素架构
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
KR101971164B1 (ko) * 2011-11-08 2019-08-14 삼성디스플레이 주식회사 터치 기판 및 이를 포함하는 표시 장치
KR101953320B1 (ko) * 2012-04-27 2019-02-28 엘지디스플레이 주식회사 액정표시장치
JP2014026069A (ja) * 2012-07-26 2014-02-06 Kyocera Display Corp 液晶表示装置
KR102178470B1 (ko) * 2012-09-26 2020-11-18 엘지디스플레이 주식회사 연성 필름 케이블을 가지는 표시장치
CN103680384B (zh) * 2012-09-26 2016-05-11 乐金显示有限公司 具有柔性膜线缆的显示装置
KR102009441B1 (ko) * 2012-11-14 2019-08-12 엘지디스플레이 주식회사 액정표시장치
KR102020938B1 (ko) * 2012-12-03 2019-09-11 엘지디스플레이 주식회사 액정표시장치
TWI463475B (zh) * 2012-12-28 2014-12-01 Au Optronics Corp 三角面板驅動方法
KR102143926B1 (ko) 2013-12-13 2020-08-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN104090438B (zh) * 2014-06-27 2016-08-17 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN104090440B (zh) * 2014-06-30 2017-01-18 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
CN104062792B (zh) * 2014-07-04 2017-06-30 深圳市华星光电技术有限公司 一种用于驱动hsd液晶显示面板的方法及装置
KR102223494B1 (ko) * 2014-09-17 2021-03-08 엘지디스플레이 주식회사 액정 표시장치
CN104505031B (zh) * 2014-09-19 2017-06-27 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN104267555A (zh) * 2014-10-23 2015-01-07 深圳市华星光电技术有限公司 Tft阵列基板
CN104298041B (zh) 2014-11-10 2017-04-26 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
CN104360551B (zh) * 2014-11-10 2017-02-15 深圳市华星光电技术有限公司 阵列基板、液晶面板以及液晶显示器
KR102279353B1 (ko) * 2014-12-01 2021-07-20 엘지디스플레이 주식회사 표시패널
KR102200467B1 (ko) * 2014-12-01 2021-01-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 액정표시장치
CN104460153A (zh) * 2014-12-12 2015-03-25 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
CN104714319B (zh) 2014-12-23 2017-11-14 上海中航光电子有限公司 一种液晶显示面板及其显示装置
US9947280B2 (en) * 2015-02-25 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT array substrate
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치
KR101698801B1 (ko) 2015-06-17 2017-01-24 삼성디스플레이 주식회사 표시 장치
KR102358535B1 (ko) * 2015-08-13 2022-02-04 엘지디스플레이 주식회사 액정표시장치
CN105182638A (zh) * 2015-08-28 2015-12-23 重庆京东方光电科技有限公司 阵列基板、显示装置及其驱动方法
KR102439569B1 (ko) * 2015-09-22 2022-09-02 엘지디스플레이 주식회사 액정표시장치
KR102456941B1 (ko) * 2015-10-06 2022-10-20 엘지디스플레이 주식회사 액정표시장치
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
KR20170088011A (ko) * 2016-01-21 2017-08-01 삼성디스플레이 주식회사 표시 장치
KR102548836B1 (ko) * 2016-02-25 2023-07-03 삼성디스플레이 주식회사 표시 장치
CN105629611A (zh) * 2016-03-11 2016-06-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN105892182A (zh) * 2016-06-07 2016-08-24 深圳市华星光电技术有限公司 像素结构及相应的液晶显示面板
KR102627340B1 (ko) * 2016-07-13 2024-01-19 엘지디스플레이 주식회사 표시 장치
CN106991953A (zh) * 2017-05-11 2017-07-28 惠科股份有限公司 像素驱动电路、驱动方法及显示装置
CN107515499B (zh) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 液晶显示面板
CN109856831A (zh) * 2019-03-01 2019-06-07 南京中电熊猫液晶显示科技有限公司 一种显示驱动方法以及显示驱动单元
CN109697967A (zh) * 2019-03-08 2019-04-30 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置
CN110221489B (zh) * 2019-05-06 2022-04-15 北海惠科光电技术有限公司 阵列基板与显示装置
CN110956921B (zh) * 2020-01-03 2023-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法、像素驱动装置、显示装置
CN112086077A (zh) * 2020-09-17 2020-12-15 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN112147825B (zh) * 2020-09-27 2021-11-30 惠科股份有限公司 像素结构、阵列基板及显示面板
CN113409743B (zh) * 2021-06-16 2023-03-24 北海惠科光电技术有限公司 列反转驱动方法、列反转驱动装置、显示终端及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1746757A (zh) * 2004-09-10 2006-03-15 三星电子株式会社 显示装置
CN101303493A (zh) * 2007-05-11 2008-11-12 联詠科技股份有限公司 液晶显示器及其显示方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127188A (ja) * 1991-10-31 1993-05-25 Canon Inc 表示装置
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JPH09160065A (ja) * 1995-12-11 1997-06-20 Casio Comput Co Ltd 液晶表示装置
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101039023B1 (ko) 2004-04-19 2011-06-03 삼성전자주식회사 액정 표시 장치
KR101006450B1 (ko) * 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
TWI387800B (zh) 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
KR101061854B1 (ko) * 2004-10-01 2011-09-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2006154545A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
US7663594B2 (en) * 2005-05-17 2010-02-16 Lg Display Co., Ltd. Liquid crystal display device with charge sharing function and driving method thereof
TW200643880A (en) * 2005-06-07 2006-12-16 Sunplus Technology Co Ltd LCD panel driving method and device thereof
KR101160839B1 (ko) 2005-11-02 2012-07-02 삼성전자주식회사 액정 표시 장치
KR101196860B1 (ko) * 2006-01-13 2012-11-01 삼성디스플레이 주식회사 액정 표시 장치
JP5191639B2 (ja) 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
TWI363917B (en) * 2008-02-01 2012-05-11 Au Optronics Corp Thin film transistor array substrate
US20100250323A1 (en) * 2009-03-31 2010-09-30 Sony Corporation And Sony Electronics Inc. System and method for dynamically updating a transport structure in an electronic network
KR101543632B1 (ko) * 2009-04-20 2015-08-12 삼성디스플레이 주식회사 표시 장치
CN101566744A (zh) * 2009-06-08 2009-10-28 友达光电股份有限公司 液晶显示器及其液晶显示面板
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1746757A (zh) * 2004-09-10 2006-03-15 三星电子株式会社 显示装置
CN101303493A (zh) * 2007-05-11 2008-11-12 联詠科技股份有限公司 液晶显示器及其显示方法

Also Published As

Publication number Publication date
US20110134103A1 (en) 2011-06-09
CN102087842B (zh) 2013-07-17
CN103065596A (zh) 2013-04-24
EP2355086A1 (en) 2011-08-10
JP2011118398A (ja) 2011-06-16
JP5302292B2 (ja) 2013-10-02
KR20110062619A (ko) 2011-06-10
KR101604140B1 (ko) 2016-03-17
TW201120866A (en) 2011-06-16
TWI444979B (zh) 2014-07-11
CN102087842A (zh) 2011-06-08
US8773419B2 (en) 2014-07-08
EP2458582A1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
CN103065596B (zh) 液晶显示器
CN101726896B (zh) 液晶显示器
CN101937142B (zh) 液晶显示装置及其驱动方法
CN102819157B (zh) 液晶显示面板及显示装置
US6822718B2 (en) Liquid crystal display
CN104537989B (zh) 一种双向扫描的电荷分享型像素结构及其驱动方法
US8482503B2 (en) Liquid crystal display with sequential and reverse sequential scan direction to improve display quality by preventing stains caused by polarization and accumulation of ions, and driving methods thereof
CN101995722A (zh) 液晶显示器
CN1637532B (zh) 液晶显示器
CN102339591A (zh) 液晶显示器及其驱动方法
CN101231434A (zh) 阵列面板及其驱动方法
CN101814273A (zh) 液晶显示装置
US8624814B2 (en) Liquid crystal display and inversion driving method thereof
CN105446032A (zh) 液晶显示器
US7561138B2 (en) Liquid crystal display device and method of driving the same
CN106652932A (zh) 液晶显示装置及其驱动方法
KR102562943B1 (ko) 표시 장치
CN201673656U (zh) 液晶显示器
CN203551912U (zh) 阵列基板及液晶显示器
JP4597939B2 (ja) 液晶表示装置とその駆動方法
CN100594412C (zh) 液晶显示装置及其驱动方法
US20080150869A1 (en) Display panel and plane display device using the same
CN106502008A (zh) 液晶显示装置以及液晶显示方法
KR101002322B1 (ko) 액정표시장치 및 그의 구동방법
CN101471023A (zh) 驱动装置、电光装置以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant