CN102645803B - 像素单元，阵列基板、液晶面板、显示装置及其制造方法 - Google Patents

像素单元，阵列基板、液晶面板、显示装置及其制造方法 Download PDF

Info

Publication number
CN102645803B
CN102645803B CN201110315240.7A CN201110315240A CN102645803B CN 102645803 B CN102645803 B CN 102645803B CN 201110315240 A CN201110315240 A CN 201110315240A CN 102645803 B CN102645803 B CN 102645803B
Authority
CN
China
Prior art keywords
electrode
grid
pixel cell
pixel
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110315240.7A
Other languages
English (en)
Other versions
CN102645803A (zh
Inventor
金熙哲
徐超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110315240.7A priority Critical patent/CN102645803B/zh
Publication of CN102645803A publication Critical patent/CN102645803A/zh
Priority to KR1020127032426A priority patent/KR20130055622A/ko
Priority to JP2014534929A priority patent/JP2014528598A/ja
Priority to PCT/CN2012/082347 priority patent/WO2013056617A1/zh
Priority to US13/703,567 priority patent/US8982307B2/en
Priority to EP12791677.3A priority patent/EP2770369B1/en
Application granted granted Critical
Publication of CN102645803B publication Critical patent/CN102645803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种像素单元，阵列基板、液晶面板、显示装置及其制造方法，涉及液晶显示技术领域，为提高像素开口率、降低功耗、提高显示效果而发明。所述像素单元，包括薄膜晶体管、像素电极和公共电极，所述薄膜晶体管包括栅极、设置于所述栅极之上的栅绝缘层、设置于所述栅绝缘层之上有源层、设置于所述有源层之上的源极和漏极、以及设置于所述源极和漏极之上的钝化层；其中，所述公共电极直接设置在所述钝化层之上，所述像素电极设置在所述钝化层之下，并与所述薄膜晶体管的漏极相连接。所述阵列基板、液晶面板、显示装置及其制造方法，均可以提高可视角度，并降低功耗，提高开口率，进而提高显示品质。本发明可用于液晶显示。

Description

像素单元,阵列基板、液晶面板、显示装置及其制造方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种像素单元、阵列基板、液晶面板、显示装置及其制造方法。 
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低、无辐射等特点，现已占据了平面显示领域的主导地位。薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)是目前主流的液晶显示器，其液晶面板包括阵列基板和彩膜基板。其中，阵列基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接。 
阵列基板是液晶显示的关键部件，而由薄膜晶体管和像素电极等构成的像素单元则是阵列基板的重要组成部分。传统的TN模式具有视角相对较小，无法满足高品质显示需求等特点。 
ADSDS(ADvanced Super Dimension Switch)，简称ADS，即高级超维场转换技术，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。在TFT-LCD近几年的生产过程中，ADS宽视角技术是一种先进的、可以有效扩大视角的技术方案，已广泛用于各大厂商的生产中。 
传统的ADS的像素单元结构为：包括一个薄膜晶体管和像素电极以及公共电极，其中，像素电极位于公共电极之上；一般情况下，像素电极位于最上层与薄膜晶体管的漏极相连接，公共电极位于最底层，与公共电极线相连。虽然，传统的ADS型液晶面板相对于传统的TN型，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。但是，传统的ADS由于自身的特点，其开口率仍然较小，无法满足高品质显示的需求。 
发明内容
本发明的实施例对传统的ADS进行了改进，提供一种新的I-ADS形式的像素单元，阵列基板、液晶面板、显示装置及其制造方法，以提高像素开口率、降低功耗、并提高显示品质。 
为达到上述目的，本发明的实施例采用如下技术方案： 
本发明实施例提供一种像素单元，包括薄膜晶体管、像素电极和公共电极，所述薄膜晶体管包括栅极、设置于所述栅极之上的栅绝缘层、设置于所述栅绝缘层之上有源层、设置于所述有源层之上的源极和漏极、以及设置于所述源极和漏极之上的钝化层，其特征在于，所述公共电极直接设置在所述钝化层之上；所述像素电极设置在所述钝化层之下，并与所述薄膜晶体管的漏极相连接。 
进一步地，所述像素电极与所述栅极设置在同一层，所述钝化层和所述像素电极之间设置有栅绝缘层，与所述公共电极同层的金属通过两个过孔分别连接所述薄膜晶体管的漏极和所述像素电极。 
进一步地，所述公共电极为狭缝状，所述像素电极为板状。 
进一步地，所述与所述公共电极同层的连接电极与所述公共电极为同一材料。 
进一步地，所述像素电极和/或所述公共电极为透明电极。 
进一步地，所述公共电极为ITO或IZO的单层膜，或者为ITO和IZO组成的复合膜。 
进一步地，所述钝化层为氧化物、氮化物、氮氧化物或有机树脂。 
本发明实施例还提供一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，其特征在于，所述像素区域包括上述的像素单元，其中，所述薄膜晶体管的栅极与所述栅线连接，所述薄膜晶体管的源极与所述数据线连接。 
进一步地，所述像素单元的上方和下方均设置有栅线，所述像素单元的左侧和右侧均设置有数据线，且每相邻两行的像素单元之间仅设置有一条栅线，每相邻两列像素单元之间设置有一条数据线。 
进一步地，所述像素单元的上方和下方均设置有栅线，且每相邻两行所述像素单元之间设置有两条栅线；所述像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列所述像素单元。 
进一步地，所述薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，所述薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，实现Z反转的像素结构。 
进一步地，所述Z反转的像素结构具体为： 
同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线； 
同行的所述像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行； 
两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。 
进一步地，所述阵列基板还包括公共电极线，所述公共电极与所述公共电极线在阵列基板的周边通过过孔相连接。 
进一步地，所述公共电极延伸至其所在像素单元的上方和/或下方的栅线的上方，与所述栅线形成存储电容。 
本发明实施例还提供一种液晶面板，包括彩膜基板和上述的阵列基板，所述彩膜基板上包括黑矩阵，其特征在于，在所述彩膜基板上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵；其中，对应所述数据线的位置的黑矩阵的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为6-10um。 
进一步地，对应所述数据线的位置的黑矩阵的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为8um。 
本发明实施例还提供一种显示装置，包括上述的液晶面板。 
进一步地，还包括与所述液晶面板的入光面相对设置的背光源，其中，所述背光源为LED背光源。 
本发明实施例提供一种阵列基板的制造方法，其特征在于，包括： 
S101、通过第一次构图工艺形成包括像素电极的图形，通过第二次构图工艺形成包括栅线和薄膜晶体管栅极的图形； 
或者，通过第一次构图工艺形成包括栅线和薄膜晶体管栅极的图形，通过第二次构图工艺形成包括像素电极的图形， 
S102、通过第三次构图工艺形成包括栅绝缘层、有源层、数据线以及薄膜晶体管的源极和漏极的图形； 
S103、通过第四次构图工艺形成包括钝化层的图形； 
S104、通过第五次构图工艺形成包括公共电极的图形。 
进一步地，所述步骤S102包括： 
在完成步骤S101的基板上依次形成栅绝缘层、有源层和源漏金属薄膜； 
在源漏金属薄膜上涂敷一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶半保留区域对应于薄膜晶体管的沟道区域，光刻胶完全去除区域对应于上述图形以外区域；显影 处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的有源层薄膜和源漏金属薄膜； 
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括像素电极、数据线、源电极、漏电极和薄膜晶体管沟道区域的图形； 
剥离剩余的光刻胶。 
进一步地，所述有源层薄膜包括半导体薄膜和掺杂半导体薄膜，所述通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，还包括完全刻蚀掉沟道区域的掺杂半导体薄膜和刻蚀掉部分半导体薄膜。 
进一步地，所述步骤S103包括： 
在完成步骤S102的基板上形成钝化层薄膜； 
通过半色调或灰色调掩模的方式，在像素电极的上方形成穿透钝化层和栅绝缘层的过孔，在漏极的上方形成穿透钝化层的过孔。 
进一步地，所述步骤S104包括： 
在完成步骤S103的基板上形成透明导电薄膜； 
通过普通掩摸的方式，形成公共电极的图形。 
进一步地，所述步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行的像素单元之间仅形成有一条栅线。 
进一步地，所述步骤S102中形成的数据线，具体为：在像素单元的左侧和右侧均形成有数据线，且每相邻两列像素单元之间均形成有一条数据线。 
进一步地，所述步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行像素单元之间设置有两条栅线。 
进一步地，所述步骤S102中形成的数据线，具体为：在像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列像素单元。 
进一步地，在步骤S101中实现薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，在步骤S102中实现薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，以实现Z反转的像素结构。 
进一步地，所述Z反转的像素结构具体为： 
同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线； 
同行的像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行； 
两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。 
进一步地，在步骤S101中形成栅线和栅极的同时还形成公共电极线，在步骤S104中使公共电极与所述公共电极线在阵列基板的周边通过过孔相连接。 
进一步地，在步骤S104中，形成的公共电极延伸至其所在像素单元的上方和/或下方的栅线的上方，与所述栅线形成存储电容。 
本发明实施例还提供一种液晶面板的制造方法，其特征在于，包括上述的阵列基板的制造方法。 
进一步地，还包括制造彩膜基板的方法，在所述彩膜基板上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵；其中，对应所述数据线的位置的黑矩阵的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为6-10um。 
进一步地，对应所述数据线的位置的黑矩阵的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为8um。 
本发明实施例还提供一种显示装置的制造方法，其特征在于，包括上述的 液晶面板的制造方法。 
进一步地，还包括在所述液晶面板的入光面相对设置背光源，其中，所述背光源为LED背光源。 
本发明实施例提供的像素单元结构，相对于普通TN模式的像素单元，具有更大的可视角度；相对于普通ADS，则具有开口率更高、工艺过程更加稳定及可选用0+4Mask方式来实现等优点，进一步地，其相对普通ADS实现的Dual-gate结构，可以使公共电极延伸到栅线上方，屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率。本发明实施例提供的阵列基板及其制造方法，其中，所述I-ADS阵列基板，相对传统TN模式，具有更大的可视角度，而在I-ADS基础上实现Dual-gate和Z反转(Z-inversion)的阵列基板，则有利于降低功耗；进一步地，其相对普通ADS实现的Dual-gate结构，可以使公共电极延伸到栅线上方，屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率，进而提升了显示品质。本发明实施例提供的液晶面板及其制造方法，显示装置及其制造方法，包括了上述的阵列基板及其制造方法，相应地，均可以在降低功耗的同时，提高开口率，进而提升显示品质。 
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 
图1为本发明实施例阵列基板(像素单元)的平面结构示意图； 
图1A为图1中A1-A1方向的截面图； 
图1B为图1中B1-B1方向的截面图； 
图2为本发明阵列基板第一次构图工艺后的平面结构示意图； 
图2A为图2中A2-A2方向的截面图； 
图3为本发明阵列基板第二次构图工艺后的平面结构示意图； 
图3A为图3中A3-A3方向的截面图； 
图4为本发明阵列基板第三次构图工艺后的平面结构示意图； 
图4A为图4中A4-A4方向的截面图； 
图5为本发明阵列基板第四次构图工艺后的平面结构示意图； 
图5A为图5中A5-A5方向的截面图； 
图6为本发明实施例的阵列基板的一种示意图； 
图7为本发明实施例的液晶面板的示意图； 
图8为本发明实施例的阵列基板的又一种示意图； 
图9为本发明实施例阵列基板制造方法的流程图。 
附图标记：
1-基板；2-像素电极；31-栅极；321-栅线1；322-栅线2；4-栅绝缘层；5-有源层；61-源极；62-漏极；63-数据线；7-钝化层；81-过孔1；82-过孔2；9-公共电极；91-连接电极；10-黑矩阵；11-阵列基板；12-液晶；13-彩色树脂；14-彩膜基板；100-薄膜晶体管。 
具体实施方式
下面结合附图对本发明实施例像素单元、阵列基板及其制造方法、液晶面板及其制造方法、显示装置及其制造方法进行详细描述。 
应当明确，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。 
实施例一 
本发明实施例提供了一种像素单元，下面参照图1和图1A来说明本实施例中像素单元的结构。需要明确的是，本实施例中定义的像素单元，并不包括栅线和数据线。所述像素单元，在适当地设置栅线和数据线之后，可以用于形成普通的阵列基板，或者形成双栅型(Dual-gate)的阵列基板。 
图1所示为本发明实施例像素单元的平面结构示意图，其选取了上下相邻的两个像素单元；图1A所示为图1中A1-A1方向的截面图，图1B为图1中B1-B1截面示意图，即图1A和图1B为一个像素单元的不同切割方向的截面示意图。本实施例中的像素单元，包括薄膜晶体管100、像素电极2和公共电极9，所述薄膜晶体管100包括栅极31、设置于栅极31之上的栅绝缘层4、设置于栅绝缘层4之上有源层5、设置于所述有源层5之上的源极61和漏极62、以及设置于源极61和漏极62之上的钝化层7；其中，公共电极9直接设置在钝化层7之上；像素电极2设置在钝化层7之下，并与所述薄膜晶体管100的漏极62相连接。此处，像素电极2设置在钝化层7之下，包括像素电极2直接设置在钝化层7之下，也包括像素电极2设置在钝化层7之下，同时钝化层7和像素电极2之间还存在其他膜层，比如栅绝缘层4。当像素电极2直接设置在钝化层7之下时，其可以直接搭接在漏极的下面，或者通过其他方式与漏极连接。本实施例所述的像素单元，与传统的ADS的区别在于，像素电极和公共电极的上下位置关系发生了互换，因此，可称为I-ADS型的像素单元(其中，I代表Inverse，即相反的)。 
优选地，在本实施例中，像素电极2与栅极3设置在同一层，钝化层7和像素电极2之间设置有栅绝缘层4，与公共电极9同层的连接电极91通过过孔81和过孔82分别连接薄膜晶体管100的漏极62和像素电极2。本实施例中，像素电极2与栅极3设置在同一层，是指像素电极2与栅线3的位置关系，并非限定两者由同层的同一种材料形成，即二者可以为相同材料，也可以为不同材料。 
在本实施例中，可以是公共电极9为板状、像素电极2为狭缝状，可以是公共电极9为狭缝状、像素电极2为板状，也可以是公共电极9和像素电极2均为狭缝状。优选地，公共电极9为狭缝状，像素电极2为板状。这一形状的像素电极2和公共电极9在本实施例的像素单元的结构中更容易实现。 
进一步地，与所述公共电极9同层的连接电极91与公共电极9为同一材料；优选地，连接电极91与公共电极9为在同一层并且同时形成。 
优选地，像素电极2和/或公共电极9为透明电极。 
在本实施例中，公共电极9可以为ITO或IZO的单层膜，或者为ITO和IZO组成的复合膜。 
在本实施例中，钝化层7可以为氧化物、氮化物、氮氧化物或有机树脂。优选地，在本实施例中，钝化层7采用有机树脂材料，有机树脂本身的良好的透明度和绝缘特性，将使最终的显示器件具有更好的开口率及更好的显示效果。 
本发明实施例提供的像素单元，公共电极9直接设置在钝化层7之上，像素电极2设置在钝化层7之下并与所述薄膜晶体管的漏极62相连接，相对于普通TN模式的像素单元具有更大的可视角度；相对于普通ADS，则具有开口率更高、工艺过程更加稳定及可选用0+4Mask方式来实现等优点，进一步地，其相对普通ADS实现的Dual-gate结构，可以使公共电极延伸到栅线上方，屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率，进而提高显示品质。 
实施例二 
本实施例提供一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域包括上述实施例一中所述的像素单元(可参见图1)，其中，所述薄膜晶体管的栅极与所述栅线连接，所述薄膜晶体管的源极与所述数据线连接。需要指出的是，包括了上述像素单元的阵列基板，可以称为I-ADS型阵列基板；其与传统的ADS型阵列基板相比，像素电极2和公共电极9的上下位置关系发生了变化。 
作为本实施例的一种阵列基板，可以为如下阵列基板：在阵列基板上，每行的多个像素单元的上方和下方均设置有栅线，每个像素单元的左侧和右侧均设置有数据线，且每相邻两行的像素单元之间仅设置有一条栅线，每相邻两列像素单元之间设置有一条数据线。此为常规的IADS型阵列基板，与现有技术中普通的阵列基板相比，其不同之处在于，其像素单元为I-ADS型的像素单元。 
作为本实施例的另一种阵列基板，该阵列基板，可以具体为：在阵列基板 上，每行的多个像素单元的上方和下方均设置有栅线，且每相邻两行所述像素单元之间设置有两条栅线321和322，如图1所示(其中，图1只示出了阵列基板上的上下相邻的两个像素单元)；在每列像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列所述像素单元。此为在IADS基础上实现Dual-gate结构的阵列基板。关于实现Dual-gate后整个基板的像素排布情况，可参见图8所示的示意图；需要指出的是，图8仅为示意，并未画出每个像素单元的具体像素结构。 
进一步地，所述薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，所述薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，实现Z反转(Z-inversion)的像素结构。 
具体地，本实施例中实现Z反转的像素结构可以如图8所示，通过下面的形式实现，即：在阵列基板中，同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线；并且，同行的所述像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行；并且，两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。 
在本实施例中，Dual Gate设计在图1中可很好地看出，标号321为栅线1，322为栅线2，形成了双栅结构。在本实施例中采用Dual Gate核Z-Inversion设计的阵列基板，可以参考图8来理解：Z-Inversion可以通过控制同一根数据线控制其左右两边的像素，来达到降低功耗及提高显示效果的目的。结合Dual Gate设计后，每一根数据线，可影响到其左右各两列的像素。由于采用了这种结构，可以使得在成盒时彩膜基板上的黑矩阵(Black Matrix，BM)的面积大大减少(因为减少了数据线的数量)，使得开口率大大增加。 
上述两种阵列基板，还都可以包括公共电极线(图中未示出)，所述公共电 极9与所述公共电极线在阵列基板的周边通过过孔相连接。 
进一步地，在本实施例提供的两种阵列基板中，公共电极9可以延伸至其所在像素单元的上方和/或下方的栅线的上方，此种设计可以屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率；具体结构可参见图1或者图1B。图1只示出了阵列基板上的上下相邻的两个像素单元，如图1所示，下方的像素单元的公共电极9延伸到了栅线321的上方，上方的像素单元的公共电极9延伸到了栅线322的上方；图1B为图1中B1-B1截面示意图，也示出了上方的像素单元的公共电极9延伸到了栅线322的上方。由于公共电极延伸到了栅线的上方，可以屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，从而提高开口率。 
实施例三 
本实施例提供一种阵列基板的制造方法，如图9所示，包括如下步骤： 
S101、通过第一次构图工艺形成包括像素电极的图形，通过第二次构图工艺形成包括栅线和薄膜晶体管栅极的图形； 
或者，通过第一次构图工艺形成包括栅线和薄膜晶体管栅极的图形，通过第二次构图工艺形成包括像素电极的图形。 
S102、通过第三次构图工艺形成包括栅绝缘层、有源层、数据线以及薄膜晶体管的源极和漏极的图形。 
S103、通过第四次构图工艺形成包括钝化层的图形。 
S104、通过第五次构图工艺形成包括公共电极的图形。 
下面，结合图2-图5具体介绍本实施例的阵列基板制造方法。 
S101、通过第一次构图工艺形成包括像素电极的图形，通过第二次构图工艺形成包括栅线和薄膜晶体管栅极的图形； 
或者，通过第一次构图工艺形成包括栅线和薄膜晶体管栅极的图形，通过第二次构图工艺形成包括像素电极的图形。 
其中，上述两种方式是可以选择的，本实施例以通过第一次构图工艺形成包括像素电极的图形，通过第二次构图工艺形成包括栅线和薄膜晶体管栅极的 图形为例，进行阐述。 
如图2所示为本发明实施例阵列基板第一次构图工艺后的平面示意图，图2A为图2中A2-A2方向的截面图。通过溅射或者热蒸发的方法在空白玻璃基板上沉积像素电极层，所述像素电极层可以为透明导电薄膜，透明导电薄膜可以为氧化铟锡(Indium Tin Oxide，简称ITO)或氧化铟锌(IZO)。其形成的形状请参考图2，采用普通掩模板，通过第一次构图形成包括像素电极2的图案。 
如图3所示为本发明实施例阵列基板第二次构图工艺后的平面示意图，图3A为图3中A3-A3方向的截面图。采用溅射或热蒸发的方法在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜。栅金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属薄膜也可以由多层金属薄膜组成。然后采用普通掩模板，通过第二次构图工艺对栅金属薄膜进行刻蚀，在基板1上形成栅线321和栅线322和薄膜晶体管的栅极31的图形，其中薄膜晶体管的栅极31直接和栅线321或322连接。 
其中，本步骤描述的是实现Dual-gate设计时的工艺方法。本领域的技术人员可以理解，当拟制造的为普通的非Dual-gate设计的阵列基板时，只需形成单栅线的结构。 
S102、通过第三次构图工艺形成包括栅绝缘层、有源层、数据线以及薄膜晶体管的源极和漏极的图形。 
第三次构图工艺可以是一个多次刻蚀的工艺，其中可以使用半色调或灰色调掩模板。具体地，步骤S102可以包括： 
在完成步骤S101的基板上依次形成栅绝缘层4、有源层和源漏金属薄膜； 
在源漏金属薄膜上涂敷一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶半保留区域对应于薄膜晶体管的沟道区域，光刻胶完全去除区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的 光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的有源层薄膜和源漏金属薄膜； 
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括源电极61、漏电极62、数据线63和薄膜晶体管沟道区域的图形； 
剥离剩余的光刻胶。 
如图4所示为本发明实施例阵列基板第三次构图工艺后的平面示意图，图4A为图4中A4-A4方向的截面图。 
在本实施例中，有源层薄膜可以是氧化物半导体薄膜，可以是有机半导体薄膜，也可以是包括半导体薄膜和掺杂半导体薄膜。当有源层薄膜包括半导体薄膜和掺杂半导体薄膜时，所述通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，还包括完全刻蚀掉沟道区域的掺杂半导体薄膜和刻蚀掉部分半导体薄膜。 
S103、通过第四次构图工艺形成包括钝化层的图形。 
如图5所示为本发明实施例阵列基板第四次构图工艺后的平面示意图，图5A为图5中A5-A5方向的截面图。具体地，所述步骤S103包括： 
在完成步骤S102的基板上形成钝化层薄膜； 
通过半色调或灰色调掩模的方式，在像素电极的上方形成穿透钝化层和栅绝缘层的过孔，在漏极的上方形成穿透钝化层的过孔。 
进一步地，本实施例中，可以在阵列基板上通过等离子体增强化学气相沉积方法沉积钝化层薄膜，钝化层薄膜可以采用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。然后采用半色调或灰色调掩模板，通过第三次构图工艺，在像素电极的上方形成穿透钝化层和栅绝缘层的过孔82，在漏极的上方形成穿透钝化层的过孔81，如图5A所示。 
S104、通过第五次构图工艺形成包括公共电极的图形。具体地，所述步骤S104包括： 
在完成步骤S103的基板上形成透明导电薄膜； 
通过普通掩摸的方式，形成公共电极的图形。 
如图1所示为本发明阵列基板第五次构图工艺后的平面示意图，图1A为图5中A1-A1方向的截面图，图1B为图1中B1-B1方向的截面图。在形成过孔81和82之后的基板上，通过溅射或者热蒸发的方法沉积透明导电薄膜，此时，导电薄膜填充到过孔81和过孔82中，实现了像素电极2与薄膜晶体管的漏极62的连接，通过过孔81和82连接像素电极2和漏极62的该部分导电薄膜可以称为连接电极91。采用普通掩模板，通过第五次构图形成公共电极9和连接电极91的图形。本实施例中，透明导电薄膜可以为氧化铟锡(Indium Tin Oxide，简称ITO)或氧化铟锌(IZO)，也可以为ITO和IZO的复合膜。本领域的技术人员可以理解，连接电极91和公共电极9可以如上所述在同一次构图工艺中，通过相同的材料形成；也可以采用相同或不同材料，在不同的构图工艺中实现。 
以上，仅为本实施例的一种典型的实现方法，本领域的技术人员，还可以在其基础上，结合公知常识和现有技术，进行变形和改变，或者根据需要进行具体的像素结构设计。 
进一步地，在本实施例中，在步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行的像素单元之间仅形成有一条栅线。 
进一步地，在步骤S102中形成的数据线，具体为：在像素单元的左侧和右侧均形成有数据线，且每相邻两列像素单元之间均形成有一条数据线。 
进一步地，在步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行像素单元之间设置有两条栅线。 
进一步地，所述步骤S102中形成的数据线，具体为：在像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列像素单元。 
更进一步地，在步骤S101中实现薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，在步骤S102中实现薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，以实现Z反转的像素结构。 
具体地，在本实施中形成Z反转的像素结构，可以具体为： 
同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线； 
同行的像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行； 
两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。 
本领域的技术人员可以理解，在步骤S101中，形成栅线和栅极的同时还可以形成公共电极线，然后在步骤S104中使公共电极与所述公共电极线在阵列基板的周边通过过孔相连接。 
进一步地，在步骤S104中，可以使形成的公共电极延伸至其所在像素单元的上方和/或下方的栅线的上方，与所述栅线形成存储电容。形成的具体结构可参见图1或者图1B。图1只示出了阵列基板上的上下相邻的两个像素单元，如图1所示，下方的像素单元的公共电极9延伸到了栅线321的上方，上方的像素单元的公共电极9延伸到了栅线322的上方；图1B为图1中B1-B1截面示意图，也示出了上方的像素单元的公共电极9延伸到了栅线322的上方。由于公共电极延伸到了栅线的上方，这种overlap结构可以屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率。 
实施例四 
本实施例提供一种液晶面板，如图7所示，包括阵列基板11、彩膜基板14以及填充在二者之间的液晶12；其中，所使用的阵列基板为上述实施例所提供 的阵列基板。彩膜基板14上包括黑矩阵10和彩色树脂13，在所述彩膜基板14上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵，具体为黑矩阵101、黑矩阵102和黑矩阵103，如图6所示。其中，对应所述数据线的位置的黑矩阵102的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵103的宽度为6-10um。 
优选地，对应所述数据线的位置的黑矩阵102的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵103的宽度为8um。此时，可以在保证显示效果(如避免漏光以及保证显示均匀性等)的同时，最大限度地提高开口率。 
关于黑矩阵101的宽度，在此不做限定，任何可以实现其作用的宽度均可。当使公共电极延伸到栅线上方时，该overlap结构可以屏蔽栅线上的信号对像素电极的影响，因而可以减小栅线上方黑矩阵101的宽度，进一步提高开口率。 
实施例五 
本实施例提供一种液晶面板的制造方法，其特征在于，包括上述实施例所述的阵列基板的制造方法。所制造的液晶面板如图6和图7所示。 
进一步地，所述液晶面板的制造方法，还包括制造彩膜基板的方法，在所述彩膜基板上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵10；其中，对应所述数据线的位置的黑矩阵102的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵103的宽度为6-10um。 
优选地，对应所述数据线的位置的黑矩阵102的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵103的宽度为8um。此时，可以在保证显示效果(如避免漏光以及保证显示均匀性等)的同时，最大限度地提高开口率。 
关于黑矩阵101的宽度，在此不做限定，任何可以实现其作用的宽度均可。当使公共电极延伸到栅线上方时，该overlap结构可以屏蔽栅线上的信号对像素 电极的影响，因而可以减小栅线上方黑矩阵101的宽度，进一步提高开口率。 
实施例六 
本实施提供一种显示装置，使用了上述实施例所述的液晶面板。所述显示装置，可以为手机、平板电脑、监视器、电视机、笔记本电脑、上网本等。 
在所述显示装置中，还包括与所述液晶面板的入光面相对设置的背光源，其中，所述背光源可以为CCFL背光源或者LED背光源，优选为LED背光源。LED背光可以具有更低的功耗和更好的图像色彩显示效果。 
实施例七 
本发明实施例提供一种显示器件的制造方法，包括上述实施例所述的液晶面板的制造方法。所述显示装置，可以为手机、平板电脑、监视器、电视机、笔记本电脑、上网本等。 
在本实施例的显示装置的制造方法中，还包括在所述液晶面板的入光面相对设置背光源，所述背光源可以为CCFL背光源或者LED背光源，优选为LED背光源。LED背光可以具有更低的功耗和更好的图像色彩显示效果。 
本发明实施例提供的像素单元结构，相对于普通TN模式的像素单元，具有更大的可视角度；相对于普通ADS，则具有开口率更高、工艺过程更加稳定及可选用0+4Mask方式来实现等优点，进一步地，其相对普通ADS实现的Dual-gate结构，可以使公共电极延伸到栅线上方，屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率。本发明实施例提供的阵列基板及其制造方法，其中，所述I-ADS阵列基板，相对传统TN模式，具有更大的可视角度，而在I-ADS基础上实现Dual-gate和Z反转(Z-inversion)的阵列基板，则有利于降低功耗；进一步地，其相对普通ADS实现的Dual-gate结构，可以使公共电极延伸到栅线上方，屏蔽栅线上的信号对像素电极的影响，进而减小栅线上方黑矩阵的宽度，提高开口率，进而提升了显示品质。本发明实施例提供的液晶面板及其制造方法，显示装置及其制造方法，包括了上述的阵列基板及其制造方法，相应地，均可以在降低功耗的同时，提高开口率，进而提升显示品质。 
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。 

Claims (34)

1.一种像素单元，包括薄膜晶体管、像素电极和公共电极，所述薄膜晶体管包括栅极、设置于所述栅极之上的栅绝缘层、设置于所述栅绝缘层之上有源层、设置于所述有源层之上的源极和漏极、以及设置于所述源极和漏极之上的钝化层，其特征在于，所述公共电极直接设置在所述钝化层之上；所述像素电极设置在所述钝化层之下，并与所述薄膜晶体管的漏极相连接；
其中，所述像素电极与所述栅极设置在同一层，所述钝化层和所述像素电极之间设置有栅绝缘层，与所述公共电极同层的连接电极通过两个过孔分别连接所述薄膜晶体管的漏极和所述像素电极。
2.根据权利要求1所述的像素单元，其特征在于，所述公共电极为狭缝状，所述像素电极为板状。
3.根据权利要求1所述的像素单元，其特征在于，所述与所述公共电极同层的金属与所述公共电极为同一材料。
4.根据权利要求1～3任一项所述的像素单元，其特征在于，所述像素电极和/或所述公共电极为透明电极。
5.根据权利要求1～3任一项所述的像素单元，其特征在于，所述公共电极为ITO或IZO的单层膜，或者为ITO和IZO组成的复合膜。
6.根据权利要求1～3任一项所述的像素单元，其特征在于，所述钝化层为氧化物、氮化物、氮氧化物或有机树脂。
7.一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，其特征在于，所述像素区域包括权利要求1～6任一项所述的像素单元，其中，所述薄膜晶体管的栅极与所述栅线连接，所述薄膜晶体管的源极与所述数据线连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述像素单元的上方和下方均设置有栅线，所述像素单元的左侧和右侧均设置有数据线，且每相邻两行的像素单元之间仅设置有一条栅线，每相邻两列像素单元之间设置有一条数据线。
9.根据权利要求7所述的阵列基板，其特征在于，所述像素单元的上方和下方均设置有栅线，且每相邻两行所述像素单元之间设置有两条栅线；所述像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列所述像素单元。
10.根据权利要求9所述的阵列基板，其特征在于，所述薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，所述薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，实现Z反转的像素结构。
11.根据权利要求10所述的阵列基板，其特征在于，所述Z反转的像素结构具体为：
同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线；
同行的所述像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行；
两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。
12.根据权利要求7～11任一项所述的阵列基板，其特征在于，所述阵列基板还包括公共电极线，所述公共电极与所述公共电极线在阵列基板的周边通过过孔相连接。
13.根据权利要求7～11任一项所述的阵列基板，其特征在于，所述公共电极延伸至其所在像素单元的上方和/或下方的栅线的上方，与所述栅线形成存储电容。
14.一种液晶面板，包括彩膜基板和根据权利要求8～14任一项所述的阵列基板，所述彩膜基板上包括黑矩阵，其特征在于，在所述彩膜基板上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵；其中，对应所述数据线的位置的黑矩阵的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为6-10um。
15.根据权利要求14所述的液晶面板，其特征在于，对应所述数据线的位置的黑矩阵的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为8um。
16.一种显示装置，其特征在于，包括权利要求14或15所述的液晶面板。
17.根据权利要求16所述的显示装置，其特征在于，还包括与所述液晶面板的入光面相对设置的背光源，其中，所述背光源为LED背光源。
18.一种阵列基板的制造方法，其特征在于，包括：
S101、通过第一次构图工艺形成包括像素电极的图形，通过第二次构图工艺形成包括栅线和薄膜晶体管栅极的图形；
或者，通过第一次构图工艺形成包括栅线和薄膜晶体管栅极的图形，通过第二次构图工艺形成包括像素电极的图形；
S102、通过第三次构图工艺形成包括栅绝缘层、有源层、数据线以及薄膜晶体管的源极和漏极的图形；
S103、通过第四次构图工艺形成包括钝化层的图形；其中，通过半色调或灰色调掩模的方式，在像素电极的上方形成穿透钝化层和栅绝缘层的过孔，在漏极的上方形成穿透钝化层的过孔；
S104、通过第五次构图工艺形成包括公共电极的图形。
19.根据权利要求18所述的阵列基板的制造方法，其特征在于，所述步骤S102包括：
在完成步骤S101的基板上依次形成栅绝缘层、有源层和源漏金属薄膜；
在源漏金属薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶半保留区域对应于薄膜晶体管的沟道区域，光刻胶完全去除区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的有源层薄膜和源漏金属薄膜；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括像素电极、数据线、源电极、漏电极和薄膜晶体管沟道区域的图形；
剥离剩余的光刻胶。
20.根据权利要求19所述的阵列基板的制造方法，其特征在于，所述有源层薄膜包括半导体薄膜和掺杂半导体薄膜，所述通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，还包括完全刻蚀掉沟道区域的掺杂半导体薄膜和刻蚀掉部分半导体薄膜。
21.根据权利要求18所述的阵列基板的制造方法，其特征在于，所述步骤S104包括：
在完成步骤S103的基板上形成透明导电薄膜；
通过普通掩摸的方式，形成公共电极的图形。
22.根据权利要求18所述的阵列基板的制造方法，其特征在于，所述步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行的像素单元之间仅形成有一条栅线。
23.根据权利要求22所述的阵列基板的制造方法，其特征在于，所述步骤S102中形成的数据线，具体为：在像素单元的左侧和右侧均形成有数据线，且每相邻两列像素单元之间均形成有一条数据线。
24.根据权利要求18所述的阵列基板的制造方法，其特征在于，所述步骤S101中形成的栅线，具体为：在像素单元的上方和下方均形成有栅线，且每相邻两行像素单元之间设置有两条栅线。
25.根据权利要求24所述的阵列基板的制造方法，其特征在于，所述步骤S102中形成的数据线，具体为：在像素单元的左侧或右侧设置有数据线，且每相邻两条数据线之间包括两列像素单元。
26.根据权利要求25所述的阵列基板的制造方法，其特征在于，在步骤S101中实现薄膜晶体管的栅极与其所在的像素单元上方或下方的栅线连接，在步骤S102中实现薄膜晶体管的源极与其所在的像素单元左侧或右侧的数据线连接，以实现Z反转的像素结构。
27.根据权利要求26所述的阵列基板的制造方法，其特征在于，所述Z反转的像素结构具体为：
同列的奇数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中的一条数据线上，偶数个像素单元中的薄膜晶体管的源极连接在该列两侧的数据线中另一条数据线上，且相邻两列中处于同一行的像素单元中的薄膜晶体管的源极连接不同的两条数据线；
同行的像素单元两两一组通过其包括的薄膜晶体管的栅极交替地分别连接在位于该行像素单元上方和下方的两条栅线上，且每条所述栅线连接的像素单元位于同一行；
两条相邻数据线之间的、两个同行且相邻的像素单元的薄膜晶体管的栅极分别连接在两条栅线上，源极分别连接在所述两条数据线上。
28.根据权利要求18所述的阵列基板的制造方法，其特征在于，在步骤S101中形成栅线和栅极的同时还形成公共电极线，在步骤S104中使公共电极与所述公共电极线在阵列基板的周边通过过孔相连接。
29.根据权利要求18或21所述的阵列基板的制造方法，其特征在于，在步骤S104中，形成的公共电极延伸至其所在像素单元的上方和/或下方的栅线的上方，与所述栅线形成存储电容。
30.一种液晶面板的制造方法，其特征在于，包括权利要求18～29任一项所述的阵列基板的制造方法。
31.一种液晶面板的制造方法，其特征在于，还包括制造彩膜基板的方法，在所述彩膜基板上，对应所述栅线的位置、对应所述数据线的位置以及对应相邻两条数据线之间的两列像素单元交界的位置，均设置有黑矩阵；其中，对应所述数据线的位置的黑矩阵的宽度为17-23um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为6-10um。
32.根据权利要求31液晶面板的制造方法，其特征在于，对应所述数据线的位置的黑矩阵的宽度为20um，对应相邻两条数据线之间的两列像素单元交界的位置的黑矩阵的宽度为8um。
33.一种显示装置的制造方法，其特征在于，包括权利要求31或32所述的液晶面板的制造方法。
34.根据权利要求33所述的显示装置的制造方法，其特征在于，还包括在所述液晶面板的入光面相对设置背光源，其中，所述背光源为LED背光源。
CN201110315240.7A 2011-10-17 2011-10-17 像素单元，阵列基板、液晶面板、显示装置及其制造方法 Active CN102645803B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201110315240.7A CN102645803B (zh) 2011-10-17 2011-10-17 像素单元，阵列基板、液晶面板、显示装置及其制造方法
KR1020127032426A KR20130055622A (ko) 2011-10-17 2012-09-28 화소 유닛, 어레이 기판, 액정 패널 및 어레이 기판의 제조 방법
JP2014534929A JP2014528598A (ja) 2011-10-17 2012-09-28 画素ユニット、アレイ基板、液晶パネル及びアレイ基板の製造方法
PCT/CN2012/082347 WO2013056617A1 (zh) 2011-10-17 2012-09-28 像素单元、阵列基板、液晶面板及阵列基板的制造方法
US13/703,567 US8982307B2 (en) 2011-10-17 2012-09-28 Pixel unit, array substrate, liquid crystal panel and method for manufacturing the array substrate
EP12791677.3A EP2770369B1 (en) 2011-10-17 2012-09-28 Pixel unit, array substrate, and manufacturing method for array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110315240.7A CN102645803B (zh) 2011-10-17 2011-10-17 像素单元，阵列基板、液晶面板、显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102645803A CN102645803A (zh) 2012-08-22
CN102645803B true CN102645803B (zh) 2014-06-18

Family

ID=46658710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110315240.7A Active CN102645803B (zh) 2011-10-17 2011-10-17 像素单元，阵列基板、液晶面板、显示装置及其制造方法

Country Status (6)

Country Link
US (1) US8982307B2 (zh)
EP (1) EP2770369B1 (zh)
JP (1) JP2014528598A (zh)
KR (1) KR20130055622A (zh)
CN (1) CN102645803B (zh)
WO (1) WO2013056617A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645803B (zh) 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN202404339U (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
CN103000693B (zh) 2012-10-08 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管、显示器件及其制造方法、显示装置
CN102879965A (zh) * 2012-10-12 2013-01-16 京东方科技集团股份有限公司 一种液晶显示面板及液晶显示装置
CN102955635B (zh) * 2012-10-15 2015-11-11 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
US9164338B2 (en) * 2012-12-13 2015-10-20 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display panel and driving method
CN103048838B (zh) * 2012-12-13 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板及驱动方法
CN103887234A (zh) * 2012-12-20 2014-06-25 北京京东方光电科技有限公司 一种tft阵列基板及其制造方法
CN103022056B (zh) * 2012-12-28 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103529605A (zh) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN103700663B (zh) * 2013-12-12 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943631A (zh) * 2013-12-26 2014-07-23 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN103715204B (zh) * 2013-12-27 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104269416A (zh) * 2014-09-26 2015-01-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104617109B (zh) * 2015-01-28 2018-04-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN104617040A (zh) 2015-02-05 2015-05-13 京东方科技集团股份有限公司 一种阵列基板的制作方法、显示基板及显示装置
CN104766803B (zh) 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN104750347A (zh) * 2015-04-17 2015-07-01 合肥京东方光电科技有限公司 电容式触摸屏及其制备工艺及触摸显示面板
CN104795405B (zh) * 2015-04-23 2017-12-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105261621B (zh) * 2015-09-06 2018-01-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102477984B1 (ko) * 2015-12-11 2022-12-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105489614A (zh) * 2016-01-12 2016-04-13 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN105977267B (zh) * 2016-07-22 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106154667A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109752891B (zh) * 2019-01-14 2021-03-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2020168560A1 (zh) 2019-02-22 2020-08-27 京东方科技集团股份有限公司 阵列基板以及显示装置
CN112154369B (zh) * 2019-04-29 2024-04-05 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
CN114137769B (zh) * 2020-09-04 2023-09-29 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板制作方法
CN113325636B (zh) * 2021-05-28 2023-07-11 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
CN114721194B (zh) * 2022-04-25 2024-06-04 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597420B2 (en) * 2000-12-30 2003-07-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
CN101021658A (zh) * 2007-03-23 2007-08-22 友达光电股份有限公司 液晶显示面板的半导体结构及其制作方法
CN101398582A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示装置
CN101349838B (zh) * 2007-07-19 2011-05-25 北京京东方光电科技有限公司 半透过式ffs型液晶显示装置及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831863B2 (ja) 1997-10-21 2006-10-11 大林精工株式会社 液晶表示装置
KR100341126B1 (ko) 1999-06-25 2002-06-20 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법
JP3952672B2 (ja) * 2000-08-03 2007-08-01 株式会社日立製作所 液晶表示装置
KR100713882B1 (ko) 2000-12-01 2007-05-07 비오이 하이디스 테크놀로지 주식회사 Ｆｆｓ 모드 박막트랜지스터 액정표시장치
JP3949897B2 (ja) * 2001-01-29 2007-07-25 株式会社日立製作所 液晶表示装置
KR100494701B1 (ko) 2001-12-22 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
KR101086478B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
KR101061852B1 (ko) 2004-09-10 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101279189B1 (ko) * 2005-11-10 2013-07-05 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시장치 및 그 제조 방법
KR101293950B1 (ko) * 2006-06-30 2013-08-07 삼성디스플레이 주식회사 표시기판 및 이를 갖는 표시패널
EP2071394B1 (en) * 2006-09-27 2011-10-26 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device provided with same
JP4245036B2 (ja) * 2006-10-31 2009-03-25 エプソンイメージングデバイス株式会社 液晶表示装置
TW200823574A (en) * 2006-11-21 2008-06-01 Innolux Display Corp Liquid crystal display panel
JP4386102B2 (ja) * 2007-06-28 2009-12-16 エプソンイメージングデバイス株式会社 横電界方式の液晶表示パネル
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP5106991B2 (ja) * 2007-11-07 2012-12-26 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
GB2464143B (en) * 2008-06-25 2011-03-30 Lg Display Co Ltd Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same
KR20110030053A (ko) * 2009-09-17 2011-03-23 삼성모바일디스플레이주식회사 액정표시장치
KR101604140B1 (ko) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 액정표시장치
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597420B2 (en) * 2000-12-30 2003-07-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
CN101021658A (zh) * 2007-03-23 2007-08-22 友达光电股份有限公司 液晶显示面板的半导体结构及其制作方法
CN101349838B (zh) * 2007-07-19 2011-05-25 北京京东方光电科技有限公司 半透过式ffs型液晶显示装置及其制造方法
CN101398582A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示装置

Also Published As

Publication number Publication date
US20140125909A1 (en) 2014-05-08
EP2770369A1 (en) 2014-08-27
JP2014528598A (ja) 2014-10-27
EP2770369A4 (en) 2015-12-16
CN102645803A (zh) 2012-08-22
WO2013056617A1 (zh) 2013-04-25
EP2770369B1 (en) 2018-08-29
US8982307B2 (en) 2015-03-17
KR20130055622A (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
CN102645803B (zh) 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102681276B (zh) 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
JP6342132B2 (ja) アレイ基板、ディスプレイパネル及びアレイ基板の製造方法
CN202033562U (zh) 液晶显示器阵列基板
CN103681693A (zh) 一种阵列基板及其制作方法、显示装置
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN202421681U (zh) 像素单元、阵列基板、液晶面板及显示装置
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN101825815A (zh) Tft-lcd阵列基板及其制造方法
CN103838044B (zh) 基板及其制造方法、显示装置
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN101807584A (zh) Tft-lcd阵列基板及其制造方法
CN101561594A (zh) Ffs模式显示装置的阵列基板及其制造方法
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN101819361B (zh) Tft-lcd阵列基板及其制造方法
CN102854677A (zh) 阵列基板、阵列基板的制造方法及显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
CN202084547U (zh) 一种阵列基板、液晶面板及显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant