CN104617040A - 一种阵列基板的制作方法、显示基板及显示装置 - Google Patents

一种阵列基板的制作方法、显示基板及显示装置 Download PDF

Info

Publication number
CN104617040A
CN104617040A CN201510061122.6A CN201510061122A CN104617040A CN 104617040 A CN104617040 A CN 104617040A CN 201510061122 A CN201510061122 A CN 201510061122A CN 104617040 A CN104617040 A CN 104617040A
Authority
CN
China
Prior art keywords
pattern
passivation layer
underlay substrate
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510061122.6A
Other languages
English (en)
Inventor
崔承镇
金熙哲
崔贤植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510061122.6A priority Critical patent/CN104617040A/zh
Publication of CN104617040A publication Critical patent/CN104617040A/zh
Priority to US15/122,168 priority patent/US9865629B2/en
Priority to PCT/CN2015/085294 priority patent/WO2016123933A1/zh
Priority to EP15880882.4A priority patent/EP3098840B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板的制作方法、显示基板及显示装置，该阵列基板的制作方法包括在衬底基板上形成包括有源层和源漏电极的图案；通过一次构图工艺形成第一透明电极和钝化层的图案；对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，其中，通过一次构图工艺形成第一透明电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，相较于现有技术中通过两次构图工艺分别形成第一透明电极和钝化层的图案，本发明实施例通过一次构图工艺形成第一透明电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。

Description

一种阵列基板的制作方法、显示基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法、显示基板及显示装置。
背景技术
目前，液晶显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的液晶显示面板主要包括驱动显示面板显示画面的阵列基板，和用于实现彩色显示的彩膜基板，以及填充于阵列基板与彩膜基板之间的液晶，其中，阵列基板为多膜层结构，以高开口率高级超维场转换(High AdvancedSuper Dimension Switch，HADS)模式液晶显示面板为例，其阵列基板的结构主要包括：栅线、有源层、源漏电极、像素电极、钝化层和公共电极；而在制作上述阵列基板时，通常采用树脂工艺制作钝化层，这样可以减小源漏电极与像素电极之间的电容，进而减小源漏电极的RC延迟，从而减小显示面板的功耗。因此，在阵列基板的具体制作过程中，需要对栅极、有源层、源漏极、像素电极、树脂层和公共电极依次进行构图工艺，因此至少需要六次掩模工艺来完成阵列基板的制作，这样的制作方式，成本较高，工艺较复杂。
因此，如何减少阵列基板制作过程中的掩膜次数，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本，是本领域技术人员亟待解决的问题。
发明内容
本发明实施例提供了一种阵列基板的制作方法、显示基板及显示装置，用以解决现有技术中存在的阵列基板的制作过程中使用的掩膜次数较多，造成阵列基板的制作工艺较复杂的问题。
本发明实施例提供了一种阵列基板的制作方法，包括：
在衬底基板上形成包括有源层和源漏电极的图案；
通过一次构图工艺形成第一透明电极和钝化层的图案；
对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述通过一次构图工艺形成第一透明电极和钝化层的图案，包括：
依次形成透明导电层膜层和钝化层膜层；对所述钝化层膜层进行构图工艺，形成所述钝化层图案；
以形成的钝化层图案为掩膜板对所述透明导电层膜层进行构图工艺，形成第一透明电极的图案。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述对形成有钝化层图案的衬底基板进行处理，包括：
对形成有钝化层图案的衬底基板进行退火处理。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述钝化层的材料为树脂材料。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述对形成有钝化层图案的衬底基板进行退火处理，包括：
将形成有钝化层图案的衬底基板在温度为200℃～250℃的环境中进行加热处理。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述钝化层图案的厚度为0.5μm～1μm，所述加热处理的时长为20分钟～60分钟。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，还包括：
在对形成有钝化层图案的衬底基板进行处理之后的衬底基板上，形成第二透明电极的图案。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述在衬底基板上形成有源层和源漏极的图案，包括：
在衬底基板上依次形成有源层膜层和源漏电极层膜层；
采用一掩膜板对所述有源层膜层和所述源漏电极层膜层进行构图工艺，形成有源层和源漏极的图案。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，所述在衬底基板上形成包括栅极和有源层的图案，包括：
在形成栅极的图案的衬底基板上形成有源层和源漏极的图案；或，
在形成有源层和源漏极的图案的衬底基板上形成栅极的图案。
本发明实施例提供了一种显示基板，包括采用本发明实施例提供的上述阵列基板的制作方法制作的阵列基板。
本发明实施例提供了一种显示装置，包括本发明实施例提供的上述显示基板。
本发明实施例的有益效果包括：
本发明实施例提供了一种阵列基板的制作方法、显示基板及显示装置，该阵列基板的制作方法包括在衬底基板上形成包括有源层和源漏电极的图案；通过一次构图工艺形成第一透明电极和钝化层的图案；对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，其中，通过一次构图工艺形成第一透明电极和钝化层的图案，可以减少阵列基板的制工艺，相较于现有技术中通过两次构图工艺分别形成第一透明电极和钝化层的图案，本发明实施例提供的阵列基板的制作方法，通过一次构图工艺采用一个掩膜板可以形成第一透明电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。
附图说明
图1为本发明实施例提供的阵列基板的制作方法的流程图；
图2a为本发明实施例提供的沉积透明导电层之后的衬底基板结构示意图；
图2b为本发明实施例提供的形成钝化层图案的衬底基板结构示意图；
图2c为本发明实施例提供的形成第一透明电极图案的衬底基板结构示意图；
图3a为本发明实施例提供的退火处理后的衬底基板结构示意图之一；
图3b为本发明实施例提供的退火处理后的衬底基板结构示意图之二；
图4为本发明实施例提供的形成第二透明电极图案的衬底基板结构示意图；
图5a为本发明实施例提供的形成栅极的衬底基板结构示意图；
图5b为本发明实施例提供的形成源漏电极的衬底基板结构示意图；
图5c为本发明实施例提供的形成过孔的衬底基板结构示意图；
图5d为本发明实施例提供的形成钝化层的衬底基板结构示意图；
图5e为本发明实施例提供的形成第二透明电极的衬底基板结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板的制作方法、显示基板及显示装置的具体实施方式进行详细地说明。
本发明实施例提供了一种阵列基板的制作方法，如图1所示，可以具体采用以下步骤实现：
S101、在衬底基板上形成包括有源层和源漏电极的图案；
S102、通过一次构图工艺形成第一透明电极和钝化层的图案；
S103、对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处。
本发明实施例提供的上述阵列基板的制作方法中，在衬底基板上形成包括有源层和源漏电极的图案；通过一次构图工艺形成第一透明电极和钝化层的图案；对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，其中，通过一次构图工艺形成第一透明电极和钝化层的图案中，第一透明电极可以为像素电极，而通过一次构图工艺形成像素电极和钝化层的图案可以简化阵列基板制作工艺，相较于现有技术中通过两次构图工艺分别形成像素电极和钝化层的图案，本发明实施例提供的上述阵列基板的制作方法，通过一次构图工艺采用一个掩膜板就可以形成像素电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。
需要说明的是，本发明实施例提供的上述阵列基板的制作方法中，所采用构图工艺，包括任何形式的构图方式，例如通过利用光刻胶曝光显影刻蚀的方式，此方式中具体包括的步骤有且不限于：涂覆光刻胶、用掩膜板进行曝光、显影、对需要形成图案的膜层进行刻蚀从而形成相应的图案。对于多次出现的构图工艺，并不限定其包含完全相同的工艺步骤，例如对钝化层的构图工艺可包括涂覆光刻胶、曝光、显影、刻蚀，而对该透明导电层的构图工艺只包括刻蚀工艺即可。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，步骤S102的实现方式，可以具体采用以下方式实现：
依次形成透明导电层膜层和钝化层膜层，即在形成有有源层01和源漏电极层02的图案的衬底基板上先形成一层透明导电层膜层03，如图2a所示，然后在形成透明导电层膜层03的衬底基板上再形成一层钝化层膜层；
对钝化层膜层进行构图工艺，形成钝化层的图案，即采用掩膜板对形成钝化层膜层的衬底基板进行构图工艺，形成的具有图案的钝化层04，如图2b所示；
以形成的钝化层图案为掩膜板对透明导电层膜层03进行构图工艺，形成第一透明电极05的图案，即以具有图案的钝化层04为掩膜板对透明导电层膜层03进行构图工艺，形成第一透明电极05的图案，形成第一透明电极05和钝化层04的图案的衬底基板，如图2c所示，其中第一透明电极05可以为像素电极，具体地，本发明实施例提供的上述阵列基板的制作方法中，采用掩膜板对钝化层进行构图工艺形成钝化层的图案，再以钝化层的图案为掩膜板对透明导电层进行构图工艺形成像素电极的图案，因此在形成像素电极和钝化层的图案的工艺步骤中，只采用了一个掩膜板，相较于现有技术中采用两个掩膜板通过两次构图工艺分别形成像素电极和钝化层的图案，本发明实施例提供的阵列基板的制作方法，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，为了实现钝化层的绝缘的功能，因此需要对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，本发明实施例提供的处理方式为，对形成有钝化层图案的衬底基板进行退火处理，这样经过退火处理后，衬底基板上钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，其中，如图3a所示，第一透明电极图案中的缝隙处可以完全被钝化层材料填满，进而形成一整层的钝化层，形成的整层钝化层04的图案，整层化的钝化层可以实现其绝缘的功能。在实际生产过程中为了形成整层化的钝化层而采取的处理方式可以有多种，在此不作限定。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，处理后的阵列基板还可以如图3b所示，其中钝化层04的材料并未完全填满第一透明电极05图案中的间隙处，而是留有空隙形成一道过孔通道，这样在后续工艺中形成的第二透明电极06可以为像素电极，通过钝化层04的材料未填满的过孔通道与漏极相连，而第一透明电极05则作为公共电极，为像素电极提供电压信号，驱动像素电极实现图像显示功能。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，钝化层的材料可以为树脂材料，也可以为氮化硅、氧化硅等绝缘材料中的一种或多种，在此不作限定。其中采用树脂作为钝化层的材料，既能实现钝化层绝缘的功能，同时又可以减小源漏电极与像素电极之间的电容，从而可以减小源漏电极的RC延迟，进而可以降低阵列基板的功耗，而在实际生产过程中，钝化层的材料可以为具有绝缘性质的任一绝缘材料，在此不作限定。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，为使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，因而需要对形成钝化层图案的衬底基板进行处理，本发明实施例通过对形成有钝化层图案的衬底基板进行退火处理，以实现钝化层材料至少部分填充于第一透明电极图案中的缝隙处，其实现过程可以具体包括：将形成有钝化层图案的衬底基板在温度为200℃～250℃的环境中进行加热处理，这样通过对形成钝化层图案的衬底基板进行加热，使钝化层材料受热融化，进而填充到衬底基板上钝化层图案中没有钝化层材料的间隙处。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，对形成钝化层图案的衬底基板进行退火处理，其退火处理后钝化层的厚度一般减小到原来的80％左右，由于退火处理受到启动电压的限制，因此钝化层的厚度不可以太厚，一般在1μm以下比较合适，本发明实施例提供的上述阵列基板的制作方法中，形成的钝化层图案的厚度为0.5μm～1μm，在退火处理过程中所需要加热处理的时长为20分钟～60分钟，这样通过对钝化层图案进行退火处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，在对形成有钝化层04的图案的衬底基板进行处理之后的衬底基板上，还可以包括形成第二透明电极06的图案，形成的第二透明电极06的图案如图4所示，即在完成退火处理后的衬底基板上沉积透明导电层膜层，通过对透明导电层膜层进行构图工艺，进而形成第二透明电极06，其中形成的第二透明电极06可以为公共电极，由于形成公共电极的过程与现有技术相同，在此不作详述，这样在衬底基板上形成钝化层之后，在钝化层之上形成公共电极，在阵列基板应用于实际产品时，公共电极可以为像素电极传输电压信号，驱动像素电极实现图像显示功能。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，在衬底基板上形成有源层和源漏极的图案，可以具体采用如下方式实现：
在衬底基板上依次形成有源层膜层和源漏电极层膜层；
采用一掩膜板对有源层膜层和源漏电极层膜层进行构图工艺，形成有源层和源漏极的图案，这样在衬底基板上通过一个掩膜板进行一次构图工艺就可以形成有源层和源漏极的图案，这样能够简化阵列基板的制作工艺，进而降低阵列基板的生产成本。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，在衬底基板上形成包括栅极和有源层的图案，可以具体包括：
在形成栅极的图案的衬底基板上形成有源层和源漏极的图案，进而形成底栅型的阵列基板；或，
在形成有源层和源漏极的图案的衬底基板上形成栅极的图案，进而形成顶栅型的阵列基板。这样，本发明提供的阵列基板的制作方法可适用于顶栅型的阵列基板制作，也可以适用于底栅型的阵列基板的制作，因此可根据实际需要进行相应的生产工艺，实际应用广泛。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法，可以按如下具体方式实现：
1、在衬底基板上通过构图工艺形成的栅极07，形成的栅极07的图案如图5a所示，其中，栅极07与栅线相连；
2、在形成有栅极07的图案的衬底基板上通过一次构图工艺形成有源层01、源极021和漏极022的图案，其中在形成源极021的同时，还形成了与源极021电性相连的数据线08，如图5b所示；
3、在形成有源极021和漏极022的衬底基板上，对漏极022进行过孔工艺，形成了漏极022与第一透明电极05电性相连的过孔09，如图5c所示；
4、在形成过孔09的衬底基板上，通过一次构图工艺形成了钝化层04和第一透明电极05的图案，其中形成第一透明电极05和钝化层04的图案的过程参见本发明实施例提供的步骤S102的具体实施过程，在此不作详述；
5、对形成钝化层04和第一透明电极05的衬底基板进行退火处理，使钝化层的材料至少部分填充于第一透明电极05图案中的缝隙处，如图5d所示；
6、在经过退火处理后的衬底基板上，通过构图工艺形成第二透明电极06的图案如图5e所示。
具体地，以本发明实施例提供的上述制作方法制作的阵列基板，以形成的钝化层04的图案为掩膜板通过构图工艺形成第一透明电极05，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。
基于同一发明构思，本发明实施例提供了一种显示基板，包括采用本发明实施例提供的上述阵列基板的制作方法制作的阵列基板。由于该显示基板解决问题的原理与阵列基板相似，因此该显示基板的实施可以参见上述阵列基板的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例提供了一种显示装置，该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与显示基板相似，因此该显示装置的实施可以参见上述显示基板的实施，重复之处不再赘述。
本发明实施例提供了一种阵列基板的制作方法、显示基板及显示装置，该阵列基板的制作方法包括在衬底基板上形成包括有源层和源漏电极的图案；通过一次构图工艺形成第一透明电极和钝化层的图案；对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于第一透明电极图案中的缝隙处，其中，通过一次构图工艺形成第一透明电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，相较于现有技术中通过两次构图工艺分别形成第一透明电极和钝化层的图案，本发明实施例提供的阵列基板的制作方法，通过一次构图工艺形成第一透明电极和钝化层的图案，可以减少阵列基板制作过程中使用的掩膜板数量，进而简化阵列基板的制作工艺，从而降低阵列基板的生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成包括有源层和源漏电极的图案；
通过一次构图工艺形成第一透明电极和钝化层的图案；
对形成有钝化层图案的衬底基板进行处理，使钝化层的材料至少部分填充于所述第一透明电极图案中的缝隙处。
2.如权利要求1所述的方法，其特征在于，所述通过一次构图工艺形成第一透明电极和钝化层的图案，包括：
依次形成透明导电层膜层和钝化层膜层；对所述钝化层膜层进行构图工艺，形成所述钝化层的图案；
以形成的钝化层图案为掩膜板对所述透明导电层膜层进行构图工艺，形成第一透明电极的图案。
3.如权利要求1所述的方法，其特征在于，所述对形成有钝化层图案的衬底基板进行处理，包括：
对形成有钝化层图案的衬底基板进行退火处理。
4.如权利要求3所述的方法，其特征在于，所述钝化层的材料为树脂材料。
5.如权利要求4所述的方法，其特征在于，所述对形成有钝化层图案的衬底基板进行退火处理，包括：
将形成有钝化层图案的衬底基板在温度为200℃～250℃的环境中进行加热处理。
6.如权利要求5所述的方法，其特征在于，所述钝化层图案的厚度为0.5μm～1μm，所述加热处理的时长为20分钟～60分钟。
7.如权利要求1-6任一项所述的方法，其特征在于，还包括：
在对形成有钝化层图案的衬底基板进行处理之后的衬底基板上，形成第二透明电极的图案。
8.如权利要求1-6任一项所述的方法，其特征在于，所述在衬底基板上形成有源层和源漏极的图案，包括：
在衬底基板上依次形成有源层膜层和源漏电极层膜层；
采用一掩膜板对所述有源层膜层和所述源漏电极层膜层进行构图工艺，形成有源层和源漏极的图案。
9.如权利要求8所述的方法，其特征在于，所述在衬底基板上形成包括栅极和有源层的图案，包括：
在形成栅极的图案的衬底基板上形成有源层和源漏极的图案；或，
在形成有源层和源漏极的图案的衬底基板上形成栅极的图案。
10.一种显示基板，其特征在于，包括采用如权利要求1-9任一项所述的方法制作的阵列基板。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示基板。
CN201510061122.6A 2015-02-05 2015-02-05 一种阵列基板的制作方法、显示基板及显示装置 Pending CN104617040A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510061122.6A CN104617040A (zh) 2015-02-05 2015-02-05 一种阵列基板的制作方法、显示基板及显示装置
US15/122,168 US9865629B2 (en) 2015-02-05 2015-07-28 Method of manufacturing array substrate, display substrate, and display device
PCT/CN2015/085294 WO2016123933A1 (zh) 2015-02-05 2015-07-28 一种阵列基板的制作方法、显示基板及显示装置
EP15880882.4A EP3098840B1 (en) 2015-02-05 2015-07-28 Manufacturing method for array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510061122.6A CN104617040A (zh) 2015-02-05 2015-02-05 一种阵列基板的制作方法、显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN104617040A true CN104617040A (zh) 2015-05-13

Family

ID=53151429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510061122.6A Pending CN104617040A (zh) 2015-02-05 2015-02-05 一种阵列基板的制作方法、显示基板及显示装置

Country Status (4)

Country Link
US (1) US9865629B2 (zh)
EP (1) EP3098840B1 (zh)
CN (1) CN104617040A (zh)
WO (1) WO2016123933A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607357A (zh) * 2016-01-06 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849711A (zh) * 2003-09-09 2006-10-18 Csg索拉尔有限公司 通过回流调节掩模
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW499605B (en) 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP4410951B2 (ja) 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100496420B1 (ko) 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7046315B2 (en) 2002-12-06 2006-05-16 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
KR101157148B1 (ko) 2005-08-08 2012-06-22 삼성전자주식회사 반도체 장치의 제조방법
KR101765862B1 (ko) * 2010-09-07 2017-08-09 엘지디스플레이 주식회사 액정표시장치
CN102280408A (zh) 2011-06-28 2011-12-14 深圳市华星光电技术有限公司 薄膜晶体管矩阵基板及显示面板的制造方法
JP5966328B2 (ja) * 2011-11-16 2016-08-10 Jsr株式会社 アレイ基板、液晶表示素子およびアレイ基板の製造方法
JP6350521B2 (ja) * 2013-04-05 2018-07-04 Jsr株式会社 アレイ基板、液晶表示素子および感放射線性樹脂組成物
CN103309081B (zh) * 2013-05-30 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849711A (zh) * 2003-09-09 2006-10-18 Csg索拉尔有限公司 通过回流调节掩模
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607357A (zh) * 2016-01-06 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN105607357B (zh) * 2016-01-06 2018-12-18 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Also Published As

Publication number Publication date
US20160372499A1 (en) 2016-12-22
EP3098840A1 (en) 2016-11-30
WO2016123933A1 (zh) 2016-08-11
EP3098840B1 (en) 2022-05-11
EP3098840A4 (en) 2017-09-20
US9865629B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
CN103309108A (zh) 阵列基板及其制造方法、显示装置
CN103383946A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN105304649A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103700628B (zh) 阵列基板制作方法、阵列基板及显示装置
CN104915052A (zh) 触控显示装置及其制备方法、电子设备
CN103325732A (zh) 一种coa基板及其制造方法、显示装置
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN105742292A (zh) 阵列基板的制作方法及制得的阵列基板
CN103928406A (zh) 阵列基板的制备方法、阵列基板、显示装置
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104157696A (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN103915452A (zh) 一种阵列基板、其制作方法及显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN105633099A (zh) 一种阵列基板、其制作方法及显示面板
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN105679772A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN104617040A (zh) 一种阵列基板的制作方法、显示基板及显示装置
CN103995408B (zh) 阵列基板及其制造方法、显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150513

RJ01 Rejection of invention patent application after publication