CN105633099A - 一种阵列基板、其制作方法及显示面板 - Google Patents

一种阵列基板、其制作方法及显示面板 Download PDF

Info

Publication number
CN105633099A
CN105633099A CN201610059810.3A CN201610059810A CN105633099A CN 105633099 A CN105633099 A CN 105633099A CN 201610059810 A CN201610059810 A CN 201610059810A CN 105633099 A CN105633099 A CN 105633099A
Authority
CN
China
Prior art keywords
film transistor
substrate
tft
thin film
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610059810.3A
Other languages
English (en)
Other versions
CN105633099B (zh
Inventor
李良坚
高山镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610059810.3A priority Critical patent/CN105633099B/zh
Publication of CN105633099A publication Critical patent/CN105633099A/zh
Application granted granted Critical
Publication of CN105633099B publication Critical patent/CN105633099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、其制作方法及显示面板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过至少贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本发明实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。

Description

一种阵列基板、其制作方法及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、其制作方法及显示面板。
背景技术
随着电子、通信产业的发展，对发光二极管(LightEmittingDiode，LED)显示器、有机发光二极管(OrganicLightEmittingDiode，OLED)显示器、等离子显示器(PlasmaDisplayPanel，PDP)及液晶显示器(LiquidCrystalDisplay，LCD)等平板显示器的需求与日俱增。平板显示器具有高画质、高分辨率的发展趋势，这样往往需要在每个像素中设置补偿电路来满足高品质的显示要求，其中，补偿电路至少具有多个薄膜晶体管，并通过各薄膜晶体管之间相互配合实现其功能，如现有的7T1C结构和8T1C结构等补偿电路。
如图1所示，目前现有的应用于平板显示器的阵列基板一般包括：衬底基板10、衬底基板10包括多个像素区域，各像素区域具有开口区域和遮光区域。遮光区域中一般设置有由多个并排设置的薄膜晶体管11电性连接所组成的补偿电路；其中薄膜晶体管11一般包括有源层12、栅极13、源极14和漏极15。
目前，由于人们对显示面板的高画质和高分辨率的要求越来越高，为了获得更优质的画面显示，导致像素区域中的补偿电路所需的薄膜晶体管的个数越来越多，这样很难在较小的像素区域中摆放下过多的薄膜晶体管，使得分辨率难以大幅度提高。
发明内容
本发明实施例提供了一种阵列基板、其制作方法及显示面板，可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率。
因此，本发明实施例提供了一种阵列基板，包括：第一基板，所述第一基板包括多个像素区域，各所述像素区域具有开口区域和遮光区域，所述遮光区域内至少设置有一个第一薄膜晶体管；所述阵列基板还包括：
位于所述第一基板下方的第二基板；所述第二基板在与所述第一基板的各所述遮光区域对应区域中设置有至少一个第二薄膜晶体管；
所述第一基板上至少有一个所述第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。
较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述第一基板与所述第二薄膜晶体管之间，且位于电性连接的所述第一薄膜晶体管与所述第二薄膜晶体管之间的凸点；
所述第一薄膜晶体管与所述第二薄膜晶体管通过对应的凸点采用邦定方式电性连接。
较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述凸点与所述第二薄膜晶体管之间的平坦化层；
所述凸点至少通过贯穿所述平坦化层的第二过孔与所述第二薄膜晶体管电性连接。
较佳地，在本发明实施例提供的上述阵列基板中，当所述第一薄膜晶体管的栅极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，栅极位于源极和漏极的下方；或，
当所述第一薄膜晶体管的源极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，源极位于栅极的下方，漏极与所述源极同层设置或位于所述栅极的上方；或，
当所述第一薄膜晶体管的漏极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，漏极位于栅极的下方，源极与所述漏极同层设置或位于所述栅极的上方。
较佳地，在本发明实施例提供的上述阵列基板中，当所述第二薄膜晶体管的栅极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，栅极位于源极和漏极的上方；或，
当所述第二薄膜晶体管的源极或漏极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，源极和漏极均位于栅极的上方。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制作方法，包括：
在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，在所述第二基板上形成所述第二薄膜晶体管的图形；
将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，使所述第一基板至少有一个第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。
较佳地，在本发明实施例提供的上述制作方法中，在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，具体为：
在所述第一基板的各所述遮光区域内形成至少一个凹槽；
在形成有所述凹槽的第一基板上形成所述第一薄膜晶体管的图形；
采用减薄工艺减薄所述第一基板的厚度，直至所述凹槽形成贯穿所述第一基板的第一过孔。
较佳地，在本发明实施例提供的上述制作方法中，在所述第二基板上形成所述第二薄膜晶体管的图形之后，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装之前，还包括：
在形成有所述第二薄膜晶体管的图形的第二基板上形成平坦化层的图形，其中所述平坦化层中具有贯穿所述平坦化层的、且与将要与所述第一薄膜晶体管电性连接的所述第二薄膜晶体管一一对应的第二过孔。
较佳地，在本发明实施例提供的上述制作方法中，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，具体包括：
在所述第一基板背离所述第一薄膜晶体管的一侧，形成与各所述第一过孔一一对应且与所述第一薄膜晶体管电性连接的凸点，采用邦定工艺使所述第二薄膜晶体管与所述凸点电性连接；或，
在形成有所述平坦化层的图形的第二基板上形成与所述第二过孔一一对应且与所述第二薄膜晶体管电性连接的凸点，采用邦定工艺使所述第一薄膜晶体管与所述凸点电性连接。
本发明实施例提供的阵列基板、其制作方法及显示面板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过至少贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本发明实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。
附图说明
图1为现有的阵列基板的结构示意图；
图2a为本发明实施例提供的阵列基板的结构示意图之一；
图2b为本发明实施例提供的阵列基板的结构示意图之二；
图2c为本发明实施例提供的阵列基板的结构示意图之三；
图2d为本发明实施例提供的阵列基板的结构示意图之四；
图2e为本发明实施例提供的阵列基板的结构示意图之五；
图2f为本发明实施例提供的阵列基板的结构示意图之六；
图3为本发明实施例提供的阵列基板的制作方法的流程图；
图4a至图4h分别为本发明实施例提供的阵列基板的制作方法执行步骤1中各步骤后的结构示意图；
图5a至图5g分别为本发明实施例提供的阵列基板的制作方法执行步骤2中各步骤后的结构示意图；
图6为本发明实施例提供的阵列基板的制作方法执行步骤3中的步骤后的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制作方法及显示面板的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状均不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板，如图2a至图2f所示，包括：第一基板100，第一基板100包括多个像素区域(图2a至图2f中均未示出)，各像素区域具有开口区域(图2a至图2f中均未示出)和遮光区域，遮光区域内至少设置有一个第一薄膜晶体管110；阵列基板还包括：
位于第一基板100下方的第二基板200；第二基板200在与第一基板100的各遮光区域对应区域中设置有至少一个第二薄膜晶体管210；
第一基板100上至少有一个第一薄膜晶体管110通过至少贯穿第一基板100的第一过孔120与第二基板200上的第二薄膜晶体管210电性连接。
本发明实施例提供的上述阵列基板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过至少贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本发明实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a至图2f所示，还包括：位于第一基板100与第二薄膜晶体管210之间，且位于电性连接的第一薄膜晶体管110与第二薄膜晶体管210之间的凸点300；
第一薄膜晶体管110与第二薄膜晶体管210通过对应的凸点300采用邦定方式电性连接。当然，第一薄膜晶体管和第二薄膜晶体管也可以通过其它方式进行电性连接，在此不作限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，凸点可以设置于第一基板背离第一薄膜晶体管的一侧，并与各第一过孔一一对应且与第一薄膜晶体管电性连接；或者，
凸点也可以设置于第二薄膜晶体管上，并与各与第一薄膜晶体管电性连接的第二薄膜晶体管一一对应且电性连接。
进一步地，由于在第二薄膜晶体管的制作过程中各膜层会存在段差，从而使形成第二薄膜晶体管后的第二基板的上表面不平坦。因此，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a至图2f所示，还包括：位于凸点300与第二薄膜晶体管210之间的平坦化层220；
凸点300至少通过贯穿平坦化层220的第二过孔221与第二薄膜晶体管210电性连接。
在具体实施时，在本发明实施例提供的上述阵列基板中，第一薄膜晶体管可以为底栅型结构，也可以为顶栅型结构；第二薄膜晶体管可以为底栅型结构，也可以为顶栅型结构，在此不作限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，薄膜晶体管一般包括有源层、栅极、源极和漏极。因此，在本发明实施例提供的上述阵列基板中，第一薄膜晶体管与第二薄膜晶体管电性连接指的是第一薄膜晶体管中的一个电极(栅极、源极或漏极)与第二薄膜晶体管中的一个电极(栅极、源极或漏极)电性连接。
在具体实施时，由于第一薄膜晶体管和第二薄膜晶体管通过过孔实现电性连接，因此第一薄膜晶体管和第二薄膜晶体管电性连接的两个电极之间的距离越近所需要的过孔的深度就越小，即过孔就越容易制作。因此，在本发明实施例提供的上述阵列基板中，第一薄膜晶体管中实现电性连接的电极与第一基板的距离越近，第二薄膜晶体管中实现电性连接的电极与第二基板之间的距离越远，制作过孔的工艺就越容易。
因此，较佳地，在本发明实施例提供的上述阵列基板中，当第一薄膜晶体管的栅极与第二薄膜晶体管电性连接时，在第一薄膜晶体管中，栅极位于源极和漏极的下方。
或者，较佳地，在本发明实施例提供的上述阵列基板中，当第一薄膜晶体管的源极与第二薄膜晶体管电性连接时：在第一薄膜晶体管中，源极位于栅极的下方，漏极与源极同层设置或位于栅极的上方。
或者，较佳地，在本发明实施例提供的上述阵列基板中，当第一薄膜晶体管的漏极与第二薄膜晶体管电性连接时：在第一薄膜晶体管中，漏极位于栅极的下方，源极与漏极同层设置或位于栅极的上方。
或者，较佳地，在本发明实施例提供的上述阵列基板中，当第二薄膜晶体管的栅极与第一薄膜晶体管电性连接时，在第二薄膜晶体管中，栅极位于源极和漏极的上方。
或者，较佳地，在本发明实施例提供的上述阵列基板中，当第二薄膜晶体管的源极或漏极与第一薄膜晶体管电性连接时，在第二薄膜晶体管中，源极和漏极均位于栅极的上方。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和图2f所示，还包括：位于第一基板100上的第一栅绝缘层130；以及位于第二基板200上的第二栅绝缘层230。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2b至图2f所示，还包括：位于第一基板100与第一薄膜晶体管110之间的第一缓冲层140；如图2a至图2f所示，还包括：位于第二基板200与第二薄膜晶体管210之间的第二缓冲层240。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a、图2b和图2d所示，还包括：位于第一基板100上的第一介质层150；如图2a至图2e所示，还包括：位于第二基板200上的第二介质层250。
如图2a至图2f所示，下面以第一薄膜晶体管110包括第一栅极111、第一源极112、第一漏极113和第一有源层114；第二薄膜晶体管210包括第二栅极211、第二源极212、第二漏极213和第二有源层214为例说明第一薄膜晶体管和第二薄膜晶体管的结构。
实施例一：
当第一薄膜晶体管的栅极与第二薄膜晶体管的漏极电性连接时，如图2a所示，在第一薄膜晶体管110中，第一栅极111位于第一有源层114的下方，第一源极112和第一漏极113均位于第一有源层114的上方；在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110的第一栅极111通过贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
实施例二：
当第一薄膜晶体管的源极与第二薄膜晶体管的漏极电性连接时，如图2b所示，在第一薄膜晶体管110中，第一栅极111位于第一有源层114的上方，第一漏极113位于第一有源层114的上方，第一源极112位于第一有源层114的下方；在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110的第一源极112通过贯穿第一缓冲层140的过孔和贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
实施例三：
当第一薄膜晶体管的源极与第二薄膜晶体管的漏极电性连接时，如图2c所示，在第一薄膜晶体管110中，第一栅极111位于第一有源层114的上方，第一源极112和第一漏极113均位于第一有源层114的下方；在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110的第一源极112通过贯穿第一缓冲层140的过孔和贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
实施例四：
当第一薄膜晶体管的漏极与第二薄膜晶体管的漏极电性连接时，如图2d所示，在第一薄膜晶体管110中，第一栅极111位于第一有源层114的上方，第一源极112位于第一有源层114的上方，第一漏极113位于第一有源层114的下方；在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110的第一漏极113通过贯穿第一缓冲层140的过孔和贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
实施例五：
当第一薄膜晶体管的漏极与第二薄膜晶体管的漏极电性连接时，如图2e所示，在第一薄膜晶体管110中，第一栅极111位于第一有源层114的上方，第一源极112和第一漏极113均位于第一有源层114的下方；在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110的第一漏极113通过贯穿第一缓冲层140的过孔和贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
实施例六：
当第二薄膜晶体管的栅极与第一薄膜晶体管的漏极电性连接时，如图2f所示，在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二有源层214的下方；在第一薄膜晶体管110中，第一栅极111位于第一有源层114的上方，第一源极112和第一漏极113均位于第一有源层114的下方；第一薄膜晶体管110的第一漏极113通过贯穿第一缓冲层140的过孔和贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二栅极211电性连接。
实施例七：
当第二薄膜晶体管的源极或漏极与第一薄膜晶体管电性连接时，如图2a至图2e所示(图2a至图2e只给出了第二薄膜晶体管210的第二漏极213与第一薄膜晶体管110电性连接的实现方式)，在第二薄膜晶体管210中，第二栅极211位于第二有源层214的上方，第二源极212和第二漏极213均位于第二栅极211的上方；第一薄膜晶体管110至少通过贯穿第一基板100的第一过孔120与第二薄膜晶体管210的第二漏极213电性连接。
进一步地，为了降低制作工艺，在具体实施时，在本发明实施例提供的上述阵列基板中，位于第一基板上的所有第一薄膜晶体管的结构均相同，这样可以使制作第一薄膜晶体管的工艺统一。
进一步地，为了降低制作工艺，在具体实施时，在本发明实施例提供的上述阵列基板中，位于第二基板上的所有第二薄膜晶体管的结构均相同，这样可以使制作第二薄膜晶体管的工艺统一。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括：本发明实施例提供的上述任一种阵列基板。该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。该显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制作方法，如图3所示，可以包括以下步骤：
S301、在第一基板上形成第一过孔和第一薄膜晶体管的图形，在第二基板上形成第二薄膜晶体管的图形；
S302、将形成有第一薄膜晶体管的第一基板与形成有第二薄膜晶体管的第二基板进行封装，使第一基板至少有一个第一薄膜晶体管通过至少贯穿第一基板的第一过孔与第二基板上的第二薄膜晶体管电性连接。
需要说明的是，在具体实施时，在本发明实施例提供的上述制作方法中，在第一基板上形成第一过孔和第一薄膜晶体管的图形，与在第二基板上形成第二薄膜晶体管的图形可以分别同时进行工艺制作；或者，
可以先在第一基板上形成第一过孔和第一薄膜晶体管的图形，然后在第二基板上形成第二薄膜晶体管的图形；或者，
也可以先在第二基板上形成第二薄膜晶体管的图形，然后在第一基板上形成第一过孔和第一薄膜晶体管的图形，在此不作限定。
在具体实施时，在本发明实施例提供的上述制作方法中，在第一基板上形成第一过孔和第一薄膜晶体管的图形，具体可以为：
在第一基板的各遮光区域内形成至少一个凹槽；
在形成有凹槽的第一基板上形成第一薄膜晶体管的图形；
采用减薄工艺减薄第一基板的厚度，直至凹槽形成贯穿第一基板的第一过孔。这样在第一基板上形成不贯穿第一基板的凹槽，可以直接在形成有凹槽的第一基板上制作第一薄膜晶体管，可以简化工艺，降低成本。
在具体实施时，在本发明实施例提供的上述制作方法中，在第一基板的各遮光区域内形成至少一个凹槽之前，还包括：在第一基板上形成第一缓冲层。
在具体实施时，在本发明实施例提供的上述制作方法中，在第二基板形成第二薄膜晶体管之前，还包括：在第二基板上形成第二缓冲层。
由于在第二薄膜晶体管的制作过程中各膜层会存在段差，从而使形成第二薄膜晶体管后的第二基板的上表面不平坦。因此，在具体实施时，在本发明实施例提供的上述制作方法中，在第二基板上形成第二薄膜晶体管的图形之后，将形成有第一薄膜晶体管的第一基板与形成有第二薄膜晶体管的第二基板进行封装之前，还可以包括：
在形成有第二薄膜晶体管的图形的第二基板上形成平坦化层的图形，其中平坦化层中具有贯穿平坦化层的、且与将要与第一薄膜晶体管电性连接的第二薄膜晶体管一一对应的第二过孔。
在具体实施时，在本发明实施例提供的上述制作方法中，将形成有第一薄膜晶体管的第一基板与形成有第二薄膜晶体管的第二基板进行封装，具体可以包括：
在第一基板背离第一薄膜晶体管的一侧，形成与各第一过孔一一对应且与第一薄膜晶体管电性连接的凸点，采用邦定工艺使第二薄膜晶体管与凸点电性连接。
或者，在具体实施时，在本发明实施例提供的上述制作方法中，将形成有第一薄膜晶体管的第一基板与形成有第二薄膜晶体管的第二基板进行封装，具体可以包括：
在形成有平坦化层的图形的第二基板上形成与第二过孔一一对应且与第二薄膜晶体管电性连接的凸点，采用邦定工艺使第一薄膜晶体管与凸点电性连接。
进一步地，在本发明实施例提供的上述制作方法中，在阵列基板上一般还包括分别在第一基板和第二基板上制作介质层等其它结构和膜层，由于这些结构和膜层的设置均与现有技术相同，在此不作赘述。
下面以制作图2b所示的阵列基板为例，对上述阵列基板的制作方法进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
具体地，图2b所示的阵列基板的制作过程可以包括以下步骤：
步骤1、在第一基板上形成第一过孔和第一薄膜晶体管的图形，具体包括：
(1)通过一次构图工艺在第一基板100上形成第一缓冲层140的图形，并且在第一基板100的各遮光区域内形成贯穿第一缓冲层140的过孔以及在第一基板100上且与各过孔对应区域形成凹槽160，如图4a所示；
(2)通过一次构图工艺在第一缓冲层140上形成第一薄膜晶体管的第一源极112的图形，如图4b所示；
(3)通过一次构图工艺在第一薄膜晶体管的第一源极112上形成第一薄膜晶体管的第一有源层114的图形，使第一有源层114与第一薄膜晶体管的第一源极112电性连接，如图4c所示；
(4)在第一有源层114上形成第一栅绝缘层130。如图4d所示；
(5)通过一次构图工艺在第一栅绝缘层130上形成第一薄膜晶体管的第一栅极111的图形，如图4e所示；
(6)在第一薄膜晶体管的第一栅极111上形成第一介质层150的图形，以及贯穿第一介质层150和贯穿第一栅绝缘层130的第三过孔170，如图4f所示；
(7)在第一介质层150上形成第一薄膜晶体管的第一漏极113的图形，使第一薄膜晶体管的第一漏极113通过第三过孔170与第一有源层114电性连接，如图4g所示；
(8)采用减薄工艺减薄第一基板100的厚度，直至凹槽形成贯穿第一基板100的第一过孔120；如图4h所示。
在具体实施时，在步骤(5)中还包括：对第一薄膜晶体管中的第一有源层与第一源极和第一漏极电性相连的部分进行掺杂，以提高第一有源层与第一源极和第一漏极的导电性能。
在具体实施时，步骤(8)也可以处于步骤(2)之后，步骤(3)之前。
步骤2、在第二基板上形成第二薄膜晶体管的图形，具体包括：
(1)在第二基板200上形成第二缓冲层240，如图5a所示；
(2)通过一次构图工艺在第二缓冲层240上形成第二薄膜晶体管的第二有源层214的图形，如图5b所示；
(3)通过一次构图工艺在第二有源层214上形成第二栅绝缘层230，如图5c所示；
(4)通过一次构图工艺在第二栅绝缘层230上形成第二薄膜晶体管的第二栅极211的图形，如图5d所示；
(5)通过一次构图工艺在第二薄膜晶体管的第二栅极211上形成第二介质层250的图形，以及贯穿第二介质层250和第二栅绝缘层230的第四过孔260，如图5e所示；
(6)通过一次构图工艺在第二介质层250上形成第二薄膜晶体管的第二源极212和第二漏极213的图形，第二薄膜晶体管的第二源极212和第二漏极213分别通过第四过孔260与第二有源层214电性连接，如图5f所示；
(7)通过一次构图工艺在第二薄膜晶体管的第二源极212和第二漏极213上形成平坦化层220的图形，以及贯穿平坦化层220且与第二薄膜晶体管的第二漏极213一一对应的第二过孔221，如图5g所示。
在具体实施时，在步骤(4)中还包括：对第二薄膜晶体管中的第二有源层与第二源极和第二漏极电性相连的部分进行掺杂，以提高第二有源层与第二源极和第二漏极的导电性能。
步骤3、将形成有第一薄膜晶体管的第一基板与形成有第二薄膜晶体管的第二基板进行封装，使第一基板至少有一个第一薄膜晶体管通过至少贯穿第一基板的第一过孔与第二基板上的第二薄膜晶体管电性连接，具体包括：
(1)在形成有平坦化层220的图形的第二基板200上形成与第二过孔221一一对应且与第二薄膜晶体管的第二漏极213电性连接的凸点300，如图6所示；
(2)采用邦定工艺使第一薄膜晶体管110中的第二源极112通过贯穿第一缓冲层140的过孔以及贯穿第一基板100的第一过孔120与凸点300电性连接，如图2b所示。
在具体实施时，可以先进行步骤1的工艺制作过程，再进行步骤2的工艺制作过程；也可以先进行步骤2的工艺制作过程，再进行步骤1的工艺制作过程；当然也可以分别同时进行步骤1和步骤2的工艺制作过程。
在具体实施时，可以通过改变步骤1中的工艺制作过程的顺序以制作得到所需的不同结构的第一薄膜晶体管，可以通过改变步骤2中的工艺制作过程的顺序以制作得到所需的不同结构的第二薄膜晶体管，在此不作详述。
需要说明的是，在本发明实施例提供的上述制作方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
本发明实施例提供的上述阵列基板、其制作方法及显示面板，通过将一部分薄膜晶体管即第一薄膜晶体管制作在第一基板上，将另一部分薄膜晶体管即第二薄膜晶体管制作在第二基板上，且第二薄膜晶体管位于与第一基板的各遮光区域对应区域中，并通过贯穿第一基板的第一过孔使第一薄膜晶体管与第二薄膜晶体管电性连接，与现有的阵列基板中将属于同一像素区域中的多个薄膜晶体管均设置于一个基板上相比，本发明实施例提供的上述阵列基板，通过叠层方式可以使第一基板中用于设置薄膜晶体管的遮光区域的面积减小，从而可以在较小的像素区域中设置较多的薄膜晶体管，进而提高显示的分辨率；并且，还可以提高阵列基板的开口率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括：第一基板，所述第一基板包括多个像素区域，各所述像素区域具有开口区域和遮光区域，所述遮光区域内至少设置有一个第一薄膜晶体管；其特征在于，所述阵列基板还包括：
位于所述第一基板下方的第二基板；所述第二基板在与所述第一基板的各所述遮光区域对应区域中设置有至少一个第二薄膜晶体管；
所述第一基板上至少有一个所述第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。
2.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述第一基板与所述第二薄膜晶体管之间，且位于电性连接的所述第一薄膜晶体管与所述第二薄膜晶体管之间的凸点；
所述第一薄膜晶体管与所述第二薄膜晶体管通过对应的凸点采用邦定方式电性连接。
3.如权利要求2所述的阵列基板，其特征在于，还包括：位于所述凸点与所述第二薄膜晶体管之间的平坦化层；
所述凸点至少通过贯穿所述平坦化层的第二过孔与所述第二薄膜晶体管电性连接。
4.如权利要求1-3任一项所述的阵列基板，其特征在于，当所述第一薄膜晶体管的栅极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，栅极位于源极和漏极的下方；或，
当所述第一薄膜晶体管的源极与所述第二薄膜晶体管电性连接时，在所述第一薄膜晶体管中，源极位于栅极的下方，漏极与源极同层设置或位于栅极的上方；或，
当第一薄膜晶体管的漏极与所述第二薄膜晶体管电性连接时，在第一薄膜晶体管中，漏极位于栅极的下方，源极与所述漏极同层设置或位于所述栅极的上方。
5.如权利要求1-3任一项所述的阵列基板，其特征在于，当所述第二薄膜晶体管的栅极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，栅极位于源极和漏极的上方；或，
当所述第二薄膜晶体管的源极或漏极与所述第一薄膜晶体管电性连接时，在所述第二薄膜晶体管中，源极和漏极均位于栅极的上方。
6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种如权利要求1-5任一项所述的阵列基板的制作方法，其特征在于，包括：
在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，在所述第二基板上形成所述第二薄膜晶体管的图形；
将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，使所述第一基板至少有一个第一薄膜晶体管通过至少贯穿所述第一基板的第一过孔与所述第二基板上的第二薄膜晶体管电性连接。
8.如权利要求7所述的制作方法，其特征在于，在所述第一基板上形成第一过孔和所述第一薄膜晶体管的图形，具体为：
在所述第一基板的各所述遮光区域内形成至少一个凹槽；
在形成有所述凹槽的第一基板上形成所述第一薄膜晶体管的图形；
采用减薄工艺减薄所述第一基板的厚度，直至所述凹槽形成贯穿所述第一基板的第一过孔。
9.如权利要求7或8所述的制作方法，其特征在于，在所述第二基板上形成所述第二薄膜晶体管的图形之后，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装之前，还包括：
在形成有所述第二薄膜晶体管的图形的第二基板上形成平坦化层的图形，其中所述平坦化层中具有贯穿所述平坦化层的、且与将要与所述第一薄膜晶体管电性连接的所述第二薄膜晶体管一一对应的第二过孔。
10.如权利要求9所述的制作方法，其特征在于，将形成有所述第一薄膜晶体管的第一基板与形成有所述第二薄膜晶体管的第二基板进行封装，具体包括：
在所述第一基板背离所述第一薄膜晶体管的一侧，形成与各所述第一过孔一一对应且与所述第一薄膜晶体管电性连接的凸点，采用邦定工艺使所述第二薄膜晶体管与所述凸点电性连接；或，
在形成有所述平坦化层的图形的第二基板上形成与所述第二过孔一一对应且与所述第二薄膜晶体管电性连接的凸点，采用邦定工艺使所述第一薄膜晶体管与所述凸点电性连接。
CN201610059810.3A 2016-01-28 2016-01-28 一种阵列基板、其制作方法及显示面板 Active CN105633099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610059810.3A CN105633099B (zh) 2016-01-28 2016-01-28 一种阵列基板、其制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610059810.3A CN105633099B (zh) 2016-01-28 2016-01-28 一种阵列基板、其制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN105633099A true CN105633099A (zh) 2016-06-01
CN105633099B CN105633099B (zh) 2018-11-30

Family

ID=56047851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610059810.3A Active CN105633099B (zh) 2016-01-28 2016-01-28 一种阵列基板、其制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN105633099B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579056A (zh) * 2016-07-05 2018-01-12 群创光电股份有限公司 阵列基板结构与显示装置
CN108172595A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 薄膜晶体管基底
CN108831892A (zh) * 2018-06-14 2018-11-16 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
US10504982B2 (en) 2016-07-05 2019-12-10 Innolux Corporation Array substrate structure and display device
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2129123A1 (en) * 1992-02-13 1993-08-19 Mark B. Spitzer High density electronic circuit modules
CN101373722A (zh) * 2007-08-24 2009-02-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN104299916A (zh) * 2013-07-16 2015-01-21 索尼公司 配线基板及制造方法,部件嵌入式玻璃基板及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2129123A1 (en) * 1992-02-13 1993-08-19 Mark B. Spitzer High density electronic circuit modules
CN101373722A (zh) * 2007-08-24 2009-02-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN104299916A (zh) * 2013-07-16 2015-01-21 索尼公司 配线基板及制造方法,部件嵌入式玻璃基板及制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579056A (zh) * 2016-07-05 2018-01-12 群创光电股份有限公司 阵列基板结构与显示装置
US10504982B2 (en) 2016-07-05 2019-12-10 Innolux Corporation Array substrate structure and display device
CN108172595A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 薄膜晶体管基底
CN108172595B (zh) * 2016-12-07 2023-08-25 三星显示有限公司 薄膜晶体管基底
CN108831892A (zh) * 2018-06-14 2018-11-16 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
WO2019237731A1 (zh) * 2018-06-14 2019-12-19 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
US11239257B2 (en) 2018-06-14 2022-02-01 Boe Technology Group Co., Ltd. Display backplane and method for manufacturing the same, display panel and display device
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
US11201179B2 (en) 2019-09-19 2021-12-14 Ordos Yuansheng Optoelectronics Co., Ltd. Thin film transistor assembly, array substrate and display panel
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板

Also Published As

Publication number Publication date
CN105633099B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
US10665659B2 (en) Double-sided display panel, manufacturing method thereof and display device
US9343481B2 (en) TFT array substrate and manufacturing method thereof and liquid crystal display device
CN105633099A (zh) 一种阵列基板、其制作方法及显示面板
JP4657915B2 (ja) パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US20150333182A1 (en) Method of fabricating array substrate, array substrate, and display device
US20170052418A1 (en) Array substrate, manufacturing method thereof, liquid crystal display panel and display device
CN204257650U (zh) 显示基板、显示面板和掩膜板
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103943628A (zh) Tft阵列基板、制造方法及其显示面板
CN104216182A (zh) 阵列基板及其制造方法和显示面板
EP3236499B1 (en) Array substrate and manufacturing method therefor, and display device
US11755133B2 (en) Array substrate and method for manufacturing same, and display device
CN103077944A (zh) 显示装置、阵列基板及其制作方法
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
KR20190131582A (ko) Tft 기판의 제조 방법 및 tft 기판
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN109427821A (zh) 具有减小的寄生电容的显示面板及其制造方法
US10824070B2 (en) Mask, stitching exposure method, and display panel having the mask
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN106990632A (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant