CN101488479B - 薄膜晶体管阵列基板及其制造方法 - Google Patents

Abstract

本发明关于一种薄膜晶体管阵列结构及其制造方法。该薄膜晶体管阵列结构包含一基板，该基板上形成一图案化第一金属层，其包含位于一转接区的一数据连接线以及位于一衬垫区的一数据垫与一栅极垫；并在其上覆盖一图案化第一绝缘层，图案化第一绝缘层至少定义位于栅极垫上的一第一开口，位于数据垫上的一第二开口，以及位于转接区的一第三开口，以简化后续工艺，增加制造成品率。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明关于一种薄膜晶体管阵列基板及其制造方法，特别是一种应用于液晶显示器的薄膜晶体管阵列基板及其制造方法。

背景技术

随着技术演进，各种显示器制造技术不断被开发出来，例如使用平坦化绝缘层技术。其在薄膜晶体管阵列完成后，在形成透明电极之前，先形成一具感光性的平坦化绝缘层，其厚度通常比使用氮化硅及氧化硅等材料的绝缘层厚度厚，并有较低的介电系数，除了具有平坦化功用亦有较佳的绝缘效果，详如下述。

请一并参考图1A及图1B，图1A绘示现有技术的薄膜晶体管阵列基板的俯视图。图1B例示现有技术的薄膜晶体管阵列基板的剖面示意图，为便于显示现有技术的特征，图1A仅例示部分结构，较详细的薄膜晶体管阵列基板结构，请参见图1B，且将上述结构绘示于同一剖面图，并以分隔线区隔为A-A’、B-B’及C-C’区域，分别绘示沿图1A中的A-A’、B-B’及C-C’剖面线的剖面结构。薄膜晶体管阵列基板1包含一基板10，基板10上定义有一显示区11(参见A-A’剖面线所标示区域)及一衬垫区12(参见虚线内区域)，其中衬垫区12包含一栅极垫区12a及一数据垫区12b(参见B-B’及C-C’剖面线所标示区域)。一图案化第一金属层13，设置于基板10上，图案化第一金属层13包含位于显示区11的一栅极131、位于栅极垫区12a内的一栅极垫132以及连接栅极131与栅极垫132的一栅极线133。一图案化第一绝缘层14覆盖于基板10与图案化第一金属层13上。一图案化半导体层15，设置于栅极131上方的图案化第一绝缘层14上。一图案化第二金属层16设置于显示区11的图案化第一绝缘层14上，并覆盖部分图案化半导体层15，图案化第二金属层16包含位于显示区11的源极161、漏极162、位于数据垫区12b的数据垫163及用以连接源极161与数据垫163的一数据线164，前述的连接关系绘示于图1A。须说明的是，源极161与漏极162，至少部分分别设置于栅极131两侧的图案化半导体层15上。

承上所述，一图案化第二绝缘层17，覆盖于显示区11、栅极垫区12a及数据垫区12b上，需说明的是，图1A中为了方便表达图1B俯视图视觉效果与说明，因此省略图案化第二绝缘层17绘制。接着，一图案化平坦层18设置于显示区11的图案化第二绝缘层17之上。

图2为现有技术的薄膜晶体管阵列基板1使用一半色调网点掩模24的示意图。在形成图1B结构的工艺中，平坦层18’经一半色调网点掩模24(HalfTone Mask)的光刻工艺后，形成开口19’、20’及21’。接着以该平坦层18’为掩模，刻蚀第一绝缘层14与第二绝缘层17，以于漏极接触窗19暴露出部分漏极162、在第一接触窗20及第二接触窗21暴露出部分栅极垫132及数据垫163。接着，移除衬垫区12的平坦层18’后，形成一像素电极22于图案化平坦层18之上，并覆盖漏极接触窗19，以电性连接至漏极162。形成一衬垫导电层23覆盖第一接触窗20及第二接触窗21，以电性连接至栅极垫132与数据垫163，即形成如图1B结构。

前述结构具有下列问题。若图案化平坦层18在栅极垫区12a及数据垫区12b上厚度残留过高，会影响衬垫导电层23与贴附在其上的其他元件或导电层间的导电性，例如影响衬垫导电层23与驱动电路芯片(Driving IC)接触的导电性。同时使用半色调网点掩模时，对于光刻工艺的均度控制能力规格较为严苛，使得量产时的难度增加。

有鉴于此，提供一种液晶显示器的薄膜晶体管阵列基板，可使工艺更流畅、降低生产成本，为此一业界亟待解决的问题。

发明内容

本发明的一目的在于提供一种薄膜晶体管阵列基板的制造方法，其具有简化制造流程的优点。本发明的制造方法包含形成一图案化第一金属层于一转接区与一衬垫区，并利用部分该图案化第一金属层作为一数据垫与一栅极垫。接着形成一图案化第一绝缘层，此该图案化第一绝缘层至少包括一第一开口在该栅极垫上、一第二开口在该数据垫上及一第三开口在该转接区的该图案化第一金属层上。由于该数据垫与该栅极垫上的部分该图案化第一绝缘层已被移除，因此后续形成一图案化第二绝缘层的步骤中，可以利用一图案化平坦层为掩模，刻蚀至少该图案化第二绝缘层的厚度以曝露出该栅极垫与该数据垫上的开口。相较于现有技术，本发明的制造方法可以不必额外使用半色调网点掩模等较复杂工艺，挖开栅极垫与数据垫上的开口。可节省制造成本及时间。

为实现上述目的，本发明公开一种制造薄膜晶体管阵列基板的方法，包含提供一基板，该基板定义有一显示区、一转接区以及一衬垫区。形成一图案化第一金属层于该显示区、该转接区及该衬垫区。该图案化第一金属层包含位于该显示区的一栅极线与一栅极、位于该转接区的一数据连接线以及位于该衬垫区的一数据垫与一栅极垫。形成一图案化第一绝缘层，覆盖该基板与该图案化第一金属层，并在该衬垫区定义一第一开口与一第二开口以及在该转接区定义一第三开口。该第一开口、该第二开口以及该第三开口分别暴露出部分该栅极垫、部分该数据垫与部分该数据连接线。形成一图案化半导体层于该栅极上方的该图案化第一绝缘层上。以及形成一图案化第二金属层于该图案化第一绝缘层上并覆盖部分该图案化半导体层。该图案化第二金属层包含一数据线、电性连接该数据线的一源极以及一漏极，其中该数据线覆盖该第三开口以电性连接该数据连接线。

本发明的另一目的在于提供一种薄膜晶体管阵列基板，适用于一液晶显示器，其技术特征之一在于该薄膜晶体管阵列基板包含一栅极垫以及一数据垫，均由一图案化第一金属层所制成，同时该薄膜晶体管阵列基板包含一衬垫区，位于该衬垫区的图案化金属层上方仅具有一图案化第一绝缘层。

为达成前述目的，本发明公开一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包含一基板，定义有一显示区、一转接区以及一衬垫区。一图案化第一金属层，设置于该基板上，该图案化第一金属层包含位于该显示区的一栅极线及一栅极、位于该转接区的一数据连接线、以及位于该衬垫区内的一数据垫与一栅极垫。一图案化第一绝缘层覆盖于该基板与该图案化第一金属层上，暴露出部分该栅极垫以定义一第一开口、暴露出部分该数据垫以定义一第二开口与暴露出部分该数据连接线以定义一第三开口。一图案化半导体层设置于该栅极上方的该图案化第一绝缘层上。一源极与一漏极至少部分分别设置于该栅极两侧的该图案化半导体层上。一数据线设置于该图案化第一绝缘层上，其中该数据线覆盖该第三开口以电性连接该数据连接线，并且电性连接该源极。

为让本发明的上述目的、技术特征、优点能更明显易懂，下文以较佳实施例配合所附附图进行详细说明。

附图说明

图1A绘示现有技术的薄膜晶体管阵列基板的俯视图；

图1B绘示现有技术的薄膜晶体管阵列基板的剖面示意图；

图2绘示现有技术的薄膜晶体管阵列基板使用一半色调网点掩模的示意图；

图3A绘示本发明的薄膜晶体管阵列基板的俯视图；

图3B图绘示本发明的薄膜晶体管阵列基板的剖面示意图；

4A至图4G绘示本发明的第四实施例的制造薄膜晶体管阵列基板的方法流程示意图；

图5绘示本发明的以图案化平坦层为掩模形成图案化第二绝缘层的方法流程示意图；

图6A至图6D绘示形成本发明的图案化第一金属层的流程图；

图7A至图7D绘示形成本发明的图案化第一绝缘层的流程图；以及

图8A至图8D绘示形成本发明的图案化第二金属层的流程图。

其中，附图标记

1薄膜晶体管阵列基板    10基板

11显示区    12衬垫区

12a栅极垫区 12b数据垫区

13图案化第一金属层   131栅极

132栅极垫    133栅极线

14图案化第一绝缘层   15图案化半导体层

16图案化第二金属层   161源极

162漏极    163数据线

164数据垫  17图案化第二绝缘层

18图案化平坦层    19漏极接触窗

20第一接触窗      21第二接触窗

22像素电极  23衬垫导电层

24半色调网点掩模  4薄膜晶体管阵列基板

401基板  402图案化第一金属层

4021栅极线  4022栅极

4023数据连接线  4024数据垫

4025栅极垫  4026第一金属层

4027第一光阻层  4028掩模

4029图案化第一光阻层  403图案化第一绝缘层

4031第一绝缘层  4032第二光阻层

4033掩模  4034图案化第二光阻层

404图案化半导体层  405图案化第二金属层

4051源极  4052漏极

4053数据线  4054第二金属层

4055第三光阻层  4056掩模

4057第三图案化光阻层  406图案化第二绝缘层

407图案化平坦层  408像素电极

409衬垫导电层  410显示区

411转接区  412衬垫区

412a数据垫区  412b栅极垫区

413第一开口  414第二开口

415第三开口  416漏极接触窗

417第二绝缘层  418平坦层

具体实施方式

以下将通过实施例来解释本发明内容，其关于一种薄膜晶体管阵列基板及其制造方法，适用于平面显示器，其不需要半色调网点掩模等较复杂工艺即可完成。然而，本发明的实施例并非用以限制本发明需在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。需说明的是，以下实施例及附图中，与本发明非直接相关的元件已省略而未绘示；且为求容易了解起见，各元件间的尺寸关系以稍夸大的比例绘示出。

图3A、图3B为本发明第一实施例的示意图。其中图3A为薄膜晶体管阵列基板的俯视图。图3B为薄膜晶体管阵列基板的剖面示意图，为便于解释，将上述结构绘示于同一剖面图，并以分隔线区隔为A-A’、B-B’及C-C’区域，分别沿图3A中的A-A’、B-B’及C-C’剖面线所绘制。为便于显示本发明的特征，图3A仅例示部分结构，较详细的薄膜晶体管阵列基板结构，请参见图3B。第一实施例的薄膜晶体管阵列基板4，适用于一液晶显示器，其包含一基板401、一图案化第一金属层402、一图案化第一绝缘层403、一图案化半导体层404、一图案化第二金属层405、一图案化第二绝缘层406、一图案化平坦层407、一像素电极408以及一衬垫导电层409。

基板401定义有一显示区410(参见A-A’剖面线所标示区域)、一转接区411以及一衬垫区412(参见虚线内区域)，其中衬垫区412包含一数据垫区412a及一栅极垫区412b(参见B-B’及C-C’剖面线所标示区域)。需说明的是，衬垫区412广泛地指示衬垫(PAD)所在的区域，在本实施例中，即为显示区410以及转接区411以外的区域。转接区411与数据垫区412a沿B-B’剖面线所绘制，转接区411位于靠近数据垫4024与显示区410之间，主要用以实现图案化第一金属层402与图案化第二金属层405电性连接。图案化第一金属层402设置于基板401上，图案化第一金属层402包含位于显示区410的一栅极线4021及一栅极4022、位于转接区411的一数据连接线4023、位于数据垫区412a内的一数据垫4024与位于栅极垫区412b一栅极垫4025。

承上所述，图案化第一绝缘层403覆盖在基板401与图案化第一金属层402上，并用以暴露出部分栅极垫4025以定义一第一开口413、暴露出部分数据垫4024以定义一第二开口414与暴露出部分数据连接线4023以定义一第三开口415。图案化半导体层404设置在栅极4022上方的图案化第一绝缘层403上。图案化第二金属层405包含一源极4051、一漏极4052及一数据线4053。源极4051及漏极4052至少部分分别设置于栅极4022两侧的图案化半导体层404上。数据线4053设置于图案化第一绝缘层403上，需特别注意者，由图3B中可知，其中数据线4053覆盖第三开口415以电性连接数据连接线4023，并且由图3A可知数据线4053电性连接源极4051。

图案化第二绝缘层406覆盖于显示区410与转接区411。图案化平坦层407设置于图案化第二绝缘层406之上，其中图案化第二绝缘层406与图案化平坦层407具有一漏极接触窗416，暴露出部分漏极4052。像素电极408设置于图案化平坦层407之上，并覆盖漏极接触窗416，以电性连接至漏极4052。衬垫导电层409适以覆盖第一开口413与第二开口414，以通过第一开口413与第二开口414，分别电性连接于栅极垫4025与数据垫4024。

由图3A中可知数据线4053电性连接源极4051，接着参考图3B数据线4053在转接区411覆盖第三开口415并且电性连接数据连接线4023，经数据连接线4023电性连接至数据垫4024。需说明的是，数据垫区412a内的一数据垫4024与栅极垫区412b内的一栅极垫4025，皆为图案化第一金属层402。

进一步说明本实施例的图案化第二绝缘层406特性。一般而言，相较于图案化第二绝缘层406使用氮化硅的无机材料，图案化平坦层407通常为具感光性的有机材料，如压克力树酯等，但是所述有机材料相对于氮化硅、氧化硅或氮氧化硅等无机材料绝缘层而言，具有较差的离子或水气阻隔效应。因此在薄膜晶体管阵列的开关元件形成后，在图案化平坦层407与图案化半导体层404之间，会以一层无机材料形成的图案化第二绝缘层406来加强阻隔效果。

相较于现有技术的数据垫163包含于图案化第二金属层16，本实施例中数据垫4024的与现有技术比较，本发明的数据垫区412a并未包含图案化第二绝缘层406与图案化第二金属层405，同时栅极垫区412b亦未包含图案化第二绝缘层406。如此可显著地降低衬垫区412结构厚度，同时使整体结构表面更平整；同时，所有衬垫区412亦可由同一金属层(在本实施例中为图案化第一金属层402)构成，前述特点均可用以提升后续工艺的成品率。

图4A至图4G例示本发明的第二实施例，为制造薄膜晶体管阵列基板的方法流程示意图。搭配前述第一实施例结构，说明本发明的制造方法流程。为便于理解，图4A至图4H的元件编号与前述实施例相同者，即代表相同元件结构。

请参考图4A，包含一基板401，基板401定义有一显示区410、一转接区411以及一衬垫区412，其中包含一数据垫区412a及一栅极垫区412b。一图案化第一金属层402形成于显示区410、该转接区411、数据垫区412a及栅极垫区412b，图案化第一金属层402包含位于显示区410的一栅极线4021(参考图3A图3)与一栅极4022、位于该转接区411的一数据连接线4023以及位于衬垫区412的一数据垫4024与一栅极垫4025。

图4B绘示形成一图案化第一绝缘层403，覆盖基板401与图案化第一金属层402，并在衬垫区412定义一第一开口413与第二开口414以及在转接区411定义一第三开口415，第一开口413、第二开口414以及第三开口415分别暴露出部分栅极垫4025、部分数据垫4024与部分数据连接线4023。

图4C绘示形成一图案化半导体层404在栅极4022上方的图案化第一绝缘层403上。

图4D绘示形成一图案化第二金属层405于图案化第一绝缘层403上并覆盖部分该图案化半导体层404。图案化第二金属层405包含一数据线4053、电性连接数据线4053的一源极4051以及一漏极4052，其中该数据线4053覆盖第三开口415以电性连接数据连接线4023。

图4E绘示形成一第二绝缘层417与一平坦层418，广泛地沉积以覆盖薄膜晶体管阵列基板的各区域。图4F绘示形成一图案化第二绝缘层406与一图案化平坦层407，其中图案化第二绝缘层406与图案化平坦层407具有一漏极接触窗416，暴露出部分漏极4052。图案化第二绝缘层406具有一第一开口413与一第二开口414，以分别暴露出部分栅极垫4025及部分数据垫4024。

图4G绘示形成一图案化透明导电层于图案化平坦层上，包含一像素电极408与一衬垫导电层409，以覆盖暴露出的漏极4052，以及覆盖第一开口413及第二开口414。至此，即完成如前述第一实施例的薄膜晶体管阵列基板的结构。

值得注意的是，前述图案化第二绝缘层406可以图案化平坦层407为掩模形成。图5绘示以图案化平坦层407为掩模形成图案化第二绝缘层406的示意图。首先将平坦层418图案化，以在显示区410、衬垫区412与转接区411形成图案化平坦层407，接着以图案化平坦层407为掩模，刻蚀第二绝缘层417，以暴露出栅极垫4025与数据垫4024，并且形成漏极接触窗416暴露出漏极4052，形成如前述图6F的结构。在本实施例中，位于衬垫区412内的第二绝缘层417与平坦层418完全移除。

图6A至图6D进一步举例说明形成前述图案化第一金属层4025的流程图。请参考图6A，首先形成一第一金属层4026于基板401上。请参考图6B，形成一第一光阻层4027于第一金属层4026上。请参考图6C，通过一掩模4028形成一图案化第一光阻层4029于第一金属层4026上。请参考图6D，根据该图案化第一光阻层4029，刻蚀第一金属层4026，以在显示区410保留第一金属层4026以形成栅极线4021(如图3A所示)、及电性连接于栅极线4021的栅极4022，并于栅极垫区412b保留第一金属层4026以形成位于栅极线4021末端的栅极垫4025、于数据垫区412a保留第一金属层4026以形成数据垫4024，且于转接区411保留第一金属层4026以形成数据连接线4023，之后去除图案化第一光阻层4029，形成如图4A所示图案化第一金属层402。需特别注意者，前述说明仅用以例示图案化第一金属层402的形成，并非用以限制本发明，熟悉半导体工艺的技术人员，可在理解本发明后，在本发明的范围内，以其他类似方式形成图案化第一金属层402。

图7A至图7D进一步举例说明形成前述图案化第一绝缘层403的流程图。请参考图7A，首先在显示区410、转接区411以及衬垫区412的数据垫区412a及栅极垫区412b形成一第一绝缘层4031，以覆盖基板401与图案化第一金属层402。请参考图7B，形成一第二光阻层4032于第一金属层4026上。请参考图7C，通过一掩模4033形成一图案化第二光阻层4034于第一绝缘层4031上。请参考图7D，根据图案化第二光阻层4034，刻蚀第一绝缘层4031，在衬垫区412的栅极垫区412b形成并定义第一开口413与于衬垫区412的数据垫区412a形成并定义第二开口414、于转接区411形成并定义第三开口415。第一开口413、第二开口414以及第三开口415分别暴露出部分栅极垫4025、部分数据垫4024与部分数据连接线4023，最后去除图案化第二光阻层，形成如图4B所示图案化第一绝缘层403。需特别注意者，前述说明仅用以例示图案化第一绝缘层403的形成，并非用以限制本发明，熟悉半导体工艺的技术人员，可于理解本发明后，在本发明的范围内，以其他类似方式形成图案化第一绝缘层403。

图8A至图8D进一步举例说明形成前述图案化第二金属层405的流程图。请参考图8A，在显示区410、转接区411以及衬垫区412的数据垫区412a及栅极垫区412b图案化第一绝缘层403上形成一第二金属层4054。请参考图8B，形成一第三光阻层4055于第二金属层4054上。请参考图8C，通过一掩模4056形成一第三图案化光阻层4057于第二金属层4054上。请参考图8D，根据图案化第三光阻层4057，刻蚀第二金属层4054，以在显示区410形成一源极4051、一漏极4052以及位于图案化第一绝缘层403上的数据线4053且源极4051电性连接数据线4053。详细而言，其中至少部分源极4051与漏极4052分别形成于栅极4022两侧的图案化半导体层404上。最后去除图案化第三光阻层4057，形成如图4D所示图案化第二金属层405。需说明的是，图案化第二金属层405的源极4051及漏极4052覆盖部分图案化半导体层404，其中数据线4053覆盖第三开口415以电性连接数据连接线4023。需特别注意者，前述说明仅用以例示图案化第二金属层405的形成，并非用以限制本发明，熟悉半导体工艺的技术人员，可于理解本发明后，在本发明的范围内，以其他类似方式形成图案化第二金属层405。

需注意的是，前述所有实施例中，像素电极408与衬垫导电层409可由同一透明导电层所制成；数据线4053、源极4051及漏极4052可由一第二金属材料所制成。前述所有实施例中，图案化第一绝缘层4031可具有介于40奈米至600奈米的一平均厚度，但不以此为限。前述所有实施例中，平坦层418的材料可包括感光性有机材料；第二绝缘层417的材料可包括无机材料，例如氧化硅、氮化硅或氮氧化硅。前述所有实施例中，图案化第二绝缘层406与图案化平坦层407可具有相同的图案(pattern)。前述所有实施例中，图案化第二绝缘层406可具有40奈米至300奈米的一平均厚度；图案化平坦层407可具有介于1000奈米至5000奈米的一平均厚度；而平坦层418的材料可包括感光性有机材料。

由上述实施例可知，本发明的薄膜晶体管阵列基板及其制造方法可不需使用现有技术的半色调网点掩模，进一步简化工艺难易度并提升成品率，以降低生产成本。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (17)

1.一种制造一薄膜晶体管阵列基板的方法，其特征在于，包含：

提供一基板，该基板定义有一显示区、一转接区以及一衬垫区；

形成一图案化第一金属层于该显示区、该转接区及该衬垫区，该图案化第一金属层包含位于该显示区的一栅极线与一栅极、位于该转接区的一数据连接线以及位于该衬垫区的一数据垫与一栅极垫；

形成一图案化第一绝缘层，覆盖该基板与该图案化第一金属层，并在该衬垫区定义一第一开口与第二开口以及于该转接区定义一第三开口，该第一开口、该第二开口以及该第三开口分别暴露出部分该栅极垫、部分该数据垫与部分该数据连接线；

形成一图案化半导体层于该栅极上方的该图案化第一绝缘层上；以及

形成一图案化第二金属层于该图案化第一绝缘层上并覆盖部分该图案化半导体层，该图案化第二金属层包含一数据线、电性连接该数据线的一源极以及一漏极，其中该数据线覆盖该第三开口以电性连接该数据连接线；

形成一图案化第二绝缘层与一图案化平坦层，覆盖该显示区与该转接区，其中该图案化第二绝缘层与该图案化平坦层具有一漏极接触窗，暴露出部分该漏极。

2.根据权利要求1所述的方法，其特征在于，更包含：

形成一图案化透明导电层于该图案化平坦层上并覆盖暴露出的该漏极，以及覆盖该第一开口及该第二开口。

3.根据权利要求1所述的方法，其特征在于，该形成该图案化第二绝缘层与该图案化平坦层的步骤包含：

沉积一第二绝缘层与一平坦层；

图案化该平坦层，以在该显示区、该衬垫区与该转接区形成该图案化平坦层；

以该图案化平坦层为掩模，刻蚀该第二绝缘层，以暴露出该栅极垫与该数据垫，并且形成该漏极接触窗暴露出该漏极。

4.根据权利要求3所述的方法，其特征在于，位于该衬垫区内的该第二绝缘层与该平坦层完全移除。

5.根据权利要求3所述的方法，其特征在于，该平坦层的材料包括感光性有机材料，而该第二绝缘层的材料包括氧化硅、氮化硅或氮氧化硅。。

6.根据权利要求1所述的方法，其特征在于，该形成该图案化第一金属层的步骤包含：

形成一第一金属层于该基板上；

形成一图案化第一光阻层于该第一金属层上；

根据该图案化第一光阻层，刻蚀该第一金属层，以形成该栅极线、电性连接于该栅极线的该栅极、位于该栅极线末端的该栅极垫、该数据连接线以及该数据垫；以及

去除该图案化第一光阻层。

7.根据权利要求1所述的方法，其特征在于，该形成该图案化第一绝缘层的步骤包含：

在该显示区、该转接区以及该衬垫区形成一第一绝缘层；

形成一图案化第二光阻层于该第一绝缘层上；

根据该图案化第二光阻层，刻蚀该第一绝缘层，以形成该第一开口、该第二开口与第三开口，分别暴露出部分该栅极垫、部分该数据垫与部分该数据连接线；以及

去除该图案化第二光阻层。

8.根据权利要求1所述的方法，其特征在于，该形成该图案化第二金属层的步骤包含：

在该显示区、该转接区以及该衬垫区形成一第二金属层；

形成一第三图案化光阻层于该第二金属层上；以及

根据该图案化第三光阻层，刻蚀该第二金属层，以形成该源极、该漏极以及位于该图案化第一绝缘层上的该数据线，其中至少部分该源极与该漏极分别形成于该栅极两侧的该图案化半导体层上；以及

去除该图案化第三光阻层。

9.一种薄膜晶体管阵列基板，适用于一液晶显示器，其特征在于，包含：

一基板，定义有一显示区、一转接区以及一衬垫区；

一图案化第一金属层，设置于该基板上，该图案化第一金属层包含位于该显示区的一栅极线及一栅极、位于该转接区的一数据连接线以及位于该衬垫区内的一数据垫与一栅极垫；

一图案化第一绝缘层，覆盖于该基板与该图案化第一金属层上，暴露出部分该栅极垫以定义一第一开口、暴露出部分该数据垫以定义一第二开口与暴露出部分该数据连接线以定义一第三开口；

一图案化半导体层，设置于该栅极上方的该图案化第一绝缘层上；

一源极与一漏极，至少部分分别设置于该栅极两侧的该图案化半导体层上；

一数据线，设置于该图案化第一绝缘层上，其中该数据线覆盖该第三开口以电性连接该数据连接线，并且电性连接该源极；

一图案化第二绝缘层，覆盖于该显示区与该转接区；以及

一图案化平坦层，设置于该图案化第二绝缘层之上，其中该图案化第二绝缘层与该图案化平坦层具有一漏极接触窗，暴露出部分该漏极。

10.根据权利要求9所述的薄膜晶体管阵列基板，其中该数据线、该源极、该漏极由一第二金属材料所制成。

11.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，更包含：

一像素电极，设置于该图案化平坦层之上，并覆盖该漏极接触窗，以电性连接至该漏极；以及

一衬垫导电层，适以覆盖该第一开口与该第二开口，以通过该第一开口与该第二开口，分别电性连接于该栅极垫与该数据垫。

12.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，该图案化第二绝缘层与该图案化平坦层具有相同的图案。

13.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，该图案化第二绝缘层具有40至300奈米的一平均厚度。

14.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，该图案化平坦层具有介于1000奈米至5000奈米的一平均厚度。

15.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，该图案化第二绝缘层的材料包括无机材料，而该图案化平坦层的材料包括感光性有机材料。

16.根据权利要求11所述的薄膜晶体管阵列基板，其特征在于，该像素电极与该衬垫导电层由同一透明导电层所制成。

17.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，该图案化第一绝缘层具有介于40奈米至600奈米的一平均厚度。

Images