CN110707107B - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN110707107B CN110707107B CN201911153866.5A CN201911153866A CN110707107B CN 110707107 B CN110707107 B CN 110707107B CN 201911153866 A CN201911153866 A CN 201911153866A CN 110707107 B CN110707107 B CN 110707107B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- leads
- material layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 180
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 400
- 239000000463 material Substances 0.000 claims abstract description 129
- 230000002093 peripheral effect Effects 0.000 claims abstract description 97
- 239000011229 interlayer Substances 0.000 claims abstract description 52
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000007772 electrode material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- -1 Polyethylene terephthalate Polymers 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000007529 inorganic bases Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种阵列基板及其制备方法、显示面板和显示装置，属于显示技术领域。该阵列基板包括衬底基板、栅极材料层、层间介质层、源漏材料层和钝化层，其中，衬底基板设置有显示区和外围区；栅极材料层设于衬底基板的一侧，且栅极材料层在外围区设置有第一数量的第一引线；层间介质层设于栅极材料层远离衬底基板的一侧，且覆盖显示区和外围区；源漏材料层设于层间介质层远离衬底基板的一侧，且源漏材料层在显示区设置有第一数量的源漏引线，各个源漏引线与各个第一引线一一对应地通过第一过孔电连接；钝化层设于源漏材料层远离衬底基板的一侧，且覆盖显示区和外围区。该阵列基板可以提高制备良率。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
在制备显示面板的阵列基板时，阵列基板的外围区通常不使用树脂进行保护。在后续工艺中，在外围区，刻蚀液和显影液容易穿过钝化层而腐蚀源漏层引线，这降低了显示面板的良率。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制备方法、显示面板和显示装置，提高显示面板的良率。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种阵列基板，包括：
衬底基板，设置有显示区和外围区；
栅极材料层，设于所述衬底基板的一侧，且所述栅极材料层在所述外围区设置有第一数量的第一引线；
层间介质层，设于所述栅极材料层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区；
源漏材料层，设于所述层间介质层远离所述衬底基板的一侧，且所述源漏材料层在所述显示区设置有所述第一数量的源漏引线，各个所述源漏引线与各个所述第一引线一一对应地通过第一过孔电连接；
钝化层，设于所述源漏材料层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区。
在本公开的一种示例性实施例中，所述第一过孔设置于所述层间介质层，且位于所述外围区且靠近所述显示区的边缘。
在本公开的一种示例性实施例中，所述阵列基板还包括：
导电遮光层，设于所述衬底基板的一侧，且在所述外围区设置有多根第二引线；
缓冲层，设于所述导电遮光层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区；
所述栅极材料层在所述显示区设置有第二数量的栅极引线，至少部分所述栅极引线通过第二过孔与所述第二引线电连接，且使得一个所述第二引线连接一个所述栅极引线。
在本公开的一种示例性实施例中，所述导电遮光层在所述外围区设置有所述第二数量的所述第二引线；所述第二数量的所述第二引线与所述第二数量的所述栅极引线通过所述第二过孔一一对应地电连接。
在本公开的一种示例性实施例中，所述第二过孔设置于所述缓冲层，且位于所述外围区且靠近所述显示区的边缘。
在本公开的一种示例性实施例中，所述源漏材料层包括依次层叠的第一导电材料层和第二导电材料层，所述第二导电材料层位于所述第一导电材料层远离所述衬底基板的一侧，且所述第二导电材料层的材料为铜。
根据本公开的第二个方面，提供一种阵列基板的制备方法，包括：
提供衬底基板，所述衬底基板设置有显示区和外围区；
在所述衬底基板的一侧形成栅极材料层，所述栅极材料层在所述外围区设置有第一数量的第一引线；
在所述栅极材料层远离所述衬底基板的一侧形成层间介质层，所述层间介质层覆盖所述显示区和所述外围区；所述层间介质层设置有暴露各个所述第一引线的第一过孔；
在所述层间介质层远离所述衬底基板的一侧形成源漏材料层，所述源漏材料层在所述显示区设置有所述第一数量的源漏引线，各个所述源漏引线与各个所述第一引线一一对应地通过第一过孔电连接；
在所述源漏材料层远离所述衬底基板的一侧形成钝化层，所述钝化层覆盖所述显示区和所述外围区。
在本公开的一种示例性实施例中，在所述栅极材料层远离所述衬底基板的一侧形成层间介质层包括：
形成层间介质层，使得所述第一过孔位于所述外围区且靠近所述显示区的边缘。
在本公开的一种示例性实施例中，所述阵列基板的制备方法还包括：
在形成所述栅极材料层之前，在所述衬底基板的一侧形成导电遮光层，所述导电遮光层在所述外围区设置有多个第二引线；
在所述导电遮光层远离所述衬底基板的一侧形成缓冲层，所述缓冲层覆盖所述外围区和所述显示区，且所述缓冲层设置有暴露各个所述第二引线的第二过孔；
在所述衬底基板的一侧形成栅极材料层包括：
在所述缓冲层远离所述衬底基板的一侧形成栅极材料层，所述栅极材料层在所述显示区形成有第二数量的栅极引线；至少部分所述栅极引线通过所述第二过孔与所述第二引线电连接，且使得一个所述第二引线与一个所述栅极引线电连接。
在本公开的一种示例性实施例中，在所述衬底基板的一侧形成导电遮光层包括：
形成所述导电遮光层，使得所述导电遮光层在所述外围区设置有所述第二数量的所述第二引线；
在所述缓冲层远离所述衬底基板的一侧形成栅极材料层包括：
形成所述栅极材料层，使得所述第二数量的所述第二引线与所述第二数量的所述栅极引线通过所述第二过孔一一对应地电连接。
在本公开的一种示例性实施例中，在所述导电遮光层远离所述衬底基板的一侧形成缓冲层包括：
形成所述缓冲层，使得所述第二过孔位于所述外围区且靠近所述显示区的边缘。
根据本公开的第三个方面，提供一种显示面板，包括上述的阵列基板。
根据本公开的第四个方面，提供一种显示装置，包括上述的显示面板。
本公开提供的阵列基板及其制备方法、显示面板和显示装置中，在外围区将源漏引线连接至第一引线；由于第一引线远离衬底基板的一侧依次覆盖有层间介质层和钝化层，因此第一引线可以获得更好地保护，避免刻蚀液和显影液对第一引线的腐蚀，提高对阵列基板的良率。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本公开实施方式的阵列基板的原理示意图。
图2是本公开实施方式的阵列基板的部分膜层的俯视示意图。
图3是本公开实施方式的阵列基板的制备方法的流程示意图。
图中主要元件附图标记说明如下：
100、衬底基板；200、导电遮光层；201、第二引线；202、第二导电结构；300、缓冲层；301、第二过孔；400、栅极材料层；401、栅极引线；402、第一引线；403、第一导电结构；500、层间介质层；501、第一过孔；600、源漏材料层；601、源漏引线；700、钝化层；800、平坦化层；A、显示区；B、外围区。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本公开提供一种阵列基板，如图1所示，该阵列基板包括衬底基板100、栅极材料层400、层间介质层500、源漏材料层600和钝化层700，其中，
衬底基板100设置有显示区A和外围区B；栅极材料层400设于衬底基板100的一侧，且栅极材料层400在外围区B设置有第一数量的第一引线402；层间介质层500设于栅极材料层400远离衬底基板100的一侧，且覆盖显示区A和外围区B；源漏材料层600设于层间介质层500远离衬底基板100的一侧，且源漏材料层600在显示区A设置有第一数量的源漏引线601，各个源漏引线601与各个第一引线402一一对应地通过第一过孔电连接；钝化层700设于源漏材料层600远离衬底基板100的一侧，且覆盖显示区A和外围区B。
本公开提供的阵列基板中，在外围区B将源漏引线601连接至第一引线402；由于第一引线402远离衬底基板100的一侧依次覆盖有层间介质层500和钝化层700，因此第一引线402可以获得更好地保护，避免刻蚀液和显影液对第一引线402的腐蚀，提高对阵列基板的良率。
在相关技术中，源漏引线通过源漏层外围引线与相应的焊盘电连接，且源漏层外围引线设置于层间介质层500和钝化层700之间。因此，在外围区B，源漏层外围引线仅受到钝化层700的保护；在形成钝化层700之后的其他工艺中的显影液和刻蚀液可能会透过钝化层700而腐蚀源漏层外围引线，造成阵列基板的良率降低。相较于相关技术，本公开的源漏引线601可以通过第一引线402连接相应的焊盘，由于第一引线402受到钝化层700和层间介质层500的双层保护，因此显影液和刻蚀液更不容易接触该第一引线402，使得第一引线402更不容易被腐蚀，进而可以提升阵列基板的良率。
在相关技术中，一种降低源漏层外围引线被腐蚀的风险的尝试为，增加钝化层700的厚度以提高钝化层700对源漏层外围引线的保护能力。然而，钝化层700厚度的增加将导致显示区A中的源漏材料层600和其他膜层的距离改变，例如将会导致源漏材料层600所设置的第一电极板和像素电极之间的距离增大，进而会导致存储电容降低，这容易造成显示不良。相对于上述尝试，本公开的阵列基板在不改变存储电容的前提下，提高了对连接源漏引线601和焊盘的第一引线402的保护，既可以提高阵列基板的良率，又可以避免出现显示不良。
下面结合附图对本公开实施方式提供的阵列基板的各部件进行详细说明：
衬底基板100可以为无机材料的衬底基板100，也可以为有机材料的衬底基板100。举例而言，在本公开的一种实施方式中，衬底基板100的材料可以为钠钙玻璃(soda-limeglass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板100的材料可以为聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinylphenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。衬底基板100也可以为柔性衬底基板100，举例而言，在本公开的一种实施方式中，衬底基板100的材料可以为聚酰亚胺(polyimide，PI)。衬底基板100还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板100可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
如图1所示，栅极材料层400设于衬底基板100的一侧。栅极材料层400可以在显示区A设置有第二数量的栅极引线401，以便实现对显示区A的控制。第一引线402设置于外围区B，且第一引线402与栅极引线401之间相互绝缘，以避免栅极引线401与源漏引线601之间电连接。
在相关技术中，在外围区B，层间介质层500和钝化层700之间还会设置其他导电结构，例如还可以设置电极搭接线等结构。图2为本公开阵列基板的局部俯视示意图，为了便于视图方便，选择性地展示了源漏材料层600和栅极材料层400。参见图2可知，在本公开中，这些导电结构可以不设置于层间介质层500和钝化层700，而是可以形成于栅极材料层400，以形成本公开的阵列基板的第一导电结构403。如此，本公开的阵列基板的栅极材料层400在外围区B设置有第一引线402和第一导电结构403；第一引线402和第一导电结构403远离衬底基板的一侧设置有层间介质层500和钝化层700，因此其更不容易被刻蚀液和显影液腐蚀，这可以进一步提高阵列基板的良率。
栅极材料层400可以为一层导电结构，也可以为多层导电结构的层叠。举例而言，在本公开的一种实施方式中，栅极材料层400可以为依次层叠的第一导电材料层、第二导电材料层和第一导电材料层，即呈现三明治结构。其中，第一导电材料层可以选用耐腐蚀的金属或者合金，例如可以选用钼；第二导电材料层可以选用高导电率的金属或者合金，例如可以选用铜、铝、银等。
再举例而言，在本公开的另一种实施方式中，栅极材料层400可以为依次层叠的第一导电材料层和第二导电材料层，其中，第二导电材料层位于第一导电材料层远离衬底基板100的一侧。如此，可以节省一层第一导电材料，既降低了原料成本，又降低了工序成本。由于第二导电材料层远离衬底基板100的一侧未设置第一导电材料层，因此应当在形成层间介质层500时采用较为温和的工艺，避免工艺条件过于激烈而使得第二导电材料层被腐蚀。进一步地，第一导电材料层的材料可以为钼，第二导电材料层的材料可以为铜。为了避免铜被氧化，层间介质层500可以为低密度氧化硅，即，利用不会使得铜被氧化的工艺形成氧化硅层以作为层间介质层500。
如图1所示，层间介质层500覆盖显示区A和外围区B，用于隔离栅极材料层400和源漏材料层600。可选的，层间介质层500的材料可以为氧化硅、氮化硅、氮氧化硅或者其他绝缘材料。举例而言，在本公开的一种实施方式中，层间介质层500的材料为低密度氧化硅。
可选地，层间介质层500上可以设置有第一过孔501，以使得源漏引线601与第一引线402通过第一过孔501一一对应地连接。如图2所示，为了保证显示区A中源漏引线601的正常设置，第一过孔501可以设置于外围区B；为了减少进入外围区B的源漏材料层600，第一过孔501可以靠近显示区A的边缘设置，使得源漏引线601一进入外围区B就可以通过第一过孔501跨接至第一引线402。
可选的，第一过孔501的数量可以为一个，也可以为多个，以实际的布线需求为准。换言之，一个第一过孔501可以暴露一个第一引线402，也可以暴露多个第一引线402，各个第一过孔501所暴露的第一引线402的数量可以相同或者不同。在本公开的一种实施方式中，第一过孔501的数量为第一数量，且各个第一过孔501可以一一对应的暴露各个第一引线402，即一个第一过孔501暴露且仅暴露一个第一引线402。
如图1所示，源漏材料层600设于层间介质层500远离衬底基板100的一侧。其中，源漏材料层600在显示区A设置有第一数量的源漏引线601，例如数据线、电源线等；源漏材料层600在外围区B可以不设置导电引线和导电结构，以避免刻蚀液和显影液对外围区B的源漏材料的腐蚀。
源漏材料层600可以为一层导电结构，也可以为多层导电结构的层叠。举例而言，在本公开的一种实施方式中，源漏材料层600可以为依次层叠的第一导电材料层、第二导电材料层和第一导电材料层，即呈现三明治结构。
再举例而言，在本公开的另一种实施方式中，源漏材料层600可以为依次层叠的第一导电材料层和第二导电材料层，其中，第二导电材料层位于第一导电材料层远离衬底基板100的一侧。如此，可以节省一层第一导电材料，既降低了原料成本，又降低了工序成本。由于第二导电材料层远离衬底基板100的一侧未设置第一导电材料层，因此应当在形成钝化层700时采用较为温和的工艺，避免工艺条件过于激烈而使得第二导电材料层被腐蚀。进一步地，第一导电材料层的材料可以为钼，第二导电材料层的材料可以为铜。为了避免铜被氧化，钝化层700可以为低密度氧化硅，即，利用不会使得铜被氧化的工艺形成氧化硅层以作为钝化层700。
如图1所示，钝化层700设于源漏材料层600远离衬底基板100的一侧，且钝化层700覆盖显示区A和外围区B，以实现对源漏材料层600的保护，避免源漏材料层600被刻蚀液和显影液腐蚀。
可选地，如图1所示，阵列基板还可以包括导电遮光层200(Shield)和缓冲层300(Buffer)，其中，导电遮光层200设于衬底基板100的一侧，且在外围区B设置有多根第二引线201；缓冲层300设于导电遮光层200远离衬底基板100的一侧，且覆盖显示区A和外围区B；栅极材料层400在显示区A设置有第二数量的栅极引线401，至少部分栅极引线401通过第二过孔301与第二引线201电连接，且使得一个第二引线201连接一个栅极引线401。
如此，在阵列基板的外围区B，至少部分的栅极引线401可以通过第二过孔301跨接至导电遮光层200所形成的第二引线201，以避免与第一引线402在空间上的冲突。
可选地，导电遮光层200在外围区B设置有第二数量的第二引线201；第二数量的第二引线201与第二数量的栅极引线401通过第二过孔301一一对应地电连接。如此，可以使得与栅极材料层400相关的焊盘均设置连接于导电遮光层200，能够简化该阵列基板的设计和制备过程。
图2为本公开的阵列基板的俯视结构示意图，其中，图2选择性地展示了源漏材料层600、栅极材料层400和导电遮光层200的部分结构。如图2所示，导电遮光层200在外围区B还可以设置有第二导电结构202，例如可以设置有ESD结构(防静电击穿结构)，第二导电结构202在相关技术中可以利用栅极层金属形成，然而为了避免与第一导电结构403在空间上冲突，这些原本应该形成于栅极材料层400的导电结构在本公开中可以形成于导电遮光层200，作为本公开阵列基板的第二导电结构202。
导电遮光层200可以采用遮光且导电的材料，例如可以采用金属或者合金。举例而言，在本公开的一种实施方式中，导电遮光层200的材料可以为钛、铝、钼或者其他金属材料。
可选地，导电遮光层200还可以覆盖部分或者全部显示区A，以便实现对显示区A中各个半导体结构、导电结构等的保护。可以理解的是，导电遮光层200在外围区B所设置的第二引线201，可以与导电遮光层200覆盖显示区A的部分相互绝缘。
如图1所示，缓冲层300设于导电遮光层200远离衬底基板100的一侧，用于隔离导电遮光层200和栅极材料层400。缓冲层300的材料可以为氮化硅、氧化硅、氮氧化硅或者其他绝缘材料。可选地，缓冲层300还用于为阵列基板的有源层提供稳定界面，以达成对有源层的保护；缓冲层300的材料可以为氧化硅。
缓冲层300上可以设置有第二过孔301，以使得栅极引线401与第二引线201通过第二过孔301一一对应地连接。为了保证显示区A中栅极引线401的正常设置，第二过孔301可以设置于外围区B。为了减少进入外围区B的栅极引线401对第一引线402可能的影响，第二过孔301可以靠近显示区A的边缘设置，使得栅极引线401一进入外围区B就可以通过第二过孔301跨接至第二引线201。
可选的，第二过孔301的数量可以为一个，也可以为多个，以实际的布线需求为准。换言之，一个第二过孔301可以暴露一个第二引线201，也可以暴露多个第二引线201，各个第二过孔301所暴露的第二引线201的数量可以相同或者不同。在本公开的一种实施方式中，第二过孔301的数量为第二数量，且各个第二过孔301可以一一对应的暴露各个第二引线201，即一个第二过孔301暴露且仅暴露一个第二引线201。
可选地，如图1所示，本公开的阵列基板还可以包括平坦化层800，平坦化层800设于钝化层700远离衬底基板100的一侧，且覆盖阵列基板的显示区A并暴露阵列基板的外围区B。
可选地，本公开的阵列基板还可以包括发光层(图中未示出)，发光层设于平坦化层800远离衬底基板100的一侧，且包括有多个阵列分布的有机电致发光单元。
可选的，本公开的阵列基板还可以包括封装层(图中未示出)，封装层设于发光层远离衬底基板100的一侧，以便保护发光层。
可以理解的是，本公开的阵列基板在钝化层700和衬底基板100之间还可以包括有其他膜层，例如可以包括有有源层、栅极绝缘层等，以使得阵列基板具有阵列分布的像素驱动电路，且任一像素驱动电路可以包括薄膜晶体管和像素电容，其中，薄膜晶体管和像素电容由设置于钝化层700和衬底基板100之间的各个膜层中的部分或者全部形成。根据所形成的薄膜晶体管的类型不同，各个膜层的层叠关系和材料可以相应的变化。举例而言，在本公开的一种实施方式中，薄膜晶体管为顶栅型薄膜晶体管，则栅极绝缘层设置于有源层远离衬底基板100的一侧，且栅极材料层400设置于栅极绝缘层远离衬底基板100的一侧。再举例而言，在本公开的另一种实施方式中，薄膜晶体管为底栅型薄膜晶体管，则栅极绝缘层设置于栅极材料层400远离衬底基板100的一侧，且有源层设置于栅极绝缘层远离衬底基板100的一侧。再举例而言，在本公开的一种实施方式中，薄膜晶体管为氧化物薄膜晶体管，则有源层的材料为氧化物半导体，例如可以为非晶IGZO(铟镓锌氧化物)，层间介质层500、钝化层700等膜层可以选用氧化硅，避免制备氮化硅膜层时对氧化物半导体造成损伤的风险。
下面，示例性地提供一种阵列基板的实现方式，以对本公开的阵列基板的结构、原理和方法做进一步的解释和说明。
如图1和图2所示，该示例的阵列基板可以包括依次层叠设置的衬底基板100、导电遮光层200、缓冲层300、有源层(图中未示出)、栅极绝缘层(图中未示出)、栅极材料层400、层间介质层500、源漏材料层600、钝化层700、平坦化层800、发光层(图中未示出)和封装层(图中未示出)。
衬底基板100设置有显示区A和外围区B。
导电遮光层200的材料为金属，例如为钛。导电遮光层200覆盖显示区A，且导电遮光层200在外围区B形成有第二数量的第二引线201，第二引线201与导电遮光层200位于显示区A的部分绝缘。导电遮光层200在外围区B还设置有第二导电结构202，例如设置有ESD结构(防静电击穿结构)。
缓冲层300覆盖显示区A和外围区B，其材料为氧化硅。缓冲层300在外围区B设置有第二数量的第二过孔301，各个第二过孔301一一对应地暴露各个第二引线201，且第二过孔301临近显示区A的边缘。
有源层设置于显示区A，可以形成有薄膜晶体管的沟道区。有源层的材料可以为氧化物半导体材料。
栅极绝缘层覆盖有源层，用于隔离有源层和栅极材料层400。为了避免制备工艺对有源层的影响，尤其是为了避免氧化物半导体被部分还原，栅极绝缘层的材料选用氧化硅。
栅极材料层400在显示区A可以形成有第二数量的有栅极引线401以及薄膜晶体管的栅极，在外围区B可以形成有第一数量的第一引线402。各个栅极引线401延伸至外围区B并通过第二过孔301与各个第二引线201一一对应地电连接。第二引线201与栅极引线401绝缘。栅极材料层400为双层金属结构，其中，靠近衬底基板100一侧的金属层为钼层，远离衬底基板100一侧的金属层为铜层。如此，可以节省覆盖铜层上的钼层，达成节省金属和节省工序的目的。
层间介质层500覆盖显示区A和外围区B，用于隔离源漏材料层600和栅极材料层400。为了避免制备工艺对有源层的影响，尤其是为了避免氧化物半导体被部分还原，层间介质层500的材料选用氧化硅。为了避免在形成氧化硅时使得铜被氧化，可以使用较为温和的条件形成层间介质层500，例如形成低密度氧化硅层，以不使得栅极材料层400的铜被氧化为准。层间介质层500设置有第一数量的第一过孔501，各个第一过孔501一一对应地暴露各个第一引线402。第一过孔501设置于外围区B，且靠近显示区A的边缘设置。
源漏材料层600在显示区A可以形成有第一数量的源漏引线601以及薄膜晶体管的源极和漏极，各个源漏引线601延伸至外围区B并通过第一过孔501与各个第一引线402一一对应地电连接。源漏材料层600为双层金属结构，其中，靠近衬底基板100一侧的金属层为钼层，远离衬底基板100一侧的金属层为铜层。如此，可以节省覆盖铜层上的钼层，达成节省金属和节省工序的目的。
钝化层700覆盖显示区A和外围区B以保护源漏材料层600。第一引线402远离衬底基板100的一侧依次设置有层间介质层500和钝化层700，因此其更不容易被显影液和刻蚀液腐蚀，进而达成提高衬底基板100的良率的目的。为了避免在制备钝化层700时对有源层产生不利影响，钝化层700可以采用氧化硅材料。为了避免制备氧化硅时使得铜被氧化，可以选用较为温和的工艺制备氧化硅层，以避免铜被氧化为准。如此，可以获得低密度氧化硅所形成的钝化层700。可以理解的，若钝化层700为高密度氧化硅，则制备钝化层700过程中存在使得铜被氧化的风险。
平坦化层800设于钝化层700远离衬底基板100的一侧，且暴露阵列基板的外围区B。
发光层设于平坦化层800远离衬底基板100的一侧，且形成有阵列分布的多个有机电致发光单元。
封装层设于发光层远离衬底基板100的一侧，用于保护发光层。
如图3所示，本公开还提供一种阵列基板的制备方法，该阵列基板的制备方法包括：
步骤S110，提供衬底基板100，衬底基板100设置有显示区A和外围区B；
步骤S120，在衬底基板100的一侧形成栅极材料层400，栅极材料层400在外围区B设置有第一数量的第一引线402；
步骤S130，在栅极材料层400远离衬底基板100的一侧形成层间介质层500，层间介质层500覆盖显示区A和外围区B；层间介质层500设置有暴露各个第一引线402的第一过孔501；
步骤S140，在层间介质层500远离衬底基板100的一侧形成源漏材料层600，源漏材料层600在显示区A设置有第一数量的源漏引线601，各个源漏引线601与各个第一引线402一一对应地通过第一过孔501电连接；
步骤S150，在源漏材料层600远离衬底基板100的一侧形成钝化层700，钝化层700覆盖显示区A和外围区B。
本公开的阵列基板的制备方法，能够制备上述阵列基板实施方式所提供的任意一种阵列基板，因此具有相同或者类似的技术效果，本公开在此不再赘述。
可选的，在步骤S130中，可以形成层间介质层500，使得第一过孔501位于外围区B且靠近显示区A的边缘。
可选的，本公开的阵列基板的制备方法，还可以包括步骤：
步骤S210，在步骤S120之前，在衬底基板100的一侧形成导电遮光层200，导电遮光层200在外围区B设置有多个第二引线201；
步骤S220，在导电遮光层200远离衬底基板100的一侧形成缓冲层300，缓冲层300覆盖外围区B和显示区A，且缓冲层300设置有暴露各个第二引线201的第二过孔301；
在步骤S120中，在缓冲层300远离衬底基板100的一侧形成栅极材料层400，栅极材料层400在显示区A形成有第二数量的栅极引线401；至少部分栅极引线401通过第二过孔301与第二引线201电连接，且使得一个第二引线201与一个栅极引线401电连接。
可选的，在步骤S210中，可以形成导电遮光层200，使得导电遮光层200在外围区B设置有第二数量的第二引线201。在步骤S120中，可以形成栅极材料层400，使得第二数量的第二引线201与第二数量的栅极引线401通过第二过孔301一一对应地电连接。
可选的，在步骤S220中，可以形成缓冲层300，使得第二过孔301位于外围区B且靠近显示区A的边缘。
本公开的阵列基板的制备方法的其他细节，已经记载于上述阵列基板实施方式中，或者可以根据上述阵列基板所描述的细节而合理地推导出来，本公开在此不再赘述。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
本公开实施方式还提供一种显示面板，该显示面板包括上述阵列基板实施方式所描述的任意一种阵列基板。该显示面板可以为LTPS-TFT(低温多晶硅薄膜晶体管)显示面板、Oxide-TFT(氧化物薄膜晶体管)显示面板或者其他类型的显示面板。由于该显示面板具有上述阵列基板实施方式所描述的任意一种阵列基板，因此具有相同的有益效果，本公开在此不再赘述。
本公开实施方式还提供一种显示装置，该显示装置包括上述显示面板实施方式所描述的任意一种显示面板。该显示装置可以为手机屏幕、电脑屏幕、电子广告牌、电视机或者其他类型的显示装置。由于该显示装置具有上述显示面板实施方式所描述的任意一种显示面板，因此具有相同的有益效果，本公开在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。
Claims (11)
1.一种阵列基板，其特征在于，包括：
衬底基板，设置有显示区和外围区；
导电遮光层，设于所述衬底基板的一侧，且在所述外围区设置有第二导电结构和多根第二引线；
缓冲层，设于所述导电遮光层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区；
栅极材料层，设于所述衬底基板的一侧，且所述栅极材料层在所述外围区设置有第一数量的第一引线；所述栅极材料层在所述显示区设置有第二数量的栅极引线，至少部分所述栅极引线通过第二过孔与所述第二引线电连接，且使得一个所述第二引线连接一个所述栅极引线；
层间介质层，设于所述栅极材料层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区；
源漏材料层，设于所述层间介质层远离所述衬底基板的一侧，且所述源漏材料层在所述显示区设置有所述第一数量的源漏引线，各个所述源漏引线与各个所述第一引线一一对应地通过第一过孔电连接；所述第一引线在所述衬底基板上的正投影与所述第二导电结构在所述衬底基板上的正投影至少部分交叠；
钝化层，设于所述源漏材料层远离所述衬底基板的一侧，且覆盖所述显示区和所述外围区。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔设置于所述层间介质层，且位于所述外围区且靠近所述显示区的边缘。
3.根据权利要求1所述的阵列基板，其特征在于，所述导电遮光层在所述外围区设置有所述第二数量的所述第二引线；所述第二数量的所述第二引线与所述第二数量的所述栅极引线通过所述第二过孔一一对应地电连接。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔设置于所述缓冲层，且位于所述外围区且靠近所述显示区的边缘。
5.根据权利要求1所述的阵列基板，其特征在于，所述源漏材料层包括依次层叠的第一导电材料层和第二导电材料层，所述第二导电材料层位于所述第一导电材料层远离所述衬底基板的一侧，且所述第二导电材料层的材料为铜。
6.一种阵列基板的制备方法，其特征在于，包括：
提供衬底基板，所述衬底基板设置有显示区和外围区；
在所述衬底基板的一侧形成导电遮光层，所述导电遮光层在所述外围区设置有第二导电结构和多个第二引线；
在所述导电遮光层远离所述衬底基板的一侧形成缓冲层，所述缓冲层覆盖所述外围区和所述显示区，且所述缓冲层设置有暴露各个所述第二引线的第二过孔；
在所述缓冲层远离所述衬底基板的一侧形成栅极材料层，所述栅极材料层在所述外围区设置有第一数量的第一引线；所述栅极材料层在所述显示区形成有第二数量的栅极引线；至少部分所述栅极引线通过所述第二过孔与所述第二引线电连接，且使得一个所述第二引线与一个所述栅极引线电连接；
在所述栅极材料层远离所述衬底基板的一侧形成层间介质层，所述层间介质层覆盖所述显示区和所述外围区；所述层间介质层设置有暴露各个所述第一引线的第一过孔；
在所述层间介质层远离所述衬底基板的一侧形成源漏材料层，所述源漏材料层在所述显示区设置有所述第一数量的源漏引线，各个所述源漏引线与各个所述第一引线一一对应地通过第一过孔电连接；所述第一引线在所述衬底基板上的正投影与所述第二导电结构在所述衬底基板上的正投影至少部分交叠；
在所述源漏材料层远离所述衬底基板的一侧形成钝化层，所述钝化层覆盖所述显示区和所述外围区。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，在所述栅极材料层远离所述衬底基板的一侧形成层间介质层包括：
形成层间介质层，使得所述第一过孔位于所述外围区且靠近所述显示区的边缘。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，在所述衬底基板的一侧形成导电遮光层包括：
形成所述导电遮光层，使得所述导电遮光层在所述外围区设置有所述第二数量的所述第二引线；
在所述缓冲层远离所述衬底基板的一侧形成栅极材料层包括：
形成所述栅极材料层，使得所述第二数量的所述第二引线与所述第二数量的所述栅极引线通过所述第二过孔一一对应地电连接。
9.根据权利要求6所述的阵列基板的制备方法，其特征在于，在所述导电遮光层远离所述衬底基板的一侧形成缓冲层包括：
形成所述缓冲层，使得所述第二过孔位于所述外围区且靠近所述显示区的边缘。
10.一种显示面板，其特征在于，包括权利要求1～5任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911153866.5A CN110707107B (zh) | 2019-11-22 | 2019-11-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911153866.5A CN110707107B (zh) | 2019-11-22 | 2019-11-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110707107A CN110707107A (zh) | 2020-01-17 |
| CN110707107B true CN110707107B (zh) | 2022-03-11 |
Family
ID=69206619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911153866.5A Active CN110707107B (zh) | 2019-11-22 | 2019-11-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707107B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114280865B (zh) * | 2021-12-23 | 2023-03-21 | 武汉华星光电技术有限公司 | 阵列基板和液晶显示面板 |
| CN114300486A (zh) * | 2021-12-29 | 2022-04-08 | 厦门天马微电子有限公司 | 显示母板、显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101488479A (zh) * | 2009-02-13 | 2009-07-22 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN102593126A (zh) * | 2011-12-30 | 2012-07-18 | 友达光电股份有限公司 | 面板及其制法 |
| CN103094276A (zh) * | 2011-10-27 | 2013-05-08 | 元太科技工业股份有限公司 | 薄膜晶体管基板及其制造方法 |
| CN108346622A (zh) * | 2017-01-25 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
-
2019
- 2019-11-22 CN CN201911153866.5A patent/CN110707107B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101488479A (zh) * | 2009-02-13 | 2009-07-22 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN103094276A (zh) * | 2011-10-27 | 2013-05-08 | 元太科技工业股份有限公司 | 薄膜晶体管基板及其制造方法 |
| CN102593126A (zh) * | 2011-12-30 | 2012-07-18 | 友达光电股份有限公司 | 面板及其制法 |
| CN108346622A (zh) * | 2017-01-25 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110707107A (zh) | 2020-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985194B2 (en) | Display panel and display device | |
| CN110970484B (zh) | 显示基板及显示装置 | |
| US10347701B2 (en) | Organic light-emitting display panel, display device and organic light-emitting display motherboard thereof | |
| CN110265470B (zh) | 显示装置、显示面板及其制造方法 | |
| WO2013137045A1 (ja) | 半導体装置およびその製造方法 | |
| CN109713017B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20230040064A1 (en) | Display substrate, preparation method therefor, and display device | |
| US11723257B2 (en) | Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device | |
| US20230325016A1 (en) | Touch-control display panel and preparation method therefor, and display apparatus | |
| CN113410414B (zh) | 可拉伸阵列基板及其制作方法、显示面板、以及显示装置 | |
| CN110707107B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| CN212625587U (zh) | 显示基板和显示装置 | |
| KR20200133890A (ko) | 표시 장치 및 그 제조 방법 | |
| CN111684602A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN114203787A (zh) | 一种显示面板及其制备方法 | |
| US11169406B2 (en) | Touch and display driver integrated assembly including protective layers, method of manufacturing the same, and electronic apparatus | |
| US20220310722A1 (en) | Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device | |
| CN111028687B (zh) | 一种显示面板及显示装置 | |
| JP2021162639A (ja) | アクティブマトリクス基板、及び、表示装置 | |
| CN114503274A (zh) | 显示基板及显示装置 | |
| CN111584513B (zh) | 一种显示面板及显示装置 | |
| CN114220830B (zh) | 柔性显示面板 | |
| US10620501B2 (en) | Active matrix substrate, method for producing active matrix substrate, and liquid crystal display device | |
| US20220328594A1 (en) | Display panel and display device | |
| CN116368962A (zh) | 显示面板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |