CN103094276A - 薄膜晶体管基板及其制造方法 - Google Patents
薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN103094276A CN103094276A CN2012102872585A CN201210287258A CN103094276A CN 103094276 A CN103094276 A CN 103094276A CN 2012102872585 A CN2012102872585 A CN 2012102872585A CN 201210287258 A CN201210287258 A CN 201210287258A CN 103094276 A CN103094276 A CN 103094276A
- Authority
- CN
- China
- Prior art keywords
- patterned metal
- metal layer
- film transistor
- gate insulation
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 239000002184 metal Substances 0.000 claims abstract description 105
- 238000002360 preparation method Methods 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 20
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910003437 indium oxide Inorganic materials 0.000 claims description 10
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 239000001272 nitrous oxide Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 239000011701 zinc Substances 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims 2
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 claims 1
- QDESLCOESCMHQQ-UHFFFAOYSA-N gold(1+);oxygen(2-) Chemical compound [O-2].[Au+].[Au+] QDESLCOESCMHQQ-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 108
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 239000010408 film Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000005842 biochemical reaction Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明揭露一种薄膜晶体管基板及其制备方法。薄膜晶体管基板包含显示区域和非显示区域。非显示区域包含信号线、连接线和接触金属，其中连接线为第一图案化金属层，信号线和接触金属为第二图案化金属层。信号线通过栅绝缘层的第一通孔电性连接连接线，连接线通过护层的第二通孔电性连接接触金属。
Description
技术领域
本发明是有关于一种电路基板，明确而言，有关于一种薄膜晶体管基板。
背景技术
近年来，由于以氧化金属半导体制成的晶体管具有较高的载子迁移率(Mobility)而拥有较佳的电性表现，又制造方法也较传统薄膜晶体管简单，所以具有较高效能的氧化金属半导体薄膜晶体管的应用发展迅速。
一般薄膜晶体管以氮化硅(SiNx)作为栅绝缘层（Gate insulator）与护层（Passivasion）的材料。但在氧化金属半导体晶体管中因为考量元件漏电问题，在制程上限制必需选用高温成膜的氧化硅(SiOx)作为栅极绝缘层的材料，以及使用低温成膜的氮氧化硅(SiOxNy)作为护层的材料。
但因以低温成膜的氮氧化硅(SiOxNy)作为的护层其结构较为松散，故具有潜在性膜破洞(Pinhole)的缺陷，使得水气可能经由膜破洞进入与信号线接触反应，导致线路腐蚀而造成断线。
有鉴于此，目前仍需要一种足以克服上述薄膜晶体管基板结构与制程上的问题的技术。
发明内容
本发明的目的在于提供一种薄膜晶体管基板及其制备方法，以克服上述薄膜电晶体晶体管基板结构与制程上的问题。
因此，本发明的一方面是在提供一种薄膜晶体管基板，包含显示区域和非显示区域，并且显示区域包含薄膜晶体管、扫描线和信号线，非显示区域包含扫描线、信号线、连接线和接触金属。扫描线位于基板上的第一图案化金属层，与薄膜晶体管的栅极电性连接。信号线位于栅绝缘层上的第二图案化金属层，与薄膜晶体管的源极和漏极电性连接。连接线位于第一图案化金属层。栅绝缘层是至少覆盖部分位于第一图案化金属层的扫描线及连接线。非显示区域内的信号线与连接线以位于栅绝缘层的第一通孔电性连接，且连接线与接触金属以绝缘层中的第二通孔电性连接。
依据本发明一实施例，栅绝缘层为氧化硅(SiOx)或氮氧化硅(SiOxNy)，且栅绝缘层的成膜温度范围为约350℃至约400℃。
依据本发明另一实施例，薄膜晶体管至少包含氧化金属半导体，且此氧化金属半导体的材料为氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)或氧化锌(ZnO)。
依据本发明另一实施例，护层为氧化硅(SiOx)或氮氧化硅(SiOxNy)，且护层的成膜温度范围为约100℃至约200℃。
依据本发明又一实施例，还包含一护层覆盖于第二图案化金属层及栅绝缘层上。
本发明的又一方面是在提供一种薄膜晶体管基板的制备方法，包含：提供一基板，基板包含显示区域及非显示区域，且非显示区域位于显示区域的周围；形成一第一图案化金属层于基板上，其中第一图案化金属层包含至少一栅极、至少一扫描线及至少一连接线，其中栅极形成于显示区域，扫描线形成于显示区域及非显示区域，连接线形成于非显示区域；形成一栅绝缘层覆盖第一图案化金属层，其中非显示区域的栅绝缘层具有至少一第一通孔及至少一第二通孔，以分别露出一部分第一图案化金属层的连接线，第二通孔露出部分第一图案化金属层的连接线以作为接触垫；形成一图案化氧化金属半导体于栅绝缘层上，其中图案化氧化金属半导体相对于栅极；形成第二图案化金属层于图案化氧化金属半导体及栅绝缘层上，其中第二图案化金属层包含至少一源极、至少一漏极及至少一信号线，并且第二图案化金属层的信号线通过第一通孔与第一图案化金属层的连接线电性连接；形成护层至少覆盖显示区域的第二图案化金属层及栅绝缘层，其中护层具有至少一接触窗，以露出一部分漏极；以及形成像素电极于护层上，以通过接触窗与漏极电性连接。
依据本发明一实施例，其中护层还包含覆盖非显示区域的第二图案化金属层及栅绝缘层，且护层具有至少一开口，以露出一部分接触垫。
本发明的另一方面是在提供上述薄膜晶体管基板的制备方法，步骤包含如下。提供基板，此基板包含显示区域及非显示区域，且非显示区域位于显示区域的周围。形成第一图案化金属层于基板上，第一图案化金属层包含栅极、扫描线及连接线，栅极形成于显示区域，扫描线形成于显示区域及非显示区域，连接线形成于非显示区域。形成栅绝缘层覆盖第一图案化金属层，非显示区域的栅绝缘层具有第一通孔及第二通孔，以分别露出一部分连接线。形成图案化氧化金属半导体于栅绝缘层上，且图案化氧化金属半导体相对于栅极。形成第二图案化金属层于图案化氧化金属半导体及栅绝缘层上，第二图案化金属层包含源极、漏极、信号线及接触金属，其中信号线通过第一通孔与连接线电性连接，接触金属通过第二通孔与连接线连接。形成护层覆盖第二图案化金属层及栅绝缘层，显示区域的护层具有接触窗，以露出部分漏极，而非显示区域的护层具有开口，以露出部分接触金属。形成像素电极于护层上，以通过接触窗与漏极电性连接。
依据本发明一实施例，形成栅绝缘层的材料包含硅甲烷(Silane,SiH4)和一氧化二氮(Nitrous oxide,N2O)，且形成栅绝缘层的成膜温度范围为约350℃至约400℃，较佳为约370℃至约380℃。
依据本发明另一实施例，形成氧化金属半导体的材料为氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)或氧化锌(ZnO)。
依据本发明又一实施例，形成护层的材料包含硅甲烷和一氧化二氮，且形成护层的成膜温度范围为约100℃至约200℃，较佳为约150℃至约180℃
因此，应用本发明，可通过连接线连接信号线和接触垫，减少膜破洞的产生，有效避免外界水气进入造成线路腐蚀。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是绘示依照本发明一实施方式的薄膜晶体管基板的俯视图；
图2是绘示依照本发明一实施方式的薄膜晶体管基板的制造方法的流程图；
图3-11是绘示本发明一实施方式的制造方法的各制程阶段剖面示意图，且沿着图1的线段A-A’、B-B’及C-C’。
【主要元件符号说明】
300：薄膜晶体管基板
310：基板
312：非显示区域
314：显示区域
320：栅极
322：连接线
324：扫描线
330：栅绝缘层
332：第一通孔
334：第二通孔
340：氧化金属半导体层
345：薄膜晶体管
350：漏极
352：源极
360、360’：信号线
370：护层
372：第一开口
374：第二开口
380：像素电极
390：接触金属
210、220、230、240、250、260：步骤
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
图1是绘示依照本发明一实施方式的一种薄膜晶体管基板300的俯视图。图11是绘示沿图1的线段A-A’、B-B’和C-C’的剖面示意图。请同时参阅图1及图11。
上述的薄膜晶体管基板300包括基板310、扫描线324、连接线322、信号线360,360’、阵列排列的薄膜晶体管345和像素电极380。基板310包含显示区域314及非显示区域312，并且非显示区域312位于显示区域314的周围。在显示区域314内，包含扫描线324、信号线360、薄膜晶体管345和像素电极380，且薄膜晶体管345和像素电极380位于扫描线324及信号线360交错围出的区域内。在非显示区域312内，包含扫描线324、信号线360’和连接线322。
第一图案化金属层配置于于基板310上，用以形成栅极320、扫描线324和连接线322，扫描线324是与薄膜晶体管345的栅极320电性连接。栅绝缘层330配置于第一图案化金属层上，覆盖栅极320、扫描线324和连接线322，在非显示区域312内，栅绝缘层330具有第一通孔332和第二通孔334以分别露出部分第一图案化金属层的连接线322。第二图案化金属层配置于栅绝缘层330上，用以形成源极352、漏极350和连接线322，信号线360是与薄膜晶体管345的源极352和漏极350电性连接。如图1所示，连接线322以第一通孔332与信号线360’电性连接，且接触金属390以绝缘层330中的第二通孔334与连接线322电性连接。上述图1的说明可参考图11。
图2是绘示本发明一实施方式的薄膜晶体管基板300的制造方法的流程图，图3-8是绘示上述制造方法的一实施方式的各制程阶段剖面示意图。
在步骤210中，形成第一图案化金属层于基板310上，如图3所示。基板310包含显示区域314及非显示区域312，且非显示区域312位于显示区域314的周围，可参考图1。根据本发明的一实施例，基板310的材料为玻璃、石英、塑胶或其他高分子材料所制成。
第一图案化金属层可利用任何已知的方法来形成。在一实施方式中，在基板310上沉积整层的第一金属层，然后利用微影蚀刻制程定义出栅极320、扫描线324和连接线322。栅极320形成于显示区域314内，扫描线324形成于显示区域314及非显示区域312内，连接线322形成于非显示区域312内，可参考图1。
第一图案化金属层可为单层结构或多层金属层结构。在一实施例中，形成第一图案化金属层的材料为钨(Wu)、铬(Cr)、铜(Cu)、钼(Mo)、铝(Al)、钕(Nd)、钛(Ti)或上述的组合或上述的合金。
在步骤220中，形成栅绝缘层330覆盖第一图案化金属层，如图4所示。在非显示区域312内，栅绝缘层330具有至少一第一通孔332及至少一第二通孔334，以分别露出部分第一图案化金属的连接线322。第一通孔332露出部分连接线322以作为接触垫。
在一实施例中，使用等离子辅助化学气相沉积法(Plasma-enhancedchemical vapor deposition,PECVD)来形成栅极绝缘层，将反应气体通入反应室，反应气体可例如为硅甲烷和一氧化二氮，接着在适当的温度下发生化学反应并沉积栅绝缘层330为氧化硅(SiOx)或氮氧化硅(SiOxNy)。在本实施例中，栅绝缘层330的成膜温度范围为约350℃至约400℃，较佳为约360℃至约390℃，更佳为约370℃至约380℃。
在步骤230中，形成图案化氧化金属半导体层340于栅绝缘层330上，如图5所示，图案化氧化金属半导体层340相对于该栅极320。
图案化金属氧化物半导体层340可利用任何已知的方法来形成。在一实施例中，形成图案化金属氧化物半导体层340的方法为射频磁控溅镀法或直流溅镀法。图案化氧化金属半导体340的材料为氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化锌(ZnO)或类似的材料。
在步骤240中，形成第二图案化金属层于图案化氧化金属半导体层340及栅绝缘层330上，如图6所示，第二图案化金属层包含源极352、漏极350及信号线360,360’，并且第二图案化金属层的信号线360’通过第一通孔332与第一金属层的连接线322电性连接。
在一实施方式中，在栅绝缘层330上沉积整层的第二金属层，然后利用微影蚀刻制程定义出源极352、漏极350及信号线360,360’。源极352和漏极350形成于显示区域314内，信号线360,360’形成于显示区域314及非显示区域312内。
第二图案化金属层的材料可与第一图案化金属层的材料相同或不同。第二图案化金属层的材料可例如为钨(Wu)、铬(Cr)、铜(Cu)、钼(Mo)、铝(Al)、钕(Nd)、钛(Ti)或上述的组合或上述的合金。
在步骤250中，形成护层370于第二图案化金属层及栅绝缘层330上。在一实施方式中，护层370形成于显示区域314的第二图案化金属层的源极352、漏极350、信号线360和栅绝缘层330上，并且具有接触窗372以露出部分漏极350，如图7A所示。在另一实施方式中，护层370覆盖第二图案化金属层的源极352、漏极350、信号线360,360’和栅绝缘层330。并且在显示区域314内，护层370具有接触窗372以露出部分漏极350，在非显示区域312内的护层370具有一开口374，露出部分第一图案化金属层的连接线322以作为接触垫，如图7B所示。
在一实施例中，使用等离子辅助化学气相沉积法(Plasma-enhancedchemical vapor deposition,PECVD)来形成护层370，将硅甲烷和一氧化二氮作为反应气体通入反应室，在本实施例中，形成护层370的成膜温度范围为约100℃至约200℃，较佳为约150℃至约180℃，更佳为约160℃至约170℃，接着发生化学反应并沉积为氧化硅(SiOx)或氮氧化硅(SiOxNy)的护层370。
在步骤260中，形成像素电极380于护层370上，以通过接触窗372与漏极350电性连接，如图8所示。
在另一实施方式中，步骤210至步骤230的实施方式与上述实施方式相同。在步骤240中，形成第二图案化金属层于图案化氧化金属半导体层340及栅绝缘层330上，如图9所示，第二图案化金属层包含源极352、漏极350、信号线360,360’及接触金属390，并且接触金属390通过第二通孔334与第一图案化金属层的连接线322电性连接，信号线360’通过第一通孔332与第一图案化金属层的连接线322电性连接。
在步骤250中，形成护层370于第二图案化金属层及栅绝缘层330上。在一实施方式中，护层370形成于显示区域314的第二图案化金属层的源极352、漏极350、信号线360和栅绝缘层330上，并且具有接触窗372以露出部分漏极350，如图10A所示。在另一实施方式中，护层370覆盖第二图案化金属层的源极352、漏极350、信号线360,360’、栅绝缘层330和接触金属390，并且在显示区域314内具有接触窗372以露出部分漏极350，且在非显示区域312内具有开口374，露出部分接触金属390以作为接触垫，如图10B所示。
在步骤260中，形成像素电极380于护层370上，以通过接触窗372与漏极350电性连接，如图11所示。本实施方式的第二图案化金属层、护层370及像素电极380的具体实施方式及特征可与上述的实施方式相同。
在已知技术中，非显示区域的线路上方仅仅覆盖单层的护层，其形成的温度范围为约150℃至约200℃，低温成膜的特性使得护层结构较为松散，因此容易造成膜破洞的现象。根据本发明的实施方式，非显示区域的线路上方可覆盖单层的栅绝缘层或双层的栅绝缘层和护层，相较于护层的低温形成条件，栅绝缘层是在约350℃至约400℃的高温下成膜，因此结构较为致密，更能有效避免外界水气或空气对薄膜晶体管基板产生的伤害，进一步降低可靠度故障(RF failure)的可能。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (20)
1.一种薄膜晶体管基板，其特征在于，包含：
一基板，包含一显示区域及一非显示区域，其中该非显示区域位于该显示区域的周围；
至少一薄膜晶体管，是位于该基板上，且配置于该显示区域内；
至少一扫描线，是位于该基板上的一第一图案化金属层，与该至少一薄膜晶体管的至少一栅极电性连接，且配置于该显示区域及该非显示区域内；
至少一信号线，是位于一栅绝缘层上的一第二图案化金属层，与该至少一薄膜晶体管的至少一源极及至少一漏极电性连接，且配置于该显示区域及该非显示区域内；以及
至少一连接线，是位于该第一图案化金属层，且配置于该非显示区域内；
其中该栅绝缘层，是至少覆盖部分位于该第一图案化金属层的该至少一扫描线及该至少一连接线，且该至少一连接线与该至少一信号线于该非显示区域内，是以位于该栅绝缘层的至少一第一通孔电性连接，并且其中位于该非显示区域内具有至少一接触金属，该至少一接触金属与该至少一连接线是以位于该栅绝缘层中的至少一第二通孔电性连接。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，该栅绝缘层为氧化硅或氮氧化硅。
3.根据权利要求1所述的薄膜晶体管基板，其特征在于，该栅绝缘层的成膜温度范围为350℃至400℃。
4.根据权利要求1所述的薄膜晶体管基板，其特征在于，该薄膜晶体管至少包含一氧化金属半导体。
5.根据权利要求4所述的薄膜晶体管基板，其特征在于，该氧化金属半导体的材料为氧化铟镓锌、氧化铟镓、氧化铟锌或氧化锌。
6.根据权利要求1所述的薄膜晶体管基板，其特征在于，还包含一护层覆盖该第二图案化金属层及该栅绝缘层。
7.根据权利要求6所述的薄膜晶体管基板，其特征在于，该护层为硅氧化物或硅氮氧化物。
8.根据权利要求6所述的薄膜晶体管基板，其特征在于，该护层的成膜温度范围为100℃至200℃。
9.根据权利要求1所述的薄膜晶体管基板，其特征在于，该接触金属的材料为该第二图案化金属层的金属。
10.一种薄膜晶体管基板的制备方法，其特征在于，包含：
提供一基板，该基板包含一显示区域及一非显示区域，且该非显示区域位于该显示区域的周围；
形成一第一图案化金属层于该基板上，其中该第一图案化金属层包含至少一栅极、至少一扫描线及至少一连接线，其中该栅极形成于该显示区域，该扫描线形成于该显示区域及该非显示区域，该连接线形成于该非显示区域；
形成一栅绝缘层覆盖该第一图案化金属层，其中该非显示区域的该栅绝缘层具有至少一第一通孔及至少一第二通孔，以分别露出一部分该第一图案化金属层的该连接线，该第二通孔露出该部分该第一图案化金属层的该连接线以作为一接触垫；
形成一图案化氧化金属半导体层于该栅绝缘层上，其中该图案化氧化金属半导体层相对于该栅极；
形成一第二图案化金属层于该图案化氧化金属半导体层及该栅绝缘层上，其中该第二图案化金属层包含至少一源极、至少一漏极及至少一信号线，并且该第二图案化金属层的该信号线通过该第一通孔与该第一图案化金属层的该连接线电性连接；
形成一护层于该显示区域的该第二图案化金属层及该栅绝缘层上，其中该护层具有至少一接触窗，以露出一部分该漏极；以及
形成一像素电极于该护层上，以通过该接触窗与该漏极电性连接。
11.根据权利要求10所述的薄膜晶体管基板的制备方法，其特征在于，该护层还包含覆盖该非显示区域的该第二图案化金属层及该栅绝缘层，且该护层具有至少一开口，以露出一部分该接触垫。
12.一种薄膜晶体管基板的制备方法，其特征在于，包含：
提供一基板，该基板包含一显示区域及一非显示区域，且该非显示区域位于该显示区域的周围；
形成一第一图案化金属层于该基板上，其中该第一图案化金属层包含至少一栅极、至少一扫描线及至少一连接线，其中该栅极形成于该显示区域，该扫描线形成于该显示区域及该非显示区域，该连接线形成于该非显示区域；
形成一栅绝缘层覆盖该第一图案化金属层，其中该非显示区域的该栅绝缘层具有至少一第一通孔及至少一第二通孔，以分别露出一部分该第一图案化金属层的该连接线；
形成一图案化氧化金属半导体于该栅绝缘层上，其中该图案化氧化金属半导体相对于该栅极；
形成一第二图案化金属层于该图案化氧化金属半导体及该栅绝缘层上，其中该第二图案化金属层包含至少一源极、至少一漏极、至少一信号线及至少一接触金属，并且该第二图案化金属层的该信号线通过该第一通孔与该第一图案化金属层的该连接线电性连接，该第二图案化金属层的该接触金属通过该第二通孔以与该第一图案化金属层的该连接线电性连接；
形成一护层至少覆盖该显示区域的该第二图案化金属层及该栅绝缘层，其中该护层具有至少一接触窗，以露出一部分该漏极；以及
形成一像素电极于该护层上，以通过该接触窗与该漏极电性连接。
13.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该栅绝缘层的材料包含硅甲烷和一氧化二氮。
14.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该栅绝缘层的成膜温度范围为350℃至400℃。
15.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该栅绝缘层的成膜温度范围为370℃至380℃。
16.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该图案化氧化金属半导体的材料为氧化铟镓锌、氧化铟镓、氧化铟锌或氧化锌。
17.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，该护层还包含覆盖该非显示区域的该第二图案化金属层及该栅绝缘层上，且该护层具有至少一开口，以露出一部分该接触垫。
18.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该护层的材料包含硅甲烷和一氧化二氮。
19.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该护层的成膜温度范围为100℃至200℃。
20.根据权利要求12所述的薄膜晶体管基板的制备方法，其特征在于，形成该护层的成膜温度范围为150℃至180℃。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161552021P | 2011-10-27 | 2011-10-27 | |
| US61/552,021 | 2011-10-27 | ||
| TW101111145 | 2012-03-29 | ||
| TW101111145A TWI487038B (zh) | 2011-10-27 | 2012-03-29 | 薄膜電晶體基板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094276A true CN103094276A (zh) | 2013-05-08 |
| CN103094276B CN103094276B (zh) | 2016-03-02 |
Family
ID=48171457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210287258.5A Active CN103094276B (zh) | 2011-10-27 | 2012-08-13 | 薄膜晶体管基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8927983B2 (zh) |
| CN (1) | CN103094276B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346622A (zh) * | 2017-01-25 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN110707107A (zh) * | 2019-11-22 | 2020-01-17 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN111599853A (zh) * | 2020-06-02 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种显示基板及显示面板 |
| TWI764963B (zh) * | 2016-12-16 | 2022-05-21 | 南韓商三星顯示器有限公司 | 基板、電子裝置及具有其之顯示裝置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102594921B1 (ko) * | 2016-10-31 | 2023-10-26 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102333549B1 (ko) * | 2017-07-05 | 2021-11-30 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070029626A1 (en) * | 1999-11-05 | 2007-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| CN101345197A (zh) * | 2004-01-29 | 2009-01-14 | 株式会社半导体能源研究所 | 接触空穴、半导体器件、液晶显示器及el显示器的制法 |
| US20110175080A1 (en) * | 2010-01-15 | 2011-07-21 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor |
-
2012
- 2012-08-13 CN CN201210287258.5A patent/CN103094276B/zh active Active
- 2012-08-19 US US13/589,172 patent/US8927983B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070029626A1 (en) * | 1999-11-05 | 2007-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| CN101345197A (zh) * | 2004-01-29 | 2009-01-14 | 株式会社半导体能源研究所 | 接触空穴、半导体器件、液晶显示器及el显示器的制法 |
| US20110175080A1 (en) * | 2010-01-15 | 2011-07-21 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI764963B (zh) * | 2016-12-16 | 2022-05-21 | 南韓商三星顯示器有限公司 | 基板、電子裝置及具有其之顯示裝置 |
| CN108346622A (zh) * | 2017-01-25 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN108346622B (zh) * | 2017-01-25 | 2021-02-02 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| US11171160B2 (en) | 2017-01-25 | 2021-11-09 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
| CN110707107A (zh) * | 2019-11-22 | 2020-01-17 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN110707107B (zh) * | 2019-11-22 | 2022-03-11 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN111599853A (zh) * | 2020-06-02 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种显示基板及显示面板 |
| CN111599853B (zh) * | 2020-06-02 | 2023-04-18 | 京东方科技集团股份有限公司 | 一种显示基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130105790A1 (en) | 2013-05-02 |
| US8927983B2 (en) | 2015-01-06 |
| CN103094276B (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8304782B2 (en) | Array substrate | |
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| CN103094276B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| CN102856389B (zh) | 薄膜晶体管及其制造方法 | |
| CN103247531B (zh) | 薄膜晶体管及其制作方法及显示器 | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| WO2015096371A1 (zh) | 一种电极引出结构、阵列基板以及显示装置 | |
| CN103094203B (zh) | 阵列基板及其制造方法 | |
| CN101267003A (zh) | 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法 | |
| US10663820B2 (en) | Display substrate, its manufacturing method, and display device | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20150034943A1 (en) | Thin film transistor array substrate | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| CN111048524A (zh) | 阵列基板及制备方法、显示面板 | |
| CN103021942B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104362127A (zh) | 薄膜晶体管基板的制作方法及制造设备 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US7763416B2 (en) | Fabrication method of active device array substrate | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN202977421U (zh) | 阵列基板及显示装置 | |
| CN101533805B (zh) | 像素结构及其制造方法 | |
| CN102569413A (zh) | 薄膜晶体管及其制造方法 | |
| TWI487038B (zh) | 薄膜電晶體基板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |