CN108346622A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN108346622A
CN108346622A CN201710061083.9A CN201710061083A CN108346622A CN 108346622 A CN108346622 A CN 108346622A CN 201710061083 A CN201710061083 A CN 201710061083A CN 108346622 A CN108346622 A CN 108346622A
Authority
CN
China
Prior art keywords
layer
electrode layer
lead district
reflective pixel
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710061083.9A
Other languages
English (en)
Other versions
CN108346622B (zh
Inventor
苏磊
张正东
周刚
杨小飞
代科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710061083.9A priority Critical patent/CN108346622B/zh
Priority to PCT/CN2017/116952 priority patent/WO2018137441A1/zh
Priority to US16/063,885 priority patent/US11171160B2/en
Publication of CN108346622A publication Critical patent/CN108346622A/zh
Application granted granted Critical
Publication of CN108346622B publication Critical patent/CN108346622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

一种阵列基板及其制备方法、显示面板，该制备方法包括：提供包括显示区和位于所述显示区外围的引线区的衬底基板，在所述引线区中形成连接电极的过程中保留用于对其进行构图工艺的第一光刻胶层，然后在所述衬底基板上沉积反射像素电极层薄膜并对其进行构图工艺以在所述显示区中形成反射像素电极层且在所述引线区内去除所述反射像素电极层薄膜以暴露出所述第一光刻胶层，然后同时去除所述反射像素电极层上用于对所述反射像素电极层薄膜进行构图的第二光刻胶层和所述引线区内的所述第一光刻胶层。上述第一光刻胶层可防止形成反射像素电极层时用的腐蚀液其它部件造成腐蚀；第一光刻胶层与第二光刻胶层同时去除可以省掉一次光刻胶清洗工艺。

Description

阵列基板及其制备方法、显示面板
技术领域
本发明的实施例涉及一种阵列基板及其制备方法、显示面板。
背景技术
由全反射阵列基板制备的显示面板在显示过程可不需要背光，通过在阵列基板的表面上制备例如金属反射像素电极层可以将外界环境中入射的光线进行反射以进行图像显示，从而可以实现显示面板的轻薄化、低重量和低功耗等。
发明内容
本公开至少一实施例提供了一种阵列基板及其制备方法、显示面板以解决以上问题。
本公开至少一实施例提供一种阵列基板的制备方法，包括：提供衬底基板，所述衬底基板包括显示区和位于所述显示区外围的引线区；在所述引线区内形成接触垫；在所述显示区内于所述衬底基板上形成源漏电极层；在所述衬底基板上沉积连接电极层薄膜并对其进行构图工艺以在所述引线区中的衬底基板上形成连接电极，保留覆盖于所述连接电极上的用以进行构图工艺的第一光刻胶层；在所述衬底基板沉积反射像素电极层薄膜并对其进行构图工艺以在所述显示区中形成反射像素电极层且在所述引线区内去除所述反射像素电极层薄膜以暴露出所述第一光刻胶层；同时去除所述反射像素电极层上用于对所述反射像素电极层薄膜进行构图的第二光刻胶层和所述引线区内的所述第一光刻胶层；其中，所述反射像素电极层与所述源漏电极层电连接，所述连接电极至少部分与所述接触垫电连接。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述显示区中的衬底基板上形成栅电极层。
例如，在本公开至少一实施例提供的制备方法中，所述栅电极层和所述接触垫可以为同层形成。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述衬底基板上在所述源漏电极层上形成钝化层，然后对所述钝化层进行构图，以在所述显示区内于所述钝化层中形成第一过孔，其中，所述源漏电极层与所述反射像素电极层通过所述第一过孔电连接，在所述引线区中在所述钝化层中形成第二过孔，所述连接电极与所述接触垫通过所述第二过孔电连接。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述显示区内于所述栅电极层上形成源漏电极层时，在所述引线区内形成信号线；在所述引线区内于所述钝化层中形成第三过孔，所述连接电极通过所述第三过孔与所述信号线电连接。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述钝化层中形成第三过孔，所述连接电极通过所述第三过孔与所述接触垫电连接。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述栅电极层和所述接触垫之上形成栅绝缘层，所述源漏电极层形成在所述栅绝缘层之上；在所述钝化中形成所述第二过孔时，还在所述栅绝缘层中形成暴露所述接触垫的第四过孔。
例如，本公开至少一实施例提供的制备方法还可以包括：在所述栅绝缘层上形成有源层，然后在所述有源层上形成所述源漏电极层。
本公开的至少一实施例提供一种阵列基板，包括：衬底基板，包括显示区和位于所述显示区外围的引线区；依次设置于所述显示区的衬底基板上的栅电极层、源漏电极层和反射像素电极层；依次设置于所述引线区的衬底基板上的接触垫和连接电极；其中，所述反射像素电极层与所述源漏电极层电连接，所述连接电极至少部分与所述接触垫电连接，且所述反射像素电极层和所述连接电极由不同的薄膜形成。
例如，在本公开至少一实施例提供的阵列基板中，所述连接电极的材料可以包括透明导电材料。
例如，在本公开至少一实施例提供的阵列基板中，所述显示区的衬底基板上还设置有栅电极层。
例如，在本公开至少一实施例提供的阵列基板中，所述栅电极层与所述接触垫可以为同层设置。
例如，在本公开至少一实施例提供的阵列基板中，所述栅电极层与所述接触垫可以为同层设置。
例如，本公开至少一实施例提供的阵列基板还可以包括设置于所述衬底基板上的钝化层，其中，所述钝化层位于所述显示区的部分位于所述反射像素电极层和所述源漏电极层之间，所述钝化层位于所述引线区的部分位于所述连接电极和所述接触垫之间。
例如，在本公开至少一实施例提供的阵列基板中，所述显示区中的所述钝化层中可以设置有第一过孔，所述源漏电极层与所述反射像素电极层通过所述第一过孔电连接，所述引线区中的所述钝化层中设置有第二过孔，所述连接电极形成于所述钝化层之上，并且通过所述第二过孔与所述接触垫电连接。
例如，本公开至少一实施例提供的阵列基板还可以包括在所述引线区中设置于所述钝化层和所述衬底基板之间的信号线，其中，所述引线区中的所述钝化层中设置有第三过孔，所述连接电极通过所述第三过孔与所述信号线电连接。
例如，在本公开至少一实施例提供的阵列基板中，所述源漏电极层与所述信号线可以为同层设置。
例如，本公开至少一实施例提供的阵列基板还可以包括设置于所述衬底基板上的栅绝缘层，其中，所述显示区中的所述栅绝缘层设置于所述栅电极层和所述源漏电极层之间，所述引线区中的所述栅绝缘层设置于所述接触垫和所述信号线之间。
例如，在本公开至少一实施例提供的阵列基板中，在所述引线区中的所述栅绝缘层中设置有第四过孔，所述第四过孔暴露所述接触垫并与所述第二过孔连通。
本公开至少一实施例提供一种显示面板可以包括上述任一的阵列基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a为本公开一实施例提供的显示基板显示区的横截面结构示意图；
图1b为本公开一实施例提供的显示基板引线区的横截面结构示意图；
图2为本公开一实施例提供的显示基板制备方法流程图；
图3a～11a为图2所示的显示基板制备方法中显示区的横截面结构示意图；
图3b～11b为图2所示的显示基板制备方法中引线区的横截面结构示意图。
附图标记：
100-衬底基板；111-栅电极层；112-接触垫；120-栅绝缘层；131-源漏电极层；132-信号线；140-钝化层；151-第一过孔；152-第三过孔；153-第二过孔；154-第四过孔；160-连接电极；161-连接电极层薄膜；170-第一光刻胶层；180-反射像素电极层；181-反射像素电极层薄膜；190-第二光刻胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
一种全反射基板的制备过程需要六次掩膜工艺，依次制备栅电极、有源层、源漏电极层、过孔、ITO层和金属反射像素电极层。在形成金属反射像素电极层的过程中，因ITO的致密性不够，在外围区域中刻蚀金属层的过程中腐蚀液会透过ITO层并对例如外围区域中过孔处的其他部件(例如外围区域中的信号线)造成腐蚀。并且，该制备全反射显示基板的方法的步骤过多，制备成本高。
本公开的至少一个实施例提供了一种阵列基板及其制备方法、显示面板。该阵列基板包括：衬底基板，包括显示区和位于显示区外围的引线区；依次设置于显示区的衬底基板上的源漏电极层和反射像素电极层；依次设置于引线区的衬底基板上的接触垫和连接电极；反射像素电极层与源漏电极层电连接，连接电极至少部分与接触垫电连接，且反射像素电极层和连接电极由不同的薄膜形成。反射像素电极层可以兼具像素电极和反射的功能，连接电极可将位于不同层的接触垫引出，或将位于不同层的接触垫和信号线连通以进行信号的传输。
需要说明的是，连接电极可以为导电连接线。该导电连接线可以在例如位于不同层的元件例如信号线和接触垫之间形成桥接。
例如，在本公开的实施例中，显示区的衬底基板上还设置有栅电极层。需要说明的是，在一些实施例中，栅电极层和接触垫可以为单独设置；在另一些实施例中，栅电极层和接触垫可以为同层设置的结构(具体参考下述本公开实施例中的相应内容)。上述两者的设置方式与本公开实施例的技术方案无关，所以为便于解释本公开技术方案，在本公开下述实施例中，以栅电极层和接触垫为同层设置为例进行说明。本公开的一实施例提供了一种阵列基板，图1a为本公开一实施例提供的显示基板显示区的横截面结构示意图；图1b为本公开一实施例提供的显示基板引线区的横截面结构示意图。
例如，如图1a所示，阵列基板的显示区部分包括衬底基板100、源漏电极层131和反射像素电极层180。反射像素电极层180与源漏电极层131电连接，反射像素电极层180在显示区中充当像素电极作用同时，还具有反射功能。反射像素电极层180可以将环境中入射的光线进行反射，从而将反射光线从反射像素电极层180对应的像素区域中射出，从而进行显示。如此，包括本阵列基板的例如显示面板等器件可不需要再额外设置例如提供背光的光源设备等。
例如，如图1b所示，阵列基板的引线区部分包括衬底基板100、接触垫112、信号线132和连接电极160，其中连接电极160与信号线132(例如数据线)电连接。连接电极160可以将位于不同层的接触垫112和信号线132连通，并例如还可以与驱动器电连接。
例如，在上述实施例中，阵列基板还可以包括位于显示区中的衬底基板100上的栅电极层111。栅电极层111和源漏电极层131属于显示区域中的子像素单元中作为开关元件或驱动元件的薄膜晶体管，栅电极层111对应于薄膜晶体管的栅极，而源漏电极层131则对应于源极或漏极。该栅极例如与栅线电连接或一体形成；并且，该薄膜晶体管的源极和漏极中不与反射像素电极层180电连接的一个，例如与数据线等电连接。
在图1b中，连接电极160可以将位于不同层的接触垫112和131信号线132连通，然而本公开的实施例不限于此，在引线区中接触垫112不是与位于不同层的信号线132电连接，而是与位于同一层的其他信号线(例如栅线)电连接，再通过连接电极160与例如驱动器电连接。
在本公开的实施例中，如图1a和1b所示，连接电极160和反射像素电极层180由不同的薄膜形成，连接电极160在反射像素电极层180之前形成，即先例如通过构图工艺形成连接电极160再通过构图工艺形成反射像素电极层180。在例如通过构图工艺形成连接电极160时，不清除连接电极160上覆盖的光刻胶层(例如为第一光刻胶层，图中未示出)。之后通过构图工艺形成反射像素电极层180时，连接电极160与接触垫112或信号线132连通处的位置上覆盖有第一光刻胶层。在反射像素电极层180形成过程中，由于第一光刻胶层的存在，在引线区中，用于对反射像素电极层180进行刻蚀的腐蚀液不会透过连接电极160对接触垫112或信号线132造成腐蚀，从而对引线区中的电路连通进行保护。
例如，在本公开实施例提供的阵列基板中，反射像素电极层的材料例如可以包括铝、银、金、铬或钼等具有反射作用的导电材料。
例如，在本公开实施例提供的阵列基板中，连接电极的材料包括透明导电材料。例如连接电极的材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓、氧化镓锌、氧化锌、氧化铟、氧化铝锌或碳纳米管等。
例如，在本公开实施例所提供的阵列基板中，栅电极层与接触垫例如可以为同层结构。例如两者可以通过在衬底基板上沉积栅电极层薄膜后通过构图工艺同时形成。例如，栅电极层或接触垫的材料可以包括铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；栅电极层或接触垫的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；栅电极层或接触垫的材料还可以为铝或铝合金等。
例如，在本公开实施例所提供的阵列基板中，源漏电极层与信号线例如可以为同层结构。例如两者可以通过在衬底基板上沉积源漏电极层薄膜后通过构图工艺同时形成。例如，源漏电极层或信号线的材料可以为金属材料，可以形成单层或多层结构，例如，形成为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构等。
例如，在本公开实施例所提供的阵列基板中，如图1a和图1b所示，还包括设置在衬底基板100上的钝化层140。例如如图1a所示，在显示区中的钝化层140部分位于反射像素电极层180和源漏电极层131之间。例如如图1b所示，在引线区中的钝化层140部分位于连接电极160和接触垫112之间。钝化层140的材料例如可以包括氮化硅(SiNx)或者氧化硅(SiOx)等。
例如，在本公开实施例所提供的阵列基板中，如图1a所示，显示区中的钝化层140中设置有第一过孔151，源漏电极层161与反射像素电极层180通过第一过孔151电连接。反射像素电极层180例如连通至源漏电极层161的漏极，可以充当像素电极的作用；反射像素电极层180还可以反射光线，从而可以对例如环境中的光线进行反射，用于进行反射显示。
例如，在本公开实施例所提供的阵列基板中，如图1b所示，引线区中的钝化层140中设置有第二过孔152，连接电极160与信号线132通过第二过孔152电连接。例如连接电极160与信号线132至少部分重叠，在重叠部分设置第二过孔152。
例如，在本公开实施例所提供的阵列基板中，如图1b所示，引线区中的钝化层140中设置有第三过孔153，连接电极160与信号线132通过第三过孔153电连接。
例如，在本公开实施例所提供的阵列基板中，如图1a和图1b所示，衬底基板100上还设置有栅绝缘层120，位于显示区中的栅绝缘层120部分设置于源漏电极层131和栅电极层111之间，位于引线区中的栅绝缘层120部分设置于信号线132和接触垫112之间。栅绝缘层120的材料例如可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。薄膜晶体管的有源层(未示出)例如形成在栅绝缘层上，源漏电极层131与该有源层电连接，且该有源层可以为非晶硅、多晶硅、氧化物半导体层等。
例如，在本公开实施例所提供的阵列基板中，如图1a和图1b所示，在引线区中的栅绝缘层120中设置有第四过孔154，第四过孔154暴露接触垫112并与第二过孔152连通。
本公开至少一实施例提供了一种阵列基板的制备方法，该方法包括:提供衬底基板，衬底基板包括显示区和位于显示区外围的引线区；在引线区内形成接触垫；在显示区内于衬底基板上形成源漏电极层；在衬底基板上沉积连接电极层薄膜并对其进行构图工艺以在引线区中的衬底基板上形成连接电极，保留覆盖于连接电极上的用以进行构图工艺的第一光刻胶层；在衬底基板沉积反射像素电极层薄膜并对其进行构图工艺以在显示区中形成反射像素电极层且在引线区内去除反射像素电极层薄膜以暴露出第一光刻胶层；同时去除反射像素电极层上用于对反射像素电极层薄膜进行构图的第二光刻胶层和引线区内的第一光刻胶层；其中，反射像素电极层与源漏电极层电连接，连接电极至少部分与接触垫电连接。
图2为本公开一实施例提供的显示基板制备方法流程图。例如如图2所示，本实施例中显示基板的制备方法包括：
S1：提供衬底基板，该衬底基板包括显示区和位于显示区外围的引线区。
S2：在引线区的衬底基板上形成接触垫，在显示区的衬底基板上形成源漏电极层。
例如，在本实施例提供的制备方法中，还可以在显示区的衬底基板上形成栅电极层。例如，栅电极层还可以与接触垫同时形成，即为同层设置；源漏电极层例如可以与信号线同时形成，即为同层设置。
S3：在衬底基板上沉积连接电极层薄膜并对其进行构图工艺以在引线区中的衬底基板上形成连接电极，保留覆盖于连接电极上的用以进行构图工艺的第一光刻胶层；不需要对第一光刻胶层进行去除或剥离工艺，即省去去除第一光刻胶层的工艺步骤。
S4：在衬底基板沉积反射像素电极层薄膜并对其进行构图工艺以在显示区中形成反射像素电极层且在引线区内去除反射像素电极层薄膜以暴露出第一光刻胶层。
S5：同时去除反射像素电极层上用于对反射像素电极层薄膜进行构图的第二光刻胶层和引线区内的第一光刻胶层。
在例如图2所示的实施例中，反射像素电极层与源漏电极层电连接，连接电极至少部分与接触垫电连接。
例如，本公开实施例提供的制备方法还可以包括：在显示区中的衬底基板上形成栅电极层。例如，在本公开实施例提供的制备方法中，栅电极层和所述接触垫可以为同层形成。该过程在上述实施例的如图2所示的流程中已做解释，在此不做赘述。
例如，本公开实施例提供的制备方法还可以包括：在衬底基板上在源漏电极层上形成钝化层，然后对钝化层进行构图，以在显示区内于钝化层中形成第一过孔，其中，源漏电极层与反射像素电极层通过第一过孔电连接，在引线区中在钝化层中形成第二过孔，连接电极与接触垫通过第二过孔电连接。
例如，本公开实施例提供的制备方法还可以包括：在显示区内于栅电极层上形成源漏电极层时，在引线区内形成信号线；在引线区内于钝化层中形成第三过孔，连接电极通过第三过孔与信号线电连接。
例如，本公开实施例提供的制备方法还可以包括：在钝化层中形成第三过孔，连接电极通过第三过孔与接触垫电连接。
例如，本公开实施例提供的制备方法还可以包括：在栅电极层和接触垫之上形成栅绝缘层，源漏电极层形成在栅绝缘层之上；在钝化中形成第二过孔时，还可以在栅绝缘层中形成暴露接触垫的第四过孔。第二过孔与第四过孔彼此相通。
例如，本公开实施例提供的制备方法还可以包括：在栅绝缘层上形成有源层，然后在有源层上形成源漏电极层。
为便于理解，本公开实施例中的一个示例提供了阵列基板的制备方法，图3a～11a和图3b～11b为图2所示本示例中阵列基板制备方法中的横截面结构示意图。图3a～11a为图2所示的显示基板制备方法中显示区的横截面结构示意图；图3b～11b为图2所示的显示基板制备方法中引线区的横截面结构示意图。
需要说明的是，在本实施例的示例中，除本公开的描述的结构及其制备工艺和过程之外，其他的结构及其制备工艺和过程例如可以与常规的相同。为便于解释本公开的技术方案，本示例中所示阵列基板的制备为形成钝化层之后的过程。
如图3a所示，在显示区的衬底基板100上依次形成栅电极层111、栅绝缘层120、源漏电极层131和钝化层140；如图3b所示，在引线区中的衬底基板100上依次形成接触垫112、栅绝缘层120、信号线132和钝化层140。例如，该衬底基板100可以为玻璃基板。接触垫112例如可以与栅电极层111同层设置且由同一构图工艺形成；信号线132例如可以与源漏电极层131同层设置且由同一构图工艺形成。
例如，形成薄膜晶体管中的一种示范性的制备方法可以包括：在衬底上沉积一层栅电极薄膜，通过对该栅电极薄膜进行构图工艺处理以在显示区中形成栅电极层，在引线区中形成接触垫。在形成有栅电极层的衬底基板上沉积一层栅绝缘层。在栅绝缘层上沉积一层有源层薄膜，并对其进行构图工艺处理以形成有源层。例如，制备该有源层的材料可以包括非晶硅、多晶硅、氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
在形成有有源层的衬底基板上沉积一层源漏电极层薄膜并对其进行构图工艺以在显示区形成源漏电极层，在引线区形成信号线。在形成有源漏电极层和信号线的衬底基板上沉积一层钝化层。
如图4a所示，在显示区中的衬底基板100上的钝化层140中通过构图工艺形成第一过孔151；如图4b所示，在引线区中的衬底基板100上的钝化层140中通过构图工艺形成第二过孔152和第三过孔153。第一过孔151、第二过孔152和第三过孔153为同一构图工艺形成。
例如，引线区中的栅绝缘层120在第二过孔152处形成第四过孔154，该第四过孔154与第二过孔152相连通。第二过孔152和第四过孔154暴露接触垫112。需要说明的是，第二过孔152和第四过孔154例如可以通过一次构图工艺同时形成；例如第二过孔152和第四过孔154也可以分别形成，即形成栅绝缘层120后在其中形成第四过孔154以暴露接触垫112，然后形成钝化层153后在其中形成与第四过孔154连通的第二过孔152。
在本示例中，构图工艺例如为光刻构图工艺，其例如包括：在需要被构图的结构层上涂覆光刻胶层，使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案对结构层进行蚀刻，然后可选地去除光刻胶图案。
如图5a所示，在显示区中的衬底基板100上沉积一层连接电极层薄膜161；如图5b所示，在引线区中的衬底基板100上沉积一层连接电极层薄膜161。连接电极层薄膜161通过第三过孔153与信号线电连接；连接电极层薄膜161通过第二过孔152与接触垫电连接。
如图6a所示，在显示区的连接电极层薄膜161上涂覆一层第一光刻胶层170；在引线区的连接电极层薄膜161上涂覆一层第一光刻胶层170。
如图7a和图7b所示，对显示区和引线区中的连接电极层薄膜161进行构图工艺处理以在引线区中形成连接电极160。例如进行曝光、显影、刻蚀等工艺，去除显示区中的连接电极层薄膜161和第一光刻胶层170，引线区中的连接电极160上保留第一光刻胶层170，即不需对构图工艺之后的第一光刻胶层170进行清除工艺。
如图8a和图8b所示，在显示区和引线区中的衬底基板100上沉积一层反射像素电极层薄膜181。显示区中的反射像素电极层薄膜181与源漏电极层131通过第一过孔151电连接。
如图9a和图9b所示，在显示区和引线区中的反射像素电极层薄膜181上沉积一层第二光刻胶层190。
如图10a和图10b所示，对显示区和引线区中的反射像素电极层薄膜181进行构图工艺处理以在显示区中形成反射像素电极层180，而在引线区中的反射像素电极层薄膜181被例如刻蚀掉。
在对反射像素电极层薄膜181进行例如刻蚀的过程中，因为第二过孔和第三过孔处的连接电极上覆盖有第一光刻胶层，腐蚀液不会进入第二过孔和第三过孔中，从而不会对接触垫或信号线造成腐蚀。
如图11a和图11b所示，清除掉显示区中的第二光刻胶层和引线区中的第一光刻胶层。第一光刻胶层和第二光刻胶层通过一道清洗工艺共同清除，在保护阵列基板信号线连通的同时简化了其制备工艺。
需要说明的是，在本示例中，显示区和引线区中的工艺步骤为同时进行的，例如沉积连接电极层薄膜则为在显示区和引线区的衬底基板上同时进行，同样的，对连接电极层薄膜进行构图工艺，则为在显示区和引线区中同时对连接电极层薄膜进行构图工艺处理。
本公开至少一实施例提供一种显示面板，包括上述实施例中任一的阵列基板。
该显示面板的一个示例为液晶显示面板，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的反射像素电极层用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。
该显示面板的再一个示例为电子纸显示面板，其中，阵列基板上形成有电子墨水层，每个像素单元的反射像素电极层作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
本发明的实施例提供一种阵列基板及其制备方法、显示面板，并且具有以下至少一项有益效果：
(1)显示区中的反射像素电极层兼具像素电极和反射的功能，提高了光的反射率。
(2)在显示区中形成反射像素电极层的过程中，在引线区中的连接电极上仍覆盖有第一光刻胶层，从而防止用于制备反射像素电极层的腐蚀液透过连接电极对接触垫或信号线造成的腐蚀。
(3)用于制备引线区中连接电极的第一光刻胶层与用于制备显示区中的反射像素电极层的第二光刻胶层一同清除，由此可以省去一道单独清除第一光刻胶层的清洗工艺，降低成本。
对于本公开，还有以下几点需要说明：
(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，本发明的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种阵列基板的制备方法，包括：
提供衬底基板，所述衬底基板包括显示区和位于所述显示区外围的引线区；
在所述引线区内形成接触垫；
在所述显示区内于所述衬底基板上形成源漏电极层；
在所述衬底基板上沉积连接电极层薄膜并对其进行构图工艺以在所述引线区中的衬底基板上形成连接电极，保留覆盖于所述连接电极上的用以进行构图工艺的第一光刻胶层；
在所述衬底基板沉积反射像素电极层薄膜并对其进行构图工艺以在所述显示区中形成反射像素电极层且在所述引线区内去除所述反射像素电极层薄膜以暴露出所述第一光刻胶层；
同时去除所述反射像素电极层上用于对所述反射像素电极层薄膜进行构图的第二光刻胶层和所述引线区内的所述第一光刻胶层；
其中，所述反射像素电极层与所述源漏电极层电连接，所述连接电极至少部分与所述接触垫电连接。
2.根据权利要求1所述的制备方法，还包括：在所述显示区中的衬底基板上形成栅电极层。
3.根据权利要求2所述的制备方法，其中，所述栅电极层和所述接触垫为同层形成。
4.根据权利要求1-3任一所述的制备方法，还包括：
在所述衬底基板上在所述源漏电极层上形成钝化层，然后对所述钝化层进行构图，以在所述显示区内于所述钝化层中形成第一过孔，
其中，所述源漏电极层与所述反射像素电极层通过所述第一过孔电连接，在所述引线区中在所述钝化层中形成第二过孔，所述连接电极与所述接触垫通过所述第二过孔电连接。
5.根据权利要求4所述的制备方法，还包括：
在所述显示区内于所述栅电极层上形成源漏电极层时，在所述引线区内形成信号线；
在所述引线区内于所述钝化层中形成第三过孔，所述连接电极通过所述第三过孔与所述信号线电连接。
6.根据权利要求4所述的制备方法，还包括：在所述栅电极层和所述接触垫之上形成栅绝缘层，所述源漏电极层形成在所述栅绝缘层之上；
在所述钝化中形成所述第二过孔时，还在所述栅绝缘层中形成暴露所述接触垫的第四过孔。
7.根据权利要求4所述的制备方法，还包括：在所述栅绝缘层上形成有源层，然后在所述有源层上形成所述源漏电极层。
8.一种阵列基板，包括：
衬底基板，包括显示区和位于所述显示区外围的引线区；
依次设置于所述显示区的衬底基板上的源漏电极层和反射像素电极层；
依次设置于所述引线区的衬底基板上的接触垫和连接电极；
其中，所述反射像素电极层与所述源漏电极层电连接，所述连接电极至少部分与所述接触垫电连接，且所述反射像素电极层和所述连接电极由不同的薄膜形成。
9.根据权利要求8所述的阵列基板，其中，所述连接电极的材料包括透明导电材料。
10.根据权利要求8所述的阵列基板，其中，所述显示区的衬底基板上还设置有栅电极层。
11.根据权利要求10所述的阵列基板，其中，所述栅电极层与所述接触垫同层设置。
12.根据权利要求8-11任一所述的阵列基板，还包括设置于所述衬底基板上的钝化层，
其中，所述钝化层位于所述显示区的部分位于所述反射像素电极层和所述源漏电极层之间，所述钝化层位于所述引线区的部分位于所述连接电极和所述接触垫之间。
13.根据权利要求12所述的阵列基板，其中，所述显示区中的所述钝化层中设置有第一过孔，所述源漏电极层与所述反射像素电极层通过所述第一过孔电连接，
所述引线区中的所述钝化层中设置有第二过孔，所述连接电极形成于所述钝化层之上，并且通过所述第二过孔与所述接触垫电连接。
14.根据权利要求12所述的阵列基板，还包括在所述引线区中设置于所述钝化层和所述衬底基板之间的信号线，
其中，所述引线区中的所述钝化层中设置有第三过孔，所述连接电极通过所述第三过孔与所述信号线电连接。
15.根据权利要求14所述的阵列基板，其中，所述源漏电极层与所述信号线同层设置。
16.根据权利要求14所述的阵列基板，还包括设置于所述衬底基板上的栅绝缘层，
其中，所述显示区中的所述栅绝缘层设置于所述栅电极层和所述源漏电极层之间，所述引线区中的所述栅绝缘层设置于所述接触垫和所述信号线之间。
17.根据权利要求16所述的阵列基板，其中，在所述引线区中的所述栅绝缘层中设置有第四过孔，所述第四过孔暴露所述接触垫并与所述第二过孔连通。
18.一种显示面板，包括权利要求8-17中任一项所述的阵列基板。
CN201710061083.9A 2017-01-25 2017-01-25 阵列基板及其制备方法、显示面板 Active CN108346622B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710061083.9A CN108346622B (zh) 2017-01-25 2017-01-25 阵列基板及其制备方法、显示面板
PCT/CN2017/116952 WO2018137441A1 (zh) 2017-01-25 2017-12-18 阵列基板及其制备方法、显示面板
US16/063,885 US11171160B2 (en) 2017-01-25 2017-12-18 Array substrate, manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710061083.9A CN108346622B (zh) 2017-01-25 2017-01-25 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN108346622A true CN108346622A (zh) 2018-07-31
CN108346622B CN108346622B (zh) 2021-02-02

Family

ID=62962416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061083.9A Active CN108346622B (zh) 2017-01-25 2017-01-25 阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US11171160B2 (zh)
CN (1) CN108346622B (zh)
WO (1) WO2018137441A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164364A (zh) * 2018-12-07 2019-08-23 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN110707107A (zh) * 2019-11-22 2020-01-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2023221198A1 (zh) * 2022-05-17 2023-11-23 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法、显示面板和显示装置
WO2024011533A1 (zh) * 2022-07-14 2024-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165718A1 (en) * 2002-03-01 2003-09-04 Hung-Heui Hsu Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the method
CN103094276A (zh) * 2011-10-27 2013-05-08 元太科技工业股份有限公司 薄膜晶体管基板及其制造方法
CN203561812U (zh) * 2013-10-12 2014-04-23 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN104516140A (zh) * 2013-09-27 2015-04-15 乐金显示有限公司 显示装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR101420428B1 (ko) * 2007-10-09 2014-07-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
CN102650784B (zh) 2012-01-21 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、液晶显示器件及其修复方法
CN103293727B (zh) 2012-06-29 2016-02-17 上海中航光电子有限公司 液晶显示装置的阵列基板
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
CN104538356B (zh) * 2015-01-07 2017-10-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165718A1 (en) * 2002-03-01 2003-09-04 Hung-Heui Hsu Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the method
CN103094276A (zh) * 2011-10-27 2013-05-08 元太科技工业股份有限公司 薄膜晶体管基板及其制造方法
CN104516140A (zh) * 2013-09-27 2015-04-15 乐金显示有限公司 显示装置及其制造方法
CN203561812U (zh) * 2013-10-12 2014-04-23 北京京东方光电科技有限公司 一种阵列基板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164364A (zh) * 2018-12-07 2019-08-23 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN110164364B (zh) * 2018-12-07 2021-08-17 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US11222586B2 (en) 2018-12-07 2022-01-11 Boe Technology Group Co., Ltd. Display panel, manufacturing method thereof, and display device
CN110707107A (zh) * 2019-11-22 2020-01-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN110707107B (zh) * 2019-11-22 2022-03-11 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2023221198A1 (zh) * 2022-05-17 2023-11-23 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法、显示面板和显示装置
WO2024011533A1 (zh) * 2022-07-14 2024-01-18 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US20210202529A1 (en) 2021-07-01
WO2018137441A1 (zh) 2018-08-02
CN108346622B (zh) 2021-02-02
US11171160B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
CN100399193C (zh) 掩模
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
US7369202B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
CN108346622A (zh) 阵列基板及其制备方法、显示面板
KR20080023109A (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
CN106684036B (zh) 阵列基板及其制备方法、显示装置
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR20130025269A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR100926429B1 (ko) 액정표시장치 및 그 제조방법
KR101066484B1 (ko) 액정표시소자의 제조방법
JP2002124680A (ja) アレイ基板及びその製造方法
KR100556699B1 (ko) 액정표시패널의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100697368B1 (ko) 박막트랜지스터-액정표시패널의 제조방법
KR20130051214A (ko) 박막 트랜지스터 기판과 그 제조방법
KR20130020288A (ko) 박막트랜지스터 기판 및 그 제조방법
KR20080060682A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant