CN104538356B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104538356B
CN104538356B CN201510007956.9A CN201510007956A CN104538356B CN 104538356 B CN104538356 B CN 104538356B CN 201510007956 A CN201510007956 A CN 201510007956A CN 104538356 B CN104538356 B CN 104538356B
Authority
CN
China
Prior art keywords
photoresist
area
array base
base palte
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510007956.9A
Other languages
English (en)
Other versions
CN104538356A (zh
Inventor
舒适
孙双
吕志军
徐传祥
谷耀辉
秦广奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510007956.9A priority Critical patent/CN104538356B/zh
Publication of CN104538356A publication Critical patent/CN104538356A/zh
Application granted granted Critical
Publication of CN104538356B publication Critical patent/CN104538356B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，用以简化制作工艺，降低生产成本。所述方法包括在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，该方法还包括：在有机绝缘层上沉积多层金属层；在多层金属层上涂覆光刻胶，使用掩膜板对光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；光刻胶部分保留区对应形成阵列基板周边引线的区域，光刻胶完全保留区对应形成像素电极的区域；对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
现有技术薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)是利用背光源提供光线，因此现有技术TFT-LCD的功耗较大。随着低功耗和户外显示的市场需求，反射型薄膜晶体管液晶显示器(Reflective Type Thin FilmTransistor Liquid Crystal Display，RT-TFT-LCD)得到越来越广泛的应用，反射型TFT-LCD是利用周围的环境光反射显示图像，因此，反射型LCD可以在较低的功耗下显示画面。
如图1所示，现有技术反射型TFT-LCD阵列基板包括显示区10和周边引线区11，具体的，该阵列基板包括衬底基板12，位于衬底基板上的栅极13，位于栅极上的栅极绝缘层14，位于栅极绝缘层14上的有源层15，位于有源层15上的源极16和漏极17，位于源极16和漏极17上的钝化层18，位于钝化层18上的有机绝缘层19，位于有机绝缘层19上的像素电极100和阵列基板周边引线101，其中，像素电极100和阵列基板周边引线101同层制作。由于反射型TFT-LCD阵列基板要求像素电极100是反射率较高的金属，目前常用的像素电极100的材料是铝钕(AlNd)合金或纯铝(Al)，AlNd合金或纯Al的反射率很高，但AlNd合金或纯Al的化学性质不稳定，在空气中或高温下会被严重氧化，使得阵列基板周边引线101接触电阻变大，会导致反射型TFT-LCD阵列基板的信号异常。
为了解决这个问题，现有技术提供了另一种反射型TFT-LCD阵列基板，这种反射型TFT-LCD阵列基板的具体结构与图1相似，不同的是，将像素电极100与阵列基板周边引线101采用不同的金属制作，如：像素电极100采用高反射率金属AlNd合金或纯Al制作，阵列基板周边引线101采用抗氧化性较强的金属钼(Mo)制作。这种反射型TFT-LCD阵列基板虽然避免了阵列基板周边引线101接触电阻变大的问题，但在具体制作工艺中需要分两步制作不同的金属，分别形成像素电极100和阵列基板周边引线101，制作工艺复杂，制作过程时间较长，生产成本较高。
综上所述，现有技术反射型TFT-LCD阵列基板制作工艺复杂，制作过程时间较长，生产成本较高。
发明内容
本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以简化制作工艺，降低生产成本。
本发明实施例提供的一种阵列基板的制作方法，包括在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，其中，该方法还包括：
在所述有机绝缘层上沉积多层金属层；
在所述多层金属层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成阵列基板周边引线的区域，所述光刻胶完全保留区对应形成像素电极的区域；
对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线。
由本发明实施例提供的阵列基板的制作方法，由于该方法包括：在所述有机绝缘层上沉积多层金属层；在所述多层金属层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成阵列基板周边引线的区域，所述光刻胶完全保留区对应形成像素电极的区域；对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线，本发明实施例中仅需要沉积一层多层金属层，通过对该金属层涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，并对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区的多层金属层进行刻蚀，形成像素电极和阵列基板周边引线，与现有技术在制作像素电极和阵列基板周边引线时需要沉积两次不同的金属层相比，本发明具体实施例能够简化制作工艺，降低生产成本。
较佳地，所述掩膜板为半色调掩模板或灰色调掩模板。
这样，采用半色调掩模板或灰色调掩模板在实际制作过程中更加方便、简单。
较佳地，所述对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线，具体包括：
通过第一次刻蚀，去除光刻胶完全去除区的多层金属层；
去除光刻胶部分保留区的光刻胶；
通过第二次刻蚀，去除光刻胶部分保留区的多层金属层中的表面金属层，形成阵列基板周边引线；
去除光刻胶完全保留区的光刻胶，形成像素电极。
这样，采用上述方法形成阵列基板周边引线和像素电极，在实际制作过程中更加方便、简单。
较佳地，所述第一次刻蚀采用湿法刻蚀。
这样，当第一次刻蚀采用湿法刻蚀时，能够更方便的将暴露出来的多层金属层刻蚀去掉。
较佳地，所述第二次刻蚀采用干法刻蚀。
这样，当第二次刻蚀采用干法刻蚀时，能够更好的保证仅刻蚀掉多层金属层的表面金属层。
较佳地，所述多层金属层中表面金属层的材料选择高反射率的金属，表面金属层下方的金属层的材料选择抗氧化性的金属。
这样，采用该多层金属层制作得到的像素电极和周边引线，既能满足像素区的反射率，又能保证周边引线具有较高的抗氧化性。
较佳地，所述多层金属层从下到上依次为钼、铝钕、钼、铝钕，或所述多层金属层从下到上依次为铜、铝钕。
这样，当沉积的多层金属层从下到上依次为钼、铝钕、钼、铝钕，或多层金属层从下到上依次为铜、铝钕时，在实际生产过程中，能够更好的保证制作得到的产品的稳定性。
较佳地，在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，具体包括：
在衬底基板上通过构图工艺制作栅极；
在所述栅极上制作栅极绝缘层；
在所述栅极绝缘层上通过构图工艺制作有源层；
在所述有源层上通过构图工艺制作源漏极；
在所述源漏极上通过构图工艺制作钝化层；
在所述钝化层上通过构图工艺制作有机绝缘层。
这样，通过上述方法制作薄膜晶体管更加方便、简单。
本发明实施例还提供了一种阵列基板，所述阵列基板为采用上述方法制作得到的阵列基板。
由于本发明实施例提供的阵列基板是采用上述方法制作得到的，因此，该阵列基板的制作过程中的制作成本较低。
本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
由于本发明实施例提供的显示装置包括上述的阵列基板，因此该显示装置在生产过程中的生产成本也较低。
附图说明
图1为现有技术反射型TFT-LCD的结构示意图；
图2为本发明实施例提供的一种阵列基板的制作方法流程图；
图3为本发明实施例提供的一种制作像素电极和阵列基板周边引线的方法流程图；
图4-图10分别为本发明实施例提供的一种阵列基板在制作过程中的不同阶段的结构示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以简化制作工艺，降低生产成本。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的阵列基板的制作方法。
如图2所示，本发明具体实施例提供了一种阵列基板的制作方法，包括在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，该方法还包括：
S201、在所述有机绝缘层上沉积多层金属层；
S202、在所述多层金属层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成阵列基板周边引线的区域，所述光刻胶完全保留区对应形成像素电极的区域；
S203、对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线。
优选地，本发明具体实施例中对涂覆在多层金属层上的光刻胶进行曝光时，采用的掩膜板为半色调掩模板或灰色调掩模板。
如图3所示，本发明具体实施例对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线，具体包括如下步骤：
S301、通过第一次刻蚀，去除光刻胶完全去除区的多层金属层；
S302、去除光刻胶部分保留区的光刻胶；
S303、通过第二次刻蚀，去除光刻胶部分保留区的多层金属层中的表面金属层，形成阵列基板周边引线；
S304、去除光刻胶完全保留区的光刻胶，形成像素电极。
优选地，本发明具体实施例中第一次刻蚀采用湿法刻蚀，第二次刻蚀采用干法刻蚀。
下面结合附图4-附图10详细说明本发明具体实施例制作阵列基板的方法。
如图4所示，本发明具体实施例中首先在衬底基板12上通过构图工艺制作栅极13，本发明具体实施例中的衬底基板12为玻璃基板或柔性基板，制作得到的栅极13为单层金属，也可以为多层金属，本发明具体实施例并不对栅极的具体材料做限定。本发明具体实施例中的构图工艺主要包括：光刻胶涂覆、曝光、显影、刻蚀和去胶等处理，在衬底基板12上通过构图工艺制作栅极13的具体过程与现有技术相同，这里不进行赘述。接着，在栅极13上制作栅极绝缘层14，栅极绝缘层14可以为氧化硅(SiO2)，也可以为氮化硅(SiN)，本发明具体实施例并不对栅极绝缘层14的具体材料做限定，栅极绝缘层14的具体制作过程与现有技术相同，这里不进行赘述。接着，在栅极绝缘层14上通过构图工艺制作有源层15，在有源层15上通过构图工艺制作源极16和漏极17，在源极16和漏极17上通过构图工艺制作钝化层18，在钝化层18上通过构图工艺制作有机绝缘层19，本发明具体实施例中有源层15、源极16和漏极17、钝化层18和有机绝缘层19的具体制作过程与现有技术相同，这里不进行赘述。另外，本发明具体实施例中仅以底栅型的薄膜晶体管为例进行介绍，并不对薄膜晶体管的具体类型做限定，本发明具体实施例还适用于顶栅型等其它类型的薄膜晶体管。
如图5所示，本发明具体实施例在有机绝缘层19上沉积多层金属层50。本发明具体实施例多层金属层50中表面金属层501的材料选择高反射率的金属，表面金属层501下方的金属层502的材料选择抗氧化性的金属。优选地，本发明具体实施例中的表面金属层501选择反射率较高的铝钕(AlNd)金属，表面金属层501下方的金属层502选择抗氧化性的金属钼(Mo)或金属铜(Cu)。具体地，本发明具体实施例沉积的多层金属层50从下到上依次为Mo、AlNd、Mo、AlNd，或者本发明具体实施例沉积的多层金属层50从下到上依次为Cu、AlNd，当然，多层金属层还可以为其它类型的金属层，只要满足表面金属层的反射率较高，表面金属层下方的金属层的抗氧化性较高即可，本发明具体实施例以多层金属层50从下到上依次为Mo、AlNd、Mo、AlNd为例介绍。在实际生产过程中，为了保证生产工艺制作出来的产品的稳定性以及信号的正常传输，将最下层的金属Mo的厚度制作为到将与最下层的金属Mo接触的金属AlNd的厚度制作为到将中间层的金属Mo的厚度制作为到将最上层即表面层的金属AlNd的厚度制作为到
如图6所示，在多层金属层50上涂覆光刻胶60，使用掩膜板对光刻胶60曝光、显影，形成光刻胶完全去除区，即图中没有被光刻胶覆盖的区域，光刻胶部分保留区601以及光刻胶完全保留区602，其中，光刻胶部分保留区601对应形成阵列基板周边引线的区域，光刻胶完全保留区602对应形成像素电极的区域，本发明具体实施例中光刻胶完全保留区602中的光刻胶的厚度大于光刻胶部分保留区601中的光刻胶的厚度。优选地，本发明具体实施例使用的掩膜板为半色调掩模板或灰色调掩模板，当本发明具体实施例中涂覆的光刻胶60为正性光刻胶时，在曝光过程中，需要形成光刻胶完全去除区对应的掩膜板的位置为完全透光区，即在曝光过程中，该区域中的光线能够100％通过；需要形成光刻胶部分保留区对应的掩膜板的位置为部分透光区，即在曝光过程中，该区域中的光线不能完全通过，如：该区域仅有50％的光线可以通过；需要形成光刻胶完全保留区对应的掩膜板的位置为完全不透光区，即在曝光过程中，该区域中的光线不能通过。当本发明具体实施例中涂覆的光刻胶60为负性光刻胶时，在曝光过程中，需要形成光刻胶完全去除区对应的掩膜板的位置为完全不透光区，即在曝光过程中，该区域中的光线不能通过；需要形成光刻胶部分保留区对应的掩膜板的位置为部分透光区，即在曝光过程中，该区域中的光线不能完全通过，如：该区域仅有50％的光线可以通过；需要形成光刻胶完全保留区对应的掩膜板的位置为完全透光区，即在曝光过程中，该区域中的光线能够100％通过。
接着，通过第一次刻蚀，去除光刻胶完全去除区的多层金属层，如图7所示，优选地，本发明具体实施例中的第一次刻蚀采用湿法刻蚀，湿法刻蚀过程中采用的刻蚀液体为能够刻蚀金属Mo和金属AlNd的刻蚀液，第一次刻蚀后，仅在像素电极的区域和阵列基板周边引线的区域保留多层金属层50，其余区域均没有多层金属层。
接着，去除光刻胶部分保留区的光刻胶，如图8所示，优选地，本发明具体实施例通过灰化的方法去除光刻胶部分保留区的光刻胶，此时，阵列基板周边引线的区域保留的多层金属层50暴露出来。本发明具体实施例在去除光刻胶部分保留区的光刻胶时，由于光刻胶完全保留区中的光刻胶的厚度大于光刻胶部分保留区中的光刻胶的厚度，因此，此时光刻胶完全保留区的光刻胶仅被去除掉一部分，此时像素电极的区域仍然被光刻胶60覆盖。
接着，通过第二次刻蚀，去除光刻胶部分保留区的多层金属层中的表面金属层，形成阵列基板周边引线，如图9所示，优选地，本发明具体实施例中的第二次刻蚀采用干法刻蚀，本发明具体实施例通过选择刻蚀气体，将阵列基板周边引线区域的多层金属层中的表面金属层AlNd刻蚀去掉，形成阵列基板周边引线Mo-AlNd-Mo，由于阵列基板周边引线的表面金属层为金属Mo，而金属Mo的抗氧化性较强，化学性质较稳定，在空气中或在高温下几乎不会被氧化，因此当采用本发明具体实施例提供的阵列基板周边引线Mo-AlNd-Mo进行信号传输时，不会导致信号异常，另外，阵列基板周边引线Mo-AlNd-Mo中的金属AlNd能够很好的降低周边引线的电阻，能够更好的保证周边引线的接触电阻和稳定性，使得信号能够正常传输。
接着，去除光刻胶完全保留区的光刻胶，形成像素电极，如图10所示，优选地，本发明具体实施例通过剥离光刻胶的方法去除光刻胶完全保留区的光刻胶，本发明具体实施例中形成的像素电极为Mo-AlNd-Mo-AlNd，像素电极的表面金属层为金属AlNd，金属AlNd的反射性较强，因此，本发明具体实施例制作得到的阵列基板能够很好的对环境光进行反射。
综上所述，本发明具体实施例提供一种阵列基板的制作方法，由于该制作方法中仅需要沉积一层多层金属层，通过构图工艺将该多层金属层制作为像素电极和阵列基板周边引线，与现有技术在制作像素电极和阵列基板周边引线时需要沉积两次不同的金属层相比，本发明具体实施例能够简化制作工艺，降低生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种阵列基板的制作方法，包括在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，其特征在于，该方法还包括：
在所述有机绝缘层上沉积多层金属层，所述多层金属层中表面金属层的材料选择高反射率的金属，表面金属层下方的金属层的材料选择抗氧化性的金属；所述多层金属层从下到上依次为钼、铝钕、钼、铝钕，或所述多层金属层从下到上依次为铜、铝钕；
在所述多层金属层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成阵列基板周边引线的区域，所述光刻胶完全保留区对应形成像素电极的区域；
对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线。
2.根据权利要求1所述的方法，其特征在于，所述掩膜板为半色调掩模板或灰色调掩模板。
3.根据权利要求1所述的方法，其特征在于，所述对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和阵列基板周边引线，具体包括：
通过第一次刻蚀，去除光刻胶完全去除区的多层金属层；
去除光刻胶部分保留区的光刻胶；
通过第二次刻蚀，去除光刻胶部分保留区的多层金属层中的表面金属层，形成阵列基板周边引线；
去除光刻胶完全保留区的光刻胶，形成像素电极。
4.根据权利要求3所述的方法，其特征在于，所述第一次刻蚀采用湿法刻蚀。
5.根据权利要求3所述的方法，其特征在于，所述第二次刻蚀采用干法刻蚀。
6.根据权利要求1所述的方法，其特征在于，在衬底基板上制作栅极、栅极绝缘层、有源层、源漏极、钝化层和有机绝缘层，具体包括：
在衬底基板上通过构图工艺制作栅极；
在所述栅极上制作栅极绝缘层；
在所述栅极绝缘层上通过构图工艺制作有源层；
在所述有源层上通过构图工艺制作源漏极；
在所述源漏极上通过构图工艺制作钝化层；
在所述钝化层上通过构图工艺制作有机绝缘层。
7.一种阵列基板，其特征在于，所述阵列基板为采用权利要求1-6任一权项所述方法制作得到的阵列基板。
8.一种显示装置，其特征在于，所述装置包括权利要求7所述的阵列基板。
CN201510007956.9A 2015-01-07 2015-01-07 一种阵列基板及其制作方法、显示装置 Expired - Fee Related CN104538356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510007956.9A CN104538356B (zh) 2015-01-07 2015-01-07 一种阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510007956.9A CN104538356B (zh) 2015-01-07 2015-01-07 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104538356A CN104538356A (zh) 2015-04-22
CN104538356B true CN104538356B (zh) 2017-10-03

Family

ID=52853859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510007956.9A Expired - Fee Related CN104538356B (zh) 2015-01-07 2015-01-07 一种阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN104538356B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105789121A (zh) * 2016-05-27 2016-07-20 京东方科技集团股份有限公司 全反射阵列基板及其制备方法、显示器件
CN106629581B (zh) * 2016-12-23 2021-04-23 江苏鲁汶仪器有限公司 全湿法腐蚀形成器件结构的方法
CN108346622B (zh) * 2017-01-25 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110828381B (zh) * 2019-10-22 2022-04-26 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825571A (zh) * 2005-01-20 2006-08-30 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101051134A (zh) * 2006-04-06 2007-10-10 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825571A (zh) * 2005-01-20 2006-08-30 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101051134A (zh) * 2006-04-06 2007-10-10 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备

Also Published As

Publication number Publication date
CN104538356A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN100466182C (zh) 金属导线、电极及薄膜晶体管阵列基板的制造方法
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN104538356B (zh) 一种阵列基板及其制作方法、显示装置
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
CN101170086A (zh) 制备薄膜晶体管基底的方法
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN102629573A (zh) 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN105304646A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN104375348A (zh) 阵列基板及其制造方法和全反射式液晶显示器
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN105446037B (zh) 显示基板及其制作方法、显示器件
US8647902B2 (en) Method of manufacturing array substrate for liquid crystal display device
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN100454559C (zh) 一种tft矩阵结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171003