CN100385671C - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN100385671C
CN100385671C CNB2004100381298A CN200410038129A CN100385671C CN 100385671 C CN100385671 C CN 100385671C CN B2004100381298 A CNB2004100381298 A CN B2004100381298A CN 200410038129 A CN200410038129 A CN 200410038129A CN 100385671 C CN100385671 C CN 100385671C
Authority
CN
China
Prior art keywords
film transistor
thin
ohmic contact
electrode
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100381298A
Other languages
English (en)
Other versions
CN1551367A (zh
Inventor
李垌默
南承熙
吴载映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1551367A publication Critical patent/CN1551367A/zh
Application granted granted Critical
Publication of CN100385671C publication Critical patent/CN100385671C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种薄膜晶体管阵列基板包括：基板上的选通线；基板上的数据线，其与选通线交叉而限定了像素区；在选通线和数据线的交叉点处形成的薄膜晶体管，所述薄膜晶体管包括基板上形成的栅极、在栅极和基板上形成的栅绝缘层、在栅绝缘层上形成的半导体层、半导体层上的欧姆接触层、以及欧姆接触层上的源极和漏极；以及处于像素区内并与薄膜晶体管的漏极相连的透明电极材料，其中，所述栅绝缘层包括位于所述数据线和透明电极材料之下并覆盖所述选通线的栅绝缘图案。

Description

薄膜晶体管阵列基板及其制造方法
本发明要求2003年5月6日提交的韩国专利申请No.P2003-28642的优先权，在此将其引入作为参考。
技术领域
本发明涉及阵列基板以及制造阵列基板的方法，更具体地，本发明涉及薄膜晶体管阵列基板以及制造薄膜晶体管阵列基板的方法。
背景技术
通常，液晶显示(LCD)设备利用感应电场控制液晶材料的透光率来显示图像。LCD设备包含形成在上基板上的公共电极和形成在下基板上的像素电极，其中通过公共电极和像素电极之间形成的感应电场来控制液晶材料的透光率。LCD设备包括面对面地连接在一起的薄膜晶体管(TFT)阵列基板(下基板)和滤色器阵列基板(上基板)。另外，在上下基板之间设置了隔垫以在它们之间提供均匀的单元间隙，液晶材料注入在由隔垫提供的单元间隙中。TFT阵列基板包括多个信号线、多个薄膜晶体管、以及用于提供液晶配向的配向膜。滤色器阵列基板包括用于产生彩色光的滤色器、用于防止光泄漏的黑底(black matrix)、以及用于提供液晶配向的配向膜。
因为TFT阵列基板的制造涉及包含多次掩模处理的半导体制造工艺，所以制造工艺很复杂而且成本很高。为了解决这个问题，开发了需要更少掩模处理的TFT阵列基板。相应地，因为一次掩模处理包含各个子处理，如薄膜淀积、清洗、光刻、刻蚀、光刻胶剥离、以及检查处理，所以开发了四掩模工艺。
图1是根据现有技术的薄膜晶体管阵列基板的平面图。
图1的平面图显示了现有技术的采用四掩模工艺的薄膜晶体管阵列基板，图2是现有技术的沿图1的I-I’截面的剖面图。在图1和图2中，TFT阵列基板包括选通线2和数据线4，它们在下基板45上交叉，其间有栅绝缘膜46。另外，在选通线2和数据线4的各个交叉点处形成有TFT6，在选通线2和数据线4的交叉点限定的像素区内形成有像素电极14，在选通线2和存储电极22之间的重合部分形成有存储电容20，选通焊盘24与选通线2相连，数据焊盘30与数据线4相连。
TFT 6响应于沿选通线2传输的选通信号，从而沿数据线4传输的像素信号加到了像素电极14上。相应地，TFT 6包括与选通线2相连的栅极8、与数据线4相连的源极10、以及与像素电极14相连的漏极12。另外，TFT 6包括覆盖栅极8的有源层48，在TFT 6和栅极8之间有栅绝缘膜46，从而在源极10和漏极12之间限定了一个沟道。另外，数据线4、下数据焊盘电极32以及存储电极22分别位于有源层48上面，其中在有源层48上形成有欧姆接触层50，与数据线4形成欧姆接触，源极10、漏极12、下数据焊盘电极32以及存储电极22位于欧姆接触层50上。通过穿透钝化膜52的第一接触孔13连接到TFT 6的漏极12上的像素电极14形成在像素区5内。
在图1和图2中，在通过TFT 6接收像素信号的像素电极14和接收基准电压的公共电极之间形成电场。相应地，TFT阵列基板和滤色器阵列基板之间的液晶材料(未示出)的液晶分子由于介电各向异性而旋转。因此，像素区5内的透光率根据液晶分子的旋转量而变化，从而产生了图像。
在图2中，存储电容20由通过穿透存储电极22和钝化膜52的第二接触孔21而连接的存储电极22(其覆盖选通线2，栅绝缘膜46、有源层48和欧姆接触层50位于它们之间)和像素电极14构成。因此，存储电容20使像素信号可以传输到像素电极14，以稳定地保持，直到下一个像素信号传输到像素电极14。
在图2中，选通焊盘24由从选通线2延伸出来的选通焊盘下电极26和通过穿透栅绝缘膜46和钝化膜52的第三接触孔27连接到选通焊盘下电极26上的选通焊盘上电极28构成。虽然没有示出，选通焊盘24连接到选通驱动器上，向选通线2提供选通信号。
在图2中，数据焊盘30由从数据线4延伸出来的下数据焊盘电极32和通过穿透钝化膜52的第四接触孔33连接到下数据焊盘电极32上的上数据焊盘电极34构成。虽然没有示出，数据焊盘30连接到数据驱动器上，向数据线2提供数据信号。
图3A至图3D是剖面图，显示了根据现有技术制造图2的薄膜晶体管阵列基板的方法。在图3A中，利用第一掩模处理在下基板45上形成包括选通线2、栅极8和选通焊盘下电极26的第一导电图案组。例如，通过淀积技术(如溅射)，在下基板45上形成栅金属层，以形成包含铝的双栅金属层。然后，利用第一掩模进行光刻和刻蚀处理，对栅金属层进行构图，以形成包括选通线2、栅极8和选通焊盘下电极26的第一导电图案组。
在图3B中，在具有第一导电图案组的下基板45上形成栅绝缘膜46。然后，利用第二掩模处理在栅绝缘膜46上形成包括有源层48和欧姆接触层50的半导体图案组和包括数据线4、源极10、漏极12、下数据焊盘电极32和存储电极22的第二导电图案组。例如，通过淀积技术(如等离子增强化学汽相沉积(PECVD)和溅射)在具有第一导电图案组的下基板45上顺序地形成栅绝缘膜46、非晶硅层、n+非晶硅层和源/漏金属层。栅绝缘膜46由无机绝缘材料制成，如氧化硅(SiOx)或者氮化硅(SiNx)，源/漏金属层由钼(Mo)、钛(Ti)、钽(Ta)或者钼合金制成。
然后，利用第二掩模，通过光刻工艺在源/漏金属层上形成光刻胶图案。相应地，利用具有与TFT的沟道区相对应的衍射曝光区的衍射曝光掩模作为第二掩模。从而，沟道区的光刻胶图案的高度低于与其它区域相对应的其它光刻胶图案。接着，通过湿法刻蚀工艺，利用所述其它光刻胶图案对源/漏金属层进行构图，从而提供包括数据线4、源极10、与源极10集成为一体的漏极12以及存储电极22的第二导电图案组。接着，通过干法刻蚀工艺，利用同一光刻胶图案同时对非晶硅层和n+非晶硅层进行构图，提供了欧姆接触层50和有源层48。
然后，通过灰化处理从沟道区去除光刻胶图案的高度较低的部分，利用干法刻蚀工艺刻蚀沟道区的源极、源/漏金属图案和欧姆接触层50。这样，沟道区的有源层48露出，使源极10与漏极12电隔离。接着，利用剥离工艺去除第二导电图案组上的光刻胶图案的剩余部分。
在图3C中，利用第三掩模处理，在具有第二导电图案组的栅绝缘膜46上形成包含第一、第二、第三和第四接触孔13、21、27和33的钝化层52。例如，通过淀积技术(如PECVD)在具有第二导电图案组的栅绝缘膜46上整体地形成钝化膜52。然后，利用第三掩模，通过光刻和刻蚀处理对钝化膜52进行构图，形成第一、第二、第三和第四接触孔13、21、27和33。第一接触孔13穿透钝化膜52，露出漏极12的一部分，第二接触孔21穿透钝化膜52，露出存储电极22的一部分。第三接触孔27穿透钝化膜52和栅绝缘膜46，露出选通焊盘下电极26的一部分，第四接触孔33穿透钝化膜52，露出下数据焊盘电极32的一部分。当使用具有高的干法刻蚀率的金属(如钼(Mo))作为源/漏金属时，第一接触孔13、第二接触孔21和第四接触孔33分别穿透源极12、存储电极22和下数据焊盘电极32的暴露部分。另外，钝化膜52由无机绝缘材料制成，如栅绝缘膜46，或者由介电常数小的有机绝缘材料构成，如丙稀酸有机化合物、苯并环丁烯(BCB)或全氟环丁烷(PFCB)。
在图3D中，利用第四掩模处理在钝化膜52上形成包含像素电极14、选通焊盘上电极28和上数据焊盘电极34的第三导电图案组。例如，通过淀积技术(如溅射)，在钝化膜52上涂布透明导电膜，并利用第四掩模，通过光刻和刻蚀对其进行构图。该透明导电膜可以由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)制成。相应地，第三导电图案组包括像素电极14、选通焊盘上电极28和上数据焊盘电极34。像素电极14具有通过第一接触孔13与漏极12电连接的第一端，以及通过第二接触孔21与存储电极22电连接的第二端。另外，选通焊盘上电极28通过第三接触孔27与选通焊盘下电极26电连接，上数据焊盘电极34通过第四接触孔33与下数据焊盘电极32电连接。
然而，如上所述，TFT阵列基板和TFT阵列基板制造方法包括四掩模工艺，其包括复杂、单独的制造工艺，制造成本较高。
发明内容
因此，本发明致力于薄膜晶体管阵列基板以及制造薄膜晶体管阵列基板的方法，其基本上解决了由于现有技术的局限和缺点而导致的一个或更多个问题。
本发明的一个目的是提供一种制造成本更低的薄膜晶体管阵列基板。
本发明的另一个目的是提供一种制造工艺更简单并且成本更低的薄膜晶体管阵列基板制造方法。
本发明其它的特征和优点会在下面的说明中得到阐述，一部分会通过说明书而明了，或者由本发明的实践而体验到。通过以下说明书、权利要求书以及附图中具体指出的结构，可以实现和获得本发明的各个目的和其它优点。
为了实现这些和其它优点，根据本发明的目的，一种薄膜晶体管阵列基板包括：基板上的选通线；基板上的数据线，其与选通线交叉而限定了像素区；在选通线和数据线的交叉点处形成的薄膜晶体管，所述薄膜晶体管包括基板上形成的栅极、在栅极和基板上形成的栅绝缘层、在栅绝缘层上形成的半导体层、半导体层上的欧姆接触层、以及欧姆接触层上的源极和漏极；处于像素区内并与薄膜晶体管的漏极相连的透明电极材料；具有与所述数据线相连的下数据焊盘电极的数据焊盘；以及与所述选通线相连的选通焊盘，其中，所述栅绝缘层包括位于所述数据线和透明电极材料之下并覆盖所述选通线的栅绝缘图案，其中所述透明电极材料在所述栅绝缘图案上延伸，该基板特征在于：所述栅绝缘图案从所述栅极延伸出来覆盖所述选通线。
另一方面，一种制造薄膜晶体管阵列基板的方法包括：在基板上形成包含选通线、选通焊盘和薄膜晶体管的栅极的第一导电图案，该薄膜晶体管与该选通线相连；在基板上形成包含第一导电图案组的栅绝缘膜；形成包含与选通线交叉的数据线、与数据线相连的薄膜晶体管的源极、以及薄膜晶体管的漏极的第二导电图案组、欧姆接触层、以及用于形成薄膜晶体管的沟道区的半导体层；形成包含与漏极相连的透明电极材料的第三导电图案组；以及利用第二和第三导电图案组作为掩模对栅绝缘膜和欧姆接触层进行刻蚀。
应该理解，上面的概述和下面的详细说明都是示例性的和解释性的，用于为权利要求书所限定的本发明提供进一步的解释。
附图说明
附图帮助更好地理解本发明，构成这个说明书的一部分，解释了本发明的实施例，并与说明书一起解释本发明的原理。图中：
图1是根据现有技术的薄膜晶体管阵列基板的平面图；
图2是根据现有技术的图1中I-I’截面的剖面图；
图3A至3D是根据现有技术的制造图2所示薄膜晶体管阵列基板的方法的剖面图；
图4是根据本发明的示例性薄膜晶体管阵列基板的平面图；
图5是根据本发明的图4中II-II’截面的剖面图；
图6是根据本发明的与图4所示薄膜晶体管阵列基板类似的另一个示例性薄膜晶体管阵列基板的剖面图；
图7A是根据本发明的薄膜晶体管阵列基板制造方法的示例性的第一掩模处理的平面图；
图7B是根据本发明的图7A所示的示例性第一掩模处理的剖面图；
图8A至8C是根据本发明的图7A和7B所示的示例性第一掩模处理的剖面图；
图9A是根据本发明的薄膜晶体管阵列基板制造方法的示例性第二掩模处理的平面图；
图9B是根据本发明的示例性第二掩模处理的剖面图；
图10A至10E是根据本发明的图9A和9B所示的示例性第二掩模处理的剖面图；
图11A是根据本发明的薄膜晶体管阵列基板制造方法的示例性第三掩模处理的平面图；
图11B是根据本发明的示例性第三掩模处理的剖面图；
图12A至12D是根据本发明的图11A和11B所示的示例性第三掩模处理的剖面图；
图13A至12E是根据本发明的另一个示例性的薄膜晶体管阵列基板制造方法的剖面图。
具体实施方式
现在对本发明的优选实施例进行说明，附图中显示了一些示例。
图4是根据本发明的示例性薄膜晶体管阵列基板的平面图，图5是根据本发明的图4中II-II’截面的剖面图。在图4和图5中，TFT阵列基板可以包括：形成在下基板145上并相互交叉的选通线102和数据线104，它们之间可以具有栅绝缘图案146；形成在选通线102和数据线104的各个交叉处的TFT 106；由选通线102和数据线104的交叉点限定的像素区105内的像素电极114；在选通线102和像素电极114之间的重合部分形成的存储电容120；从选通线102延伸出来的选通焊盘24；以及与数据线104连接的数据焊盘130。
栅绝缘图案146可以具有与数据线104、TFT 106的沟道区、源极110、漏极112和像素电极114相似的图案，并且可以覆盖选通线102和栅极108。相应地，TFT 106可以响应于沿选通线102传输的选通信号，从而沿数据线104传输的像素信号可以加到像素电极114上。因此，TFT106可以包含与选通线102相连的栅极108、与数据线104相连的源极110以及与像素电极114相连的漏极112。另外，薄膜晶体管106可以包含与栅极108重合的有源层148，在薄膜晶体管106和栅极108之间有栅绝缘图案146，从而在源极110和漏极112之间限定了一个沟道区。
在图5中，有源层148可以位于数据线114和下数据焊盘电极132之下，并可以被欧姆接触层150覆盖，从而与数据线104、漏极112和下数据焊盘电极132进行欧姆接触。另外，像素电极114可以直接与薄膜晶体管106的漏极112连接，并可以位于像素区105之内。因此，可以在接收通过TFT 106提供的像素信号的像素电极114和接收基准电压的公共电极(未示出)之间产生电场。从而，由于所感应的电场而在TFT阵列基板和滤色器基板之间排列的液晶分子会由于介电各向异性而旋转。因此，像素区105内的透光率会根据液晶分子的旋转量而变化，从而产生图像。
存储电容120可以包含选通线102和与选通线102重合的像素电极114，之间有栅绝缘膜146。因此，存储电容120使得像素电极114中加载的像素信号可以稳定地保持，直到在像素电极114中加载了下一个像素信号。另外，选通焊盘126可以从选通线102延伸出去，从而具有暴露的金属层结构。尽管没有示出，选通焊盘126可以连接到选通驱动器，并可以把选通驱动器提供的选通信号提供给选通线102。另外，数据焊盘130可以包括从数据线延伸出来的下数据焊盘电极132、以及与下数据焊盘电极132相连的上数据焊盘电极134，上数据焊盘电极134与栅绝缘图案146是相同的图案，如图5所示。尽管没有示出，数据焊盘130可以与数据驱动器连接，并可以把数据驱动器提供的数据信号提供给数据线104。
图6是根据本发明的与图4所示薄膜晶体管阵列基板类似的另一个示例性薄膜晶体管阵列基板的剖面图。在图6中，数据焊盘130可以从数据线104延伸出来，并可以是下数据焊盘电极132的暴露结构。因此，下数据焊盘电极132可以是和栅绝缘图案146相同的图案。如图6所示，栅绝缘图案146包括与下数据焊盘电极132的图案和/或位于下数据焊盘电极132之下的一部分有源层148和/或一部分欧姆接触层150相对应的部分。相应地，栅绝缘图案146、有源层148、欧姆接触层150和下数据焊盘电极132的侧壁部分可以重合，即沿着共同的倾斜面布置。另外，尽管没有示出，可以在形成有选通焊盘126和数据焊盘130的焊盘区域之外的图像显示区域中形成配向膜。
图7A是根据本发明的薄膜晶体管阵列基板制造方法的示例性的第一掩模处理的平面图，图7B是根据本发明的图7A所示的示例性第一掩模处理的剖面图。在图7A和图7B中，利用第一掩模处理在下基板145上形成包含选通线102、栅极108和选通焊盘126的第一导电图案组。
图8A至8C是根据本发明的图7A和7B所示的示例性第一掩模处理的剖面图。在图8A中，可以通过淀积方法(比如溅射)在下基板145上形成栅金属层142。这里，栅金属层142可以由铝(Al)系金属、钼(Mo)和铜(Cu)这样的金属制成。然后，可以在栅金属层142上整体地形成光刻胶膜，并且在下基板145上布置第一掩模200，如图8B所示。第一掩模200可以包括掩模基板204(其可以是透明材料)以及在掩模基板204的遮挡区域P2上形成的遮挡部分202。相应地，掩模基板204露出的区域可以变成曝光区P1。接下来，利用第一掩模200对光刻胶膜进行曝光，并显影，从而形成与第一掩模200的遮挡部分202相对应的光刻胶图案206。然后，可以利用光刻胶图案206，通过刻蚀处理对栅金属层进行构图，以形成包含选通线102、栅极108和选通焊盘126的第一导电图案组，如图8C所示。
图9A是根据本发明的薄膜晶体管阵列基板制造方法的示例性的第二掩模处理的平面图，图9B是根据本发明的示例性第二掩模处理的剖面图。在图9B中，可以通过淀积方法(如PECVD或溅射)在具有第一导电图案组的下基板145上形成栅绝缘膜143。栅绝缘膜143可以由无机绝缘材料(如氧化硅(SiOx)或氮化硅(SiNx))制成。
在图9B中，可以层叠包含有源层148和欧姆接触层150的半导体图案，并且可以利用第二掩模处理形成包含数据线104、漏极112和下数据焊盘电极132的第二导电图案组。
图10A至10E是根据本发明的图9A和9B所示的示例性第二掩模处理的剖面图。在图10A中，可以通过淀积技术(如PECVD和溅射)在栅绝缘膜143上顺序地形成第一半导体层147、第二半导体层149和源/漏金属层154。例如，第一半导体层147可以由未掺杂非晶硅构成，第二半导体层149可以由掺了N型或P型杂质的非晶硅构成，源/漏金属层154可以由钼(Mo)和/或铜(Cu)构成。
在图10B中，可以在源/漏金属层154上形成光刻胶膜，并且可以在下基板145上布置用于部分曝光的第二掩模160。第二掩模160可以包括由透明材料构成的掩模基板162、在掩模基板162的遮挡区域P2上形成的遮挡部分164、以及在掩模基板162的部分曝光区P3上形成的衍射曝光部分166(或半透光部分)。相应地，掩模基板162露出的区域可以变成曝光区P1。接着，可以利用第二掩模160对光刻胶膜进行曝光，然后显影，从而形成光刻胶图案168，其在与第二掩模160的衍射曝光部分166和遮挡部分164相对应的部分曝光区P3两侧的遮挡区域P2内具有阶梯部分。也就是说，位于部分曝光区P3内的光刻胶图案168可以具有第二高度H2，H2低于遮挡区域P2内的光刻胶图案168的第一高度H1。
在图10C中，可以通过湿法刻蚀工艺，利用光刻胶图案168作为掩模对源/漏金属层154进行构图。相应地，可以形成包含数据线104、漏极112和与数据线104相连的源极110的第二导电图案组，以及下数据焊盘电极132。
在图10D中，可以通过干法刻蚀工艺，利用光刻胶图案168作为掩模，对第一半导体层147和第二半导体层149进行构图，从而沿源/漏金属图案提供欧姆接触层150和有源层148。接着，可以利用氧(O2)等离子体，通过灰化处理去除部分曝光区P3中的具有第二高度H2的光刻胶图案168。相应地，遮挡区域P2中的具有第一高度H1的光刻胶图案168的高度被降低。另外，可以利用光刻胶图案168，通过刻蚀处理去除TFT106的沟道区中的第二源/漏金属层154(图10A)。相应地，漏极112可以与源极110电分离。
在图10E中，可以通过剥离处理去除留在第二导电图案组上的光刻胶图案168的各个部分。
图11A是根据本发明的薄膜晶体管阵列基板制造方法的示例性第三掩模处理的平面图，图11B是根据本发明的示例性的第三掩模处理的剖面图。在图11A和图11B中，可以利用第三掩模处理，在已经形成有半导体图案和源/漏金属图案的栅绝缘图案146上形成包含上数据焊盘电极134和像素电极114的第三导电图案组。
图12A至12D是根据本发明的图11A和11B所示的示例性第三掩模处理的剖面图。在图12A中，可以利用诸如溅射等的淀积技术在层叠有半导体图案和源/漏金属图案的栅绝缘膜143上形成透明导电膜115。透明导电膜可以由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)或者氧化铟锡锌(ITZO)制成。
在图12B中，可以在透明导电膜115上整体地形成光刻胶膜，并且可以在下基板145的上部布置第三掩模210。第三掩模210可以包括由透明材料制成的掩模基板214、以及形成在掩模基板214的遮挡区域P2上的遮挡部分212。相应地，掩模基板214露出的区域可以变成曝光区P1。然后，利用第三掩模210对光刻胶膜进行曝光，并且显影，从而在与第三掩模210的遮挡部分212相对应的遮挡区域P2中形成光刻胶图案216。
在图12C中，可以利用光刻胶图案216，通过刻蚀处理对透明导电膜115进行构图，从而可以形成包含像素电极114和上数据焊盘电极134的第三导电图案组。
在图12D中，可以利用第二和第三导电图案组作为掩模，通过干法刻蚀处理同时对栅绝缘膜143和欧姆接触层150进行构图。另外，可以去除TFT 106的沟道区中的欧姆接触层150。例如，可以去除TFT 106的沟道区的欧姆接触层150以露出有源层148，并且形成栅绝缘图案146，使得可以去除选通焊盘126上的栅绝缘膜143，以露出选通焊盘126。
更加具体地，当欧姆接触层150与栅绝缘膜143的厚度比大于1∶8时，可以把包含混合比为1∶3的六氟化硫(SF6)和氧气O2的刻蚀气体注入到真空室中，从而对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续第一段时间。例如，当欧姆接触层150的厚度是大约600并且栅绝缘膜143的厚度是大约5000
Figure C20041003812900162
时，在大约100[mTorr]的压力下施加1000W的电功率，从而通过刻蚀气体对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续90秒。相应地，栅绝缘膜143形成图案，栅绝缘图案146(图12D)露出选通焊盘126，TFT 106的沟道区的欧姆接触层150被去除，从而露出有源层148。
否则，当欧姆接触层150与栅绝缘膜143的厚度比大于1∶10时，可以把包含混合比为5∶1的四氟化碳(CF4)和氢气H2的刻蚀气体注入到真空室中，从而对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续第一段时间。例如，在大约100[mTorr]的压力下施加1000W的电功率，从而通过刻蚀气体对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续90秒。相应地，栅绝缘膜143形成图案，使得栅绝缘图案146(图12D)露出选通焊盘126，TFT 106的沟道区的欧姆接触层150被去除，从而露出有源层148。
图13A至13E是根据本发明的另一个示例性的薄膜晶体管阵列基板制造方法的剖面图。在图13A中，可以利用第一掩模处理在下基板145上形成包含选通线145、栅极108和选通焊盘126的第一导电图案组，如同参照图8A至8C所述。
然后，可以利用第二掩模处理在栅绝缘膜143上形成包含有源层148和欧姆接触层150的半导体图案、以及包含数据线104、漏极112和下数据焊盘电极132的第二导电图案组，如同参照图10A至图10E所述。
在图13A中，可以通过诸如溅射的淀积技术，在层叠有半导体图案和第二导电图案组的栅绝缘膜143上形成透明导电膜。透明导电膜可以由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锌(IZO)、或氧化铟锡锌(ITZO)制成。
在图13B中，可以在透明导电膜115上整体地形成光刻胶膜，并且在下基板145的上部布置第三掩模210。第三掩模210可以包括掩模基板214(透明材料)和在掩模基板214的遮挡区域P2上形成的遮挡部分212。相应地，露出掩模基板214的区域可以变成曝光区P1。然后，可以利用第三掩模210对光刻胶膜进行曝光，并且显影，从而在与第三掩模210的遮挡部分212相对应的遮挡区域P2中形成光刻胶图案216。
在图13C中，可以利用光刻胶图案216，通过刻蚀处理对透明导电膜115进行构图，从而形成包含像素电极114和上数据焊盘电极134的第三导电图案组。
在图13D中，可以利用第二和第三导电图案组作为掩模，通过第一干法刻蚀处理，同时对一部分的欧姆接触层150和栅绝缘膜143进行构图，从而形成栅绝缘图案146。可以形成栅绝缘图案146以去除选通焊盘126上的栅绝缘膜143，从而露出选通焊盘126。然后，可以利用第二和第三导电图案组作为掩模，通过第二干法刻蚀处理，对欧姆接触层105进行构图，从而可以去除留在TFT 106的沟道区的欧姆接触层150。也就是说，去除薄膜晶体管106的沟道区的欧姆接触层150，从而露出有源层148。
例如，当欧姆接触层150与栅绝缘膜143的厚度比大于1∶8时，可以把包含混合比为1∶3的六氟化硫(SF6)和氧气O2的刻蚀气体注入到真空室中，从而对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续第二段时间(可以短于第一段时间)。相应地，如图13D所示，栅绝缘膜143形成图案，形成了露出选通焊盘126的栅绝缘图案146，欧姆接触层150被部分刻蚀，在TFT 106的沟道区得以保留。然后，把包含混合比为1∶10的六氟化硫(SF6)和氯气Cl2的刻蚀气体注入到真空室中，从而对欧姆接触层150进行干法刻蚀，持续第三段时间。相应地，如图13E所示，完全去除了TFT 106的沟道区的欧姆接触层150，从而露出有源层148。
否则，当欧姆接触层150与栅绝缘膜143的厚度比大于约1∶10时，可以把包含混合比为5∶1的四氟化碳(CF4)和氢气H2的刻蚀气体注入到真空室中，从而对欧姆接触层150和栅绝缘膜143进行干法刻蚀，持续第二段时间(可以短于第一段时间)。相应地，如图13D所示，栅绝缘膜143形成图案，形成了露出选通焊盘126的栅绝缘图案146，在TFT 106的沟道区，一部分欧姆接触层150被部分刻蚀。然后，把包含混合比为1∶10的六氟化硫SF6和氯气Cl2的刻蚀气体注入到真空室中，从而对欧姆接触层150进行干法刻蚀，持续第三段时间。相应地，如图13E所示，完全去除了TFT 106的沟道区的欧姆接触层150，从而露出有源层148。
根据本发明，可以利用第二和第三导电图案组作为掩模同时对栅绝缘膜和欧姆接触层进行干法刻蚀。因此，可以利用三掩模工艺来制造TFT阵列基板，从而简化了制造工艺，降低了制造成本，并增加了产量。
本领域的技术人员可以认识到，在不脱离本发明的实质和范围的情况下，可以对本发明的薄膜晶体管阵列基板和制造薄膜晶体管阵列基板的方法进行各种改进和变化。因此，本发明涵盖落在所附权利要求及其等同物的范围之内的各种改进和变化。

Claims (25)

1.一种薄膜晶体管阵列基板，该基板包括：
基板上的选通线；
基板上的数据线，其与选通线交叉而限定了像素区；
在选通线和数据线的交叉点处形成的薄膜晶体管，所述薄膜晶体管包括基板上形成的栅极、在栅极和基板上形成的栅绝缘层、在栅绝缘层上形成的半导体层、半导体层上的欧姆接触层、以及欧姆接触层上的源极和漏极；
处于像素区内并与薄膜晶体管的漏极相连的透明电极材料；
具有与所述数据线相连的下数据焊盘电极的数据焊盘；以及
与所述选通线相连的选通焊盘，
其中，所述栅绝缘层包括位于所述数据线和透明电极材料之下并覆盖所述选通线的栅绝缘图案，
其中所述透明电极材料在所述栅绝缘图案上延伸，
该基板特征在于：所述栅绝缘图案从所述栅极延伸出来覆盖所述选通线。
2.如权利要求1所述的薄膜晶体管阵列基板，其中所述数据焊盘还包括与所述下数据焊盘电极相连的上数据焊盘电极。
3.如权利要求2所述的薄膜晶体管阵列基板，其中，所述上数据焊盘电极包括所述透明电极材料。
4.如权利要求3所述的薄膜晶体管阵列基板，其中所述上数据焊盘电极直接与所述下数据焊盘电极接触。
5.如权利要求4所述的薄膜晶体管阵列基板，其中，所述数据焊盘还包括所述有源层的一部分和所述欧姆接触层的一部分。
6.如权利要求5所述的薄膜晶体管阵列基板，其中，所述上数据焊盘电极的一部分接触所述有源层的所述一部分的侧部以及所述欧姆接触层的所述一部分的侧部。
7.如权利要求1所述的薄膜晶体管阵列基板，其中，所述数据焊盘还包括所述半导体层的一部分和所述欧姆接触层的一部分。
8.如权利要求7所述的薄膜晶体管阵列基板，其中，各个所述栅绝缘图案、所述半导体层的所述一部分和所述欧姆接触层的所述一部分的侧壁部分是重合的。
9.如权利要求1所述的薄膜晶体管阵列基板，其中，所述透明电极材料在所述栅绝缘图案上从所述薄膜晶体管的漏极延伸出来覆盖所述选通线。
10.如权利要求9所述的薄膜晶体管阵列基板，还包括存储电容，所述存储电容包括所述选通线、与所述选通线重合的所述栅绝缘层、以及与所述选通线重合的所述透明电极材料。
11.一种制造薄膜晶体管阵列基板的方法，该方法包括：
在基板上形成包括选通线、选通焊盘和薄膜晶体管的栅极的第一导电图案组，所述薄膜晶体管与所述选通线相连；
在具有所述第一导电图案组的所述基板上形成栅绝缘膜；
形成第二导电图案组、欧姆接触层和用于形成所述薄膜晶体管的沟道区的半导体层，所述第二导电图案组包括与所述选通线交叉的数据线、所述薄膜晶体管的与所述数据线连接的源极、以及所述薄膜晶体管的漏极；
形成包含与所述漏极相连的透明电极材料的第三导电图案组；
利用所述源极和所述漏极作为第一刻蚀掩模对所述欧姆接触层进行刻蚀，以及
利用所述第二和第三导电图案组作为第二刻蚀掩模对所述栅绝缘膜进行刻蚀，
其中，同时进行对所述欧姆接触层的刻蚀以及对所述栅绝缘膜的刻蚀。
12.如权利要求11所述的方法，其中对所述栅绝缘膜和所述欧姆接触层进行刻蚀的步骤包括：
对所述栅绝缘膜进行干法刻蚀，以在所述第一和第二导电图案组之间形成与所述第二和第三导电图案组具有相同图案的栅绝缘图案；以及
对所述薄膜晶体管的欧姆接触层进行干法刻蚀，以露出所述薄膜晶体管的沟道区。
13.如权利要求11所述的方法，其中对所述栅绝缘膜和所述欧姆接触层进行刻蚀的步骤包括：利用包含混合比为1∶3的六氟化硫SF6和氧气O2的刻蚀气体，对厚度比大于1∶8的欧姆接触层和栅绝缘膜进行刻蚀。
14.如权利要求13所述的方法，还包括以下步骤：利用包含混合比为1∶10的六氟化硫SF6和氯气Cl2的刻蚀气体对欧姆接触层进行刻蚀，以露出所述半导体层中的有源层。
15.如权利要求11所述的方法，其中对所述栅绝缘膜和所述欧姆接触层进行刻蚀的步骤包括：利用包含混合比为5∶1的四氟化碳CF4和氢气H2的刻蚀气体，对厚度比大于1∶10的欧姆接触层和栅绝缘膜进行刻蚀。
16.如权利要求15所述的方法，还包括以下步骤：利用包含混合比为1∶10的六氟化硫SF6和氯气Cl2的刻蚀气体对欧姆接触层进行刻蚀，以露出所述半导体层中的有源层。
17.如权利要求11所述的方法，其中对所述栅绝缘膜和所述欧姆接触层进行刻蚀的步骤包括：形成与所述数据线连接的数据焊盘，所述数据焊盘包括下数据焊盘电极。
18.如权利要求17所述的方法，其中形成所述数据焊盘的步骤还包括形成与所述下数据焊盘电极连接的上数据焊盘电极。
19.如权利要求18所述的方法，其中所述上数据焊盘电极包括所述透明电极材料。
20.如权利要求19所述的方法，其中所述透明电极材料与所述数据焊盘之下的栅绝缘膜接触。
21.如权利要求18所述的方法，其中所述栅绝缘膜与所述下数据焊盘电极和所述上数据焊盘电极中之一的图案相对应。
22.如权利要求21所述的方法，其中所述栅绝缘膜、所述下数据焊盘电极、所述欧姆接触层和所述上数据焊盘电极的侧壁部分是重合的。
23.如权利要求11所述的方法，其中所述栅绝缘膜从所述栅极延伸出来覆盖所述选通线。
24.如权利要求23所述的方法，其中所述透明电极材料在所述栅绝缘膜上从所述薄膜晶体管的漏极延伸出来覆盖所述选通线。
25.根据权利要求24所述的方法，还包括形成存储电容，所述存储电容包括所述选通线、与所述选通线重合的所述栅绝缘膜、以及与所述选通线重合的所述透明电极材料。
CNB2004100381298A 2003-05-06 2004-05-08 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN100385671C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR28642/2003 2003-05-06
KR1020030028642A KR100598737B1 (ko) 2003-05-06 2003-05-06 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1551367A CN1551367A (zh) 2004-12-01
CN100385671C true CN100385671C (zh) 2008-04-30

Family

ID=36821439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100381298A Expired - Fee Related CN100385671C (zh) 2003-05-06 2004-05-08 薄膜晶体管阵列基板及其制造方法

Country Status (8)

Country Link
US (2) US7217586B2 (zh)
JP (1) JP4658514B2 (zh)
KR (1) KR100598737B1 (zh)
CN (1) CN100385671C (zh)
DE (1) DE102004021157B4 (zh)
FR (1) FR2854732B1 (zh)
GB (1) GB2402548B (zh)
TW (1) TWI237396B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631861A (en) * 1990-02-02 1997-05-20 Virtual Technologies, Inc. Force feedback and texture simulating interface device
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR101046928B1 (ko) * 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101107246B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101107267B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR20060089526A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
CN100444408C (zh) * 2005-09-15 2008-12-17 中华映管股份有限公司 薄膜晶体管及其制造方法
JP2007086197A (ja) * 2005-09-20 2007-04-05 Sharp Corp アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100452410C (zh) * 2006-04-30 2009-01-14 北京京东方光电科技有限公司 一种有源驱动tft矩阵结构及其制造方法
KR101282404B1 (ko) 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
TWI352430B (en) 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
JP5038047B2 (ja) * 2006-10-14 2012-10-03 友達光電股▲ふん▼有限公司 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法
JP4774006B2 (ja) * 2007-03-08 2011-09-14 株式会社アルバック エッチング方法
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI426563B (zh) * 2008-05-07 2014-02-11 Au Optronics Corp 像素結構與其中之電晶體以及其製造方法
KR101911386B1 (ko) 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101894897B1 (ko) 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9230826B2 (en) * 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
CN102116982B (zh) * 2010-11-26 2012-08-22 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
CN102148194B (zh) * 2010-11-26 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及其制造方法
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
CN104241297B (zh) 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104992947B (zh) * 2015-06-03 2018-01-12 合肥鑫晟光电科技有限公司 一种氧化物半导体tft阵列基板及其制备方法
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array
US20030036221A1 (en) * 2001-08-20 2003-02-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
WO2003014819A1 (en) * 2001-08-07 2003-02-20 Samsung Electronics Co., Ltd. A liquid crystal display

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816982B2 (ja) * 1989-03-16 1998-10-27 松下電子工業株式会社 液晶表示装置
NL194848C (nl) 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
KR100538293B1 (ko) 1998-04-03 2006-03-17 삼성전자주식회사 평면 구동 방식 액정 표시 장치의 제조 방법
KR100590750B1 (ko) 1999-03-08 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP3327287B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100333273B1 (ko) 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US7509899B2 (en) 2000-08-14 2009-03-31 Sd3, Llc Retraction system for use in power equipment
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100635943B1 (ko) 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
DE10124986B4 (de) * 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display
WO2003014819A1 (en) * 2001-08-07 2003-02-20 Samsung Electronics Co., Ltd. A liquid crystal display
US20030036221A1 (en) * 2001-08-20 2003-02-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US6506617B1 (en) * 2001-11-06 2003-01-14 Hannstar Display Corporation In-plane switching liquid crystal display array

Also Published As

Publication number Publication date
FR2854732A1 (fr) 2004-11-12
JP2004334214A (ja) 2004-11-25
DE102004021157B4 (de) 2010-11-18
DE102004021157A1 (de) 2004-12-23
US20070170432A1 (en) 2007-07-26
JP4658514B2 (ja) 2011-03-23
US20040222421A1 (en) 2004-11-11
CN1551367A (zh) 2004-12-01
KR20040095045A (ko) 2004-11-12
US7217586B2 (en) 2007-05-15
US7525120B2 (en) 2009-04-28
GB2402548B (en) 2005-12-21
TW200427098A (en) 2004-12-01
TWI237396B (en) 2005-08-01
FR2854732B1 (fr) 2007-04-13
GB0409739D0 (en) 2004-06-09
GB2402548A (en) 2004-12-08
KR100598737B1 (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
US8642404B2 (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
CN100388104C (zh) 薄膜晶体管阵列基板及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
US6545295B2 (en) Transistor having ammonia free nitride between its gate electrode and gate insulation layers
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
US7176535B2 (en) Thin film transistor array gate electrode for liquid crystal display device
CN100440014C (zh) 液晶显示器的阵列基板及其制造方法
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
US8860898B2 (en) Array substrate and liquid crystal display
CN102034750A (zh) 阵列基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN100385672C (zh) 薄膜晶体管阵列基板及其制造方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
KR20080043218A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR20010081859A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100606449B1 (ko) 액정표시소자 제조방법
CN101540298B (zh) Tft-lcd阵列基板及其制造方法
KR20040025450A (ko) 액정표시장치용 어레이 기판 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100470020B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR20020017440A (ko) 액정표시장치 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG. Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20190508