DE102004021157B4 - Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben - Google Patents

Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102004021157B4
DE102004021157B4 DE102004021157A DE102004021157A DE102004021157B4 DE 102004021157 B4 DE102004021157 B4 DE 102004021157B4 DE 102004021157 A DE102004021157 A DE 102004021157A DE 102004021157 A DE102004021157 A DE 102004021157A DE 102004021157 B4 DE102004021157 B4 DE 102004021157B4
Authority
DE
Germany
Prior art keywords
gate
electrode
film transistor
gate insulating
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004021157A
Other languages
English (en)
Other versions
DE102004021157A1 (de
Inventor
Kyoung Mook Lee
Seung Hee Suwon Nam
Jae Young Uiwang Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102004021157A1 publication Critical patent/DE102004021157A1/de
Application granted granted Critical
Publication of DE102004021157B4 publication Critical patent/DE102004021157B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Dünnschichttransistor-Arraysubstrat mit:
einer auf einem Substrat (145) hergestellten Gateleitung (102);
einer Datenleitung (104), die so auf dem Substrat (145) hergestellt ist, dass sie die Gateleitung (102) schneidet, um einen Pixelbereich (114) zu bilden;
einem Dünnschichttransistor (106), der an der Schnittstelle zwischen der Gateleitung (102) und der Datenleitung (104) ausgebildet ist und der über eine auf dem Substrat (145) hergestellte Gateelektrode (108), eine auf dieser und dem Substrat (145) hergestellte Gateisolierschicht, eine auf der Gateisolierschicht hergestellte Halbleiterschicht, eine ohmsche Kontaktschicht (150) auf der Halbleiterschicht sowie eine Sourceelektrode (110) und eine Drainelektrode (112) auf der ohmschen Kontaktschicht (150) verfügt; und
einem transparenten Elektrodenmaterial (114) innerhalb des Pixelbereichs, das mit der Drainelektrode (112) des Dünnschichttransistors (106) verbunden ist,
wobei die Gateisolierschicht über ein Gateisoliermuster (146) unter der Datenleitung (104) und dem transparenten Elektrodenmaterial, die Gateleitung (102) bedeckend, verfügt,
dadurch gekennzeichnet, dass
die transparente Elektrode (114) die...

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein Arraysubstrat und ein Verfahren zum Herstellen eines solchen, und spezieller betrifft sie ein Dünnschichttransistor-Arraysubstrat sowie ein Verfahren zum Herstellen eines solchen.
  • BESCHREIBUNG DER EINSCHLÄGIGEN TECHNIK
  • Im Allgemeinen steuert ein Flüssigkristalldisplay (LCD) die Lichttransmission eines Flüssigkristallmaterials unter Verwendung eines induzierten elektrischen Felds, um Bilder anzuzeigen. Das LCD verfügt über eine auf einem oberen Substrat ausgebildete gemeinsame Elektrode und eine auf einem unteren Substrat ausgebildete Pixelelektrode, wobei die Lichttransmission des Flüssigkristallmaterials durch das induzierte elektrische Feld gesteuert wird, das zwischen der gemeinsamen Elektrode und der Pixelelektrode erzeugt wird. Das LCD verfügt über ein Dünnschichttransistor(TFT)-Array-Substrat (unteres Substrat) und ein Farbfilter-Arraysubstrat (oberes Substrat), die so aneinander befestigt sind, dass sie einander zugewandt sind. Außerdem ist zwischen dem unteren und dem oberen Substrat ein Abstandshalter vorhanden, um zwischen ihnen für einen gleichmäßigen Zellenzwischenraum zu sorgen, und das Flüssigkristallmaterial wird in den durch den Abstandshalter geschaffenen Zellenzwischenraum injiziert. Das TFT-Arraysubstrat verfügt über eine Vielzahl von Signalleitungen, eine Vielzahl von Dünnschichttransistoren sowie einen Ausrichtungsfilm, um für eine Flüssigkristall ausrichtung zu sorgen. Das Farbfilter-Arraysubstrat verfügt über einen Farbfilter zum Erzeugen von gefärbtem Licht, eine Schwarzmatrix zum Verhindern des Ausleckens von Licht sowie einen Ausrichtungsfilm zum Erzeugen einer Flüssigkristallausrichtung.
  • Da zur Herstellung eines Arraysubstrats Halbleiter-Herstellprozesse mit mehreren Maskenprozessen gehören, ist der Herstellprozess sowohl kompliziert als auch teuer. Um dieses Problem zu lösen, wurde ein TFT-Arraysubstrat mit einer verringerten Anzahl von Maskenprozessen entwickelt. Entsprechend wurde, da ein einzelner Maskenprozess individuelle Unterprozesse beinhaltet, wie eine Dünnfilmabscheidung, ein Reinigen, Fotolithografie, Ätzen, Abziehen eines Fotoresists sowie Inspektion, ein Maskenprozess mit vier Runden entwickelt.
  • Die 1 ist eine Draufsicht eines Dünnschichttransistor-Arraysubstrats gemäß der einschlägigen Technik.
  • Die 1 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistor-Arraysubstrats gemäß einer einschlägigen Technik unter Verwendung eines Maskenprozesses mit vier Runden, und die 2 ist eine Schnittansicht entlang I-I' in der 1 gemäß der einschlägigen Technik. In den 1 und 2 verfügt ein TFT-Arraysubstrat über eine Gateleitung 2 und eine Datenleitung 4, zwischen denen ein Gateisolierfilm 46 vorhanden ist, wobei sie auf einem unteren Substrat 45 so ausgebildet sind, dass sie sich schneiden. Außerdem ist an jeder Schnittstelle zwischen den Gate- und den Datenleitungen 2 und 4 ein TFT 6 ausgebildet, eine Pixelelektrode 14 ist in einem durch die Schnittstellen der Gate- und der Datenleitungen 2 und 4 gebildeten Pixelbereich ausgebildet, ein Speicherkondensator 20 ist im Überlappungsbereich zwischen der Gateleitung 2 und einer Speicherelektrode 22 aus gebildet, ein Gatekontaktfleck 24 ist mit der Gateleitung 2 verbunden und ein Datenkontaktfleck 30 ist mit der Datenleitung 4 verbunden.
  • Der TFT 6 reagiert auf entlang der Gateleitung 2 übertragene Gatesignale, so dass entlang der Datenleitung 4 übertragene Pixelsignale in die Pixelelektrode 14 geladen werden. Demgemäß verfügt der TFT 6 über eine mit der Gateleitung 2 verbundene Gateelektrode 8, eine mit der Datenleitung 4 verbundene Sourceelektrode 10 sowie eine mit der Pixelelektrode 14 verbundene Drainelektrode 12. Ferner verfügt der TFT 6 über eine aktive Schicht 48 in Überlappung mit der Gateelektrode 8, wobei zwischen dem TFT 6 und dieser ein Gateisolierfilm 46 positioniert ist, wodurch zwischen der Sourceelektrode 10 und der Drainelektrode 12 ein Kanal gebildet ist. Außerdem liegen die Datenleitung 4, eine untere Datenkontaktfleck-Elektrode 32 und die Speicherelektrode 22 über der aktiven Schicht 48, wobei auf dieser eine ohmsche Kontaktschicht 50 ausgebildet ist, um für ohmschen Kontakt mit der Datenleitung 4 zu bilden, und die Sourceelektrode 10, die Drainelektrode 12, die untere Datenkontaktfleck-Elektrode 32 und die Speicherelektrode 22 sind auf der ohmschen Kontaktschicht 50 ausgebildet. Die Pixelelektrode 14, die über ein erstes, einen Passivierungsfilm 52 durchdringendes Kontaktloch 13 mit der Drainelektrode 12 des TFT 6 verbunden ist, ist innerhalb des Pixelbereichs 5 ausgebildet.
  • Gemäß den 1 und 2 wird zwischen der Pixelelektrode 14, die über den TFT 6 die Pixelsignale empfängt, und einer gemeinsamen Elektrode, die ihre Referenzspannungen empfängt, ein elektrisches Feld erzeugt. Demgemäß drehen sich Flüssigkristallmoleküle des Flüssigkristallmaterials (nicht dargestellt), das zwischen dem TFT-Arraysubstrat und dem Farbfilter-Arraysubstrat angeordnet ist, auf Grund ihrer dielektrischen Anisotropie. Demgemäß differiert die Lichttransmission innerhalb des Pixelbereichs 5 abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle, um so Bilder zu erzeugen.
  • In der 2 besteht der Speicherkondensator 20 aus der Speicherelektrode 22, die die Gateleitung 2 mit dem Gateisolierfilm 46, der aktiven Schicht 48 und der dazwischen liegenden ohmschen Kontaktschicht 50 überlappt, und einer Pixelelektrode 14, die über ein zweites Kontaktloch 21 angeschlossen ist, das durch die Speicherelektrode 22 und den Passivierungsfilm 52 dringt. Demgemäß erlaubt es der Speicherkondensator 20, dass ein an die Pixelelektrode 14 übertragenes Pixelsignal stabil aufrechterhalten wird, bis ein nächstes Pixelsignal an sie übertragen wird.
  • In der 2 besteht der Gatekontaktfleck 24 aus einer unteren Gatekontaktfleck-Elektrode 26, die sich ausgehend von der Gateleitung 2 erstreckt und mit der eine obere Gatekontaktfleck Elektrode 28 durch ein drittes Kontaktloch 27 verbunden ist, das den Gateisolierfilm 46 und den Passivierungsfilm 52 durchdringt. Obwohl es nicht dargestellt ist, ist der Gatekontaktfleck 24 mit einem Gatetreiber verbunden, und er liefert Gatesignale an die Gateleitungen 2.
  • In der 2 besteht der Datenkontaktfleck 30 aus einer unteren Datenkontaktfleckelektrode 32, die sich ausgehend von der Datenleitung 4 erstreckt, und einer oberen Datenkontaktfleckelektrode 34, die durch ein viertes Kontaktloch 33, das den Passivierungsfilm 52 durchdringt, mit der unteren Datenkontaktfleckelektrode 32 verbunden ist. Obwohl es nicht dargestellt ist, ist der Datenkontaktfleck 30 mit einem Datentreiber verbunden, und er liefert Datensignale an die Datenleitung 2.
  • Die 3A bis 3D sind Schnittansichten zu einem Verfahren zur Herstellung des Dünnschichttransistor-Arraysubstrats der
  • 2 gemäß der einschlägigen Technik. In der 3A wird eine erste Leitmaterialmuster-Gruppe mit der Gateleitung 2, der Gateelektrode 8 und der unteren Gatekontaktfleckelektrode 26 unter Verwendung eines ersten Maskenprozesses auf dem unteren Substrat 45 hergestellt. Zum Beispiel wird auf dem unteren Substrat 45 eine Gatemetallschicht durch eine Abscheidetechnik, wie Sputtern, hergestellt, um eine Doppelgatemetallschicht, die Aluminium enthält, herzustellen. Dann wird die Gatemetallschicht durch Fotolithografie- und Ätzprozesse unter Verwendung einer ersten Maske strukturiert, um die erste Leitmaterialmuster-Gruppe mit der Gateleitung 2, der Gateelektrode 8 und der unteren Gatekontaktfleckelektrode 26 herzustellen.
  • In der 3B wird der Gateisolierfilm 46 auf dem unteren Substrat 45 hergestellt, das mit der ersten Leitmaterialmuster-Gruppe versehen ist. Dann werden unter Verwendung eines zweiten Maskenprozesses auf dem Gateisolierfilm 46 eine Halbleitermuster-Gruppe mit der aktiven Schicht 48 und der ohmschen Kontaktschicht 50 sowie eine zweite Leitmaterialmuster-Gruppe mit der Datenleitung 4, der Sourceelektrode 10, der Drainelektrode 12, der unteren Datenkontaktfleckelektrode 32 und der Speicherelektrode 22 hergestellt. Zum Beispiel werden der Gateisolierfilm 46, eine amorphe Siliciumschicht, eine amorphe n+-Siliciumschicht und eine Source/Drain-Metallschicht sequenziell durch Abscheidetechniken, wie plasmaunterstützte chemische Dampfabscheidung (PECVD) und Sputtern, auf dem mit der ersten Leitmaterialmuster-Gruppe versehenen unteren Substrat 45 hergestellt. Der Gateisolierfilm 46 besteht aus einem anorganischen Isoliermaterial wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx), und die Source/Drain-Metallschicht besteht aus Molybdän (Mo), Titan (Ti), Tantal (Ta) oder einer Molybdänlegierung.
  • Dann wird durch Fotolithografieprozesse unter Verwendung einer zweiten Maske ein Fotoresistmuster auf der Source/Drain-Metallschicht hergestellte. Demgemäß wird als zweite Maske eine Beugungsbelichtungsmaske mit einem Beugungsbelichtungsbereich entsprechend einem Kanalbereich des TFT verwendet. Demgemäß verfügt ein Fotoresistmuster des Kanalbereichs über geringere Höhe als andere Fotoresistmuster, die anderen Bereichen entsprechen. Anschließend wird die Source/Drain-Metallschicht durch einen Nassätzprozess unter Verwendung der anderen Fotoresistmuster strukturiert, um eine zweite Leitmaterialmuster-Gruppe mit der Datenleitung 4, der Sourceelektrode 10, der Drainelektrode 12, die mit der Sourceelektrode 10 integriert ist und der Speicherelektrode 22 zu erzeugen. Als Nächstes werden die amorphe Siliciumschicht und die amorphe n+-Siliciumschicht gleichzeitig durch einen Trockenätzprozess unter Verwendung desselben Fotoresistmusters strukturiert, um die ohmsche Kontaktschicht 50 und die aktive Schicht 48 zu erzeugen.
  • Dann werden Bereiche des Fotoresistmusters mit relativ geringer Höhe durch einen Veraschungsprozess aus dem Kanalbereich entfernt, und die Sourceelektrode, das Source/Drain-Metallmuster und die ohmsche Kontaktschicht 50 des Kanalbereichs werden unter Verwendung eines Trockenätzprozesses geätzt. So wird die aktive Schicht 48 des Kanalbereichs freigelegt, um die Sourceelektrode 10 von der Drainelektrode 12 zu trennen. Als Nächstes werden verbliebene Bereiche des Fotoresistmusters auf der zweiten Leitmaterialmuster-Gruppe unter Verwendung eines Abhebeprozesses entfernt.
  • In der 3C wird der Passivierungsfilm 52 mit einem ersten, einem zweiten, einem dritten und einem vierten Kontaktloch 13, 21, 27 und 23 unter Verwendung eines dritten Maskenprozesses auf dem mit der zweiten Leitmaterialmuster-Gruppe versehenen Gateisolierfilm 46 hergestellt. Zum Beispiel wird der Passivierungsfilm 52 vollständig durch eine Abscheidetechnik wie PECVD auf dem mit der zweiten Leitmaterialmuster-Gruppe versehenen Gateisolierfilm 46 hergestellt. Dann wird der Passivierungsfilm 52 durch Fotolithografie- und Ätzprozesse unter Verwendung der dritten Maske strukturiert, und das erste, das zweite, das dritte um das vierte Kontaktloch 13, 21, 27 und 33 auszubilden. Das erste Kontaktloch 13 wird so ausgebildet, dass es den Passivierungsfilm 52 durchdringt und einen Bereich der Drainelektrode 12 freilegt, und das zweite Kontaktloch 21 wird so ausgebildet, dass es den Passivierungsfilm 52 durchdringt und einen Bereich der Speicherelektrode 22 freilegt. Das dritte Kontaktloch 27 wird so ausgebildet, dass es den Passivierungsfilm 52 und den Gateisolierfilm 46 durchdringt und einen Bereich der unteren Gatekontaktfleckelektrode 26 freilegt und das vierte Kontaktloch 33 wird so ausgebildet, dass es den Passivierungsfilm 52 durchdringt und einen Bereich der unteren Datenkontaktfleckelektrode 32 freilegt. Wenn ein Metall mit hohem Verhältnis beim Trockenätzen, wie Molybdän (Mo), als Source/Drain-Metall verwendet wird, werden das erste Kontaktloch 13, das zweite Kontaktloch 21 und das vierte Kontaktloch 33 so ausgebildet, dass sie die freigelegten Bereiche der Drainelektrode 12, der Speicherelektrode 22 bzw. der unteren Datenkontaktfleckelektrode 32 durchdringen. Außerdem wird der Passivierungsfilm 52 aus einem anorganischen Isoliermaterial, wie der Gateisolierfilm 46, hergestellt, oder er wird aus einem organischen Isoliermaterial mit kleiner Dielektrizitätskonstante hergestellt, wie einer organischen Acrylverbindung, Benzocyclobuten (BCB) oder Perfluorcyclobutan (PFCB).
  • In der 3D wird eine dritte Leitmaterialmuster-Gruppe mit der Pixelelektrode 14, der oberen Gatekontaktfleckelektrode 28 und der unteren Datenkontaktfleckelektrode 34 unter Verwendung eines vierten Maskenprozesses auf dem Passivierungsfilm 52 hergestellt. Zum Beispiel wird ein transparen ter, leitender Film durch eine Abscheidungstechnik, wie Sputtern, auf den Passivierungsfilm 52 aufgetragen und durch Fotolithografie- und Ätzprozesse unter Verwendung einer vierten Maske strukturiert. Der transparente, leitende Film kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO) oder Indiumzinnzinkoxid (ITZO) bestehen. Demgemäß verfügt die dritte Leitmaterialmuster-Gruppe über die Pixelelektrode 14, die obere Gatekontaktfleckelektrode 28 und die obere Datenkontaktfleckelektrode 34. Ein erstes Ende der Pixelelektrode 14 ist durch das erste Kontaktloch 13 mit der Drainelektrode 12 verbunden, und ihr zweites Ende ist elektrisch durch das zweite Kontaktloch 21 mit der Speicherelektrode 22 verbunden. Außerdem ist die obere Datenkontaktfleckelektrode 28 durch das dritte Kontaktloch 27 elektrisch mit der unteren Gatekontaktfleckelektrode 26 verbunden, und die obere Datenkontaktfleckelektrode 34 ist durch das vierte Kontaktloch 33 elektrisch mit der unteren Datenkontaktfleckelektrode 32 verbunden.
  • Jedoch existiert, wie oben beschrieben, bei diesem TFT-Arraysubstrat und dem Verfahren zu seiner Herstellung ein Maskenprozess mit vier Runden, der komplexe, individuelle Herstellprozesse mit relativ hohen Herstellkosten beinhaltet.
  • US 2002/0171781 A1 beschreibt ein TFT-Substrat für eine LCD-Vorrichtung. Die Displaymatrix wird von Datenleitungen und Gateleitungen gebildet, wobei von den Daten- und Gateleitungen jeweils eine transparente Elektrode durch einen TFT-Transistor angesteuert wird. Der TFT-Transistor enthält eine Gate-, eine Source- und eine Drainelektrode. Weiter ist eine aktive Schicht und eine ohmsche Kontaktschicht vorhanden. Die Gateleitung und das Gatekontaktpad sind elektrisch von der Datenleitung 62 mittels eine Gateisolationsschicht isoliert. Weiter ist die Drainelektrode mit der transparenten Pixelelektrode verbunden.
  • US 6,338,989 B1 beschreibt ein durch ein Viermaskenherstellungsverfahren für ein LCD hergestelltes Dünnschichttransistor-Arraysubstrat mit einer Gateleitung, einer Datenleitung, einem Dünnschichttransistor und einem mit einer Drainelektrode des Dünnschichttransistors verbundenen transparenten Elektrodenmaterial innerhalb des Pixelbereichs, das eine Gateisolierschicht unmittelbar berührt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist die Erfindung auf ein Dünnschichttransistor-Arraysubstrat und ein Verfahren zum Herstellen eines solchen geschaffen, die im Wesentlichen eines oder mehrere. der Problems auf Grund von Einschränkungen und Nachteilen in der einschlägigen Technik vermeiden.
  • Es ist eine Aufgabe der Erfindung, ein Dünnschichttransistor-Arraysubstrat mit verringerten Herstellkosten zu schaffen.
  • Es ist eine andere Aufgabe der Erfindung, ein Verfahren zum Herstellen eines Dünnschichttransistor-Arraysubstrats mit vereinfachten Herstellprozessen und Kosten zu schaffen.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie werden teilweise aus der Beschreibung ersichtlich oder ergeben sich beim Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie speziell in der schriftlichen Beschreibung und den vorliegenden Ansprüchen sowie den beigefügten Zeichnungen dargelegt ist.
  • Um diese und andere Vorteile zu erzielen und gemäß dem Zweck der Erfindung, ist ein Dünnschichttransistor-Arraysubstrat mit Folgendem versehen: einer auf einem Substrat hergestellten Gateleitung; einer Datenleitung, die so auf dem Substrat hergestellt ist, dass sie die Gateleitung schneidet, um einen Pixelbereich zu bilden; einem Dünnschichttransistor, der an der Schnittstelle zwischen der Gateleitung und der Datenleitung ausgebildet ist und der über eine auf dem Substrat hergestellte Gateelektrode, eine auf dieser und dem Substrat hergestellte Gateisolierschicht, eine auf der Gateisolierschicht hergestellte Halbleiterschicht, eine ohmsche Kontaktschicht auf der Halbleiterschicht sowie eine Sourceelektrode und eine Drainelektrode auf der ohmschen Kontaktschicht verfügt; und einer transparenten Elektrodenmaterial innerhalb des Pixelbereichs, das mit der Drainelektrode des Dünnschichttransistors verbunden ist; wobei die Gateisolierschicht über ein Gateisoliermuster unter der Datenleitung und dem transparenten Elektrodenmaterial, die Gateleitung bedeckend, verfügt.
  • Gemäß einer anderen Erscheinungsform erfasst ein Verfahren zum Herstellen eines Dünnschichttransistor-Arraysubstrats das Folgende: Herstellen einer ersten Leitmaterialmuster-Gruppe mit einer Gateleitung, einem Gatekontaktfleck und einer Gateelektrode eines Dünnschichttransistors, der mit der Gateleitung auf einem Substrat verbunden ist; Herstellen eines Gateisolierfilms auf dem Substrat mit der ersten Leitmaterialmuster-Gruppe; Herstellen einer zweiten Leitmaterialmuster-Gruppe mit einer die Gateleitung schneidenden Datenleitung, einer mit der Datenleitung verbundenen Sourceelektrode des Dünnschichttransistors und einer Drainelektrode des Dünnschichttransistors, einer ohmschen Kontaktschicht und einer Halbleiterschicht zum Erzeugen eines Kanalbereichs des Dünnschichttransistors; Herstellen einer dritten Leitmaterialmuster-Gruppe mit einem transparenten Elektrodenmaterial, das mit der Drainelektrode verbunden ist; und Ätzen des Gateisolierfilms und der ohmschen Kontaktschicht unter Verwendung der zweiten und der dritten Leitmaterialmuster-Gruppe als Maske.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und sie für eine weitere Erläuterung der beanspruchten Erfindung sorgen sollen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, sind in diese Beschreibung eingeschlossen und bilden einen Teil derselben, und sie veranschaulichen Ausführungsformen der Erfindung und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. In den Zeichnungen ist Folgendes dargestellt.
  • 1 ist eine Draufsicht eines Dünnschichttransistor-Ar raysubstrats gemäß der einschlägigen Technik;
  • 2 ist eine Schnittansicht entlang I-I' der 1 gemäß der einschlägigen Technik;
  • 3A bis 3D sind Schnittansichten eines Verfahrens zum Herstellen des Dünnschichttransistor-Arraysubstrats der 2 gemäß der einschlägigen Technik;
  • 4 ist eine Draufsicht eines beispielhaften Dünnschichttransistor-Arraysubstrats gemäß der Erfindung;
  • 5 ist eine Schnittansicht entlang II-II' der 4 gemäß der Erfindung;
  • 6 ist eine Schnittansicht eines anderen beispielhaften Dünnschichttransistor-Arraysubstrats, das dem beispielhaften Dünnschichttransistor-Arraysubstrat der 4 gemäß der Erfindung ähnlich ist;
  • 7A ist eine Draufsicht eines beispielhaften ersten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung;
  • 7B ist eine Schnittansicht eines beispielhaften ersten Maskenprozesses in der 7A gemäß der Erfindung;
  • 8A bis 8C sind Schnittansichten des beispielhaften ersten Maskenprozesses der 7A und 7B gemäß der Erfindung;
  • 9A ist eine Draufsicht eines beispielhaften zweiten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung;
  • 9B ist eine Schnittansicht des beispielhaften zweiten Maskenprozesses gemäß der Erfindung;
  • 10A bis 10E sind Schnittansichten des beispielhaften zweiten Maskenprozesses der 9A und 9B gemäß der Erfindung;
  • 11A ist eine Draufsicht eines beispielhaften dritten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung;
  • 11B ist eine Schnittansicht des beispielhaften dritten Maskenprozesses gemäß der Erfindung;
  • 12A bis 12D sind Schnittansichten des beispielhaften dritten Maskenprozesses der 11A und 11B gemäß der Erfindung; und
  • 13A bis 13E sind Schnittansichten eines anderen beispielhaften Herstellverfahrens für ein Dünnschichttransistor-Substrat gemäß der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele veranschaulicht sind.
  • Die 4 ist eine Draufsicht eines beispielhaften Dünnschichttransistor-Arraysubstrats gemäß der Erfindung, und die 5 ist eine Schnittansicht entlang II-II' der 4 gemäß der Erfindung. In den 4 und 5 kann ein TFT-Arraysubstrat über eine Gateleitung 102 und eine Datenleitung 104 verfügen, zwischen denen ein Gateisoliermuster 146 angeordnet sein kann und die einander schneidend auf einem unteren Substrat 145 ausgebildet sind, wobei an jeder Schnittstelle zwischen den Gate- und den Datenleitungen 102 und 104 ein TFT 106 ausgebildet ist, und es verfügt über eine Pixelelektrode 114 innerhalb eines durch die Schnittstelle der Gate- und der Datenleitungen 102 und 104 definierten Pixelbereichs 105, einen Speicherkondensator 120, der in einem Überlappungsbereich zwischen der Gateleitung 102 und der Pixelelektrode 114 ausgebildet ist, einen Gatekontaktfleck 24, der sich ausgehend von der Gateleitung 102 erstreckt, und einen Datenkontaktfleck 130, der mit der Datenleitung 104 verbunden ist.
  • Das Gateisoliermuster 146 kann über ein Muster verfügen, das der Datenleitung 104, einem Kanalbereich des TFT 106, einer Sourceelektrode 110, einer Drainelektrode 112 und der Pixelelektrode 114 ähnlich ist, und es kann so ausgebildet sein, dass es die Gateleitung 102 und eine Gateelektrode 108 bedeckt. Demgemäß kann der TFT 106 auf Gatesignale reagieren, die entlang der Gateleitung 102 übertragen werden, so dass entlang der Datenleitung 104 übertragene Pixelsignale in die Pixelelektrode 114 geladen werden können. Demgemäß kann der TFT 106 über eine mit der Gateleitung 102 verbundene Gateelektrode 108, eine mit der Datenleitung 104 verbundene Sourceelektrode 110 und eine mit der Pixelelektrode 114 verbundene Drainelektrode 112 verfügen. Außerdem kann der Dünnschichttransistor 106 über eine mit der Gateelektrode 108 überlappende aktive Schicht 148 verfügen, wobei zwischen diesem Dünnschichttransistor 106 und der Gateelektrode 108 ein Gateisoliermuster 146 positioniert ist, um dadurch zwischen der Sourceelektrode 110 und der Drainelektrode 112 einen Kanalbereich zu bilden.
  • In der 5 kann die aktive Schicht 148 so ausgebildet werden, dass sie unter der Datenleitung 104 und einer unteren Datenkontaktfleckelektrode 132 liegt, und mit ihr kann eine ohmsche Kontaktschicht 150 überlappen, um ohmschen Kon takt mit der Datenleitung 104, der Drainelektrode 112 und der unteren Datenkontaktfleckelektrode 132 zu schaffen.
  • Außerdem kann die Pixelelektrode 114 direkt mit der Drainelektrode 112 des Dünnschichttransistors 106 verbunden sein, und sie kann innerhalb des Pixelbereichs 105 ausgebildet sein. Demgemäß kann zwischen der Pixelelektrode 114, die die über dem TFT 106 gelieferten Pixelsignale empfangen kann, und einer gemeinsamen Elektrode (nicht dargestellt), die Referenzspannungen empfangen kann, ein elektrisches Feld erzeugt werden. Demgemäß können Flüssigkristallmoleküle, die zwischen dem TFT-Arraysubstrat und dem Farbfilter-Arraysubstrat angeordnet sind, auf Grund eines induzierten elektrischen Felds wegen ihrer dielektrischen Anisotropie drehen. Daher kann die Lichttransmission innerhalb des Pixelbereichs 105 abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle differieren, wodurch Bilder erzeugt werden.
  • Der Speicherkondensator 120 kann über eine Gateleitung 102 und eine mit dieser überlappende Pixelelektrode 114, zwischen denen der Gateisolierfilm 146 angebracht ist, verfügen. Demgemäß kann es der Speicherkondensator 120 ermögliche, dass ein in die Pixelelektrode 114 geladenes Pixelsignal stabil aufrechterhalten wird, bis das nächste Pixelsignal in die Pixelelektrode 114 geladen wird. Außerdem kann sich der Gatekontaktfleck 126 ausgehend von der Gateleitung 102 so erstrecken, dass er über eine freigelegte Struktur einer Metallschicht verfügt. Obwohl es nicht dargestellt ist, kann der Gatekontaktfleck 126 mit einem Gatetreiber verbunden sein, und er kann von diesem gelieferte Gatesignale an die Gateleitung 102 liefern. Ferner kann der Datenkontaktfleck 130 über eine sich ausgehend von der Datenleitung erstreckende untere Datenkontaktfleckelektrode 132 und eine mit dieser verbundene obere Datenkontaktfleckelektrode 134 verfügen, wobei sie aus demselben Material wie das Gateiso liermuster 146, wie in der 5 dargestellt, besteht. Obwohl es nicht dargestellt ist, kann der Datenkontaktfleck 130 mit einem Datentreiber verbunden sein, und er kann von diesem gelieferte Datensignale an die Datenleitung 104 liefern.
  • Die 6 ist eine Schnittansicht eines anderen beispielhaften Dünnschichttransistor-Arraysubstrats, das dem beispielhaften Dünnschichttransistor-Arraysubstrat der 4 gemäß der Erfindung ähnlich ist. In der 6 kann sich der Datenkontaktfleck 130 ausgehend von der Datenleitung 104 erstrecken, und er kann als freigelegte Struktur der unteren Datenkontaktfleckelektrode 132 ausgebildet sein. Demgemäß kann die untere Datenkontaktfleckelektrode 132 als Muster ausgebildet sein, das identisch mit dem Gateisoliermuster 146 ist. Wie es in der 6 dargestellt ist, verfügt das Gateisoliermuster 146 über einen Bereich, der einem Muster der unteren Datenkontaktfleckelektrode 132 entspricht, und/oder einen Bereich der aktiven Schicht 148 und/oder einen Bereich der ohmschen Kontaktschicht 150 unter der unteren Datenkontaktfleckelektrode 132. Demgemäß können Seitenwandbereiche des Gateisoliermusters 146, der aktiven Schicht 148, der ohmschen Kontaktschicht 150 und der unteren Datenkontaktfleckelektrode 132 zusammenfallen, d. h. entlang einer gemeinsamen schrägen Ebene positioniert sein. Außerdem kann, was jedoch nicht dargestellt ist, ein Ausrichtungsfilm innerhalb eines Bildanzeigegebiets mit Ausnahme eines Kontaktfleckbereichs, in dem der Gatekontaktfleck 126 und der Datenkontaktfleck 130 ausgebildet sein können, hergestellt sein.
  • Die 7A ist eine Draufsicht eines beispielhaften ersten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung, und die 7B ist eine Schnittansicht des beispielhaften ersten Maskenprozesses der 7A gemäß der Erfindung. In den 7A und 7B kann eine erste Leitmaterialmuster-Gruppe mit der Gateleitung 102, der Gateelektrode 108 und dem Gatekontaktfleck 126 unter Verwendung eines ersten Maskenprozesses auf dem unteren Substrat 145 hergestellt werden.
  • Die 8A bis 8C sind Schnittansichten des beispielhaften ersten Maskenprozesses der 7A und 7B gemäß der Erfindung. In der 8A kann eine Gatemetallschicht 142 durch ein Abscheidungsverfahren wie Sputtern auf dem oberen Substrat 145 hergestellt werden. Hierbei kann die Gatemetallschicht 142 aus einem Metall hergestellt werden, wie einem Metall aus dem Aluminium(Al)-System, Molybdän(Mo) und Kupfer (Cu). Anschließend kann auf der Gatemetallschicht 142 vollständig ein Fotoresistfilm hergestellt werden, und auf dem unteren Substrat 145 kann eine erste Maske 200 angeordnet werden, wie es in der 8B dargestellt ist. Die erste Maske 200 kann über ein Maskensubstrat 204, das ein transparentes Material sein kann, und einen Abschirmungsteil 202 verfügen, der auf einem Abschirmungsbereich P2 des Maskensubstrats 204 ausgebildet ist. Demgemäß kann ein Bereich, in dem das Maskensubstrat 204 freigelegt ist, ein Belichtungsbereich P1 werden. Als Nächstes kann der Fotoresistfilm unter Verwendung der ersten Maske 200 belichtet und entwickelt werden, um das Fotoresistmuster 206 zu erzeugen, das dem Abschirmungsteil 202 der ersten Maske 200 entspricht. Dann kann die Gatemetallschicht durch einen Ätzprozess unter Verwendung des Fotoresistmusters 206 strukturiert werden, um die erste Leitmaterialmuster-Gruppe mit der Gateleitung 102, der Gateelektrode 108 und dem Gatekontaktfleck 126 zu erzeugen, wie es in der 8C dargestellt ist.
  • Die 9A ist eine Draufsicht eines beispielhaften zweiten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung, und die
  • 9B ist eine Schnittansicht des beispielhaften zweiten Maskenprozesses gemäß der Erfindung. In der 9B kann ein Gateisolierfilm 143 auf dem unteren Substrat 145, das mit der ersten Leitmaterialmuster-Gruppe versehen ist, durch ein Abscheidungsverfahren, wie PECVD oder Sputtern, hergestellt werden. Der Gateisolierfilm 143 kann aus einem anorganischen Isoliermaterial bestehen, wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx).
  • In der 9B kann ein Halbleitermuster mit einer aktiven Schicht 148 und der ohmschen Kontaktschicht 150 aufgeschichtet werden, und eine zweite Leitmaterialmuster-Gruppe mit der Datenleitung 104, der Drainelektrode 112 und der unteren Datenkontaktfleckelektrode 132 kann unter Verwendung eines zweiten Maskenprozesses hergestellt werden.
  • Die 10A bis 10E sind Schnittansichten des beispielhaften zweiten Maskenprozesses der 9A und 9B gemäß der Erfindung In der 10A können eine erste Halbleiterschicht 147, eine zweite Halbleiterschicht 149 und eine Source/Drain-Metallschicht 154 durch Abscheidungstechniken, wie PECVD und Sputtern, sequenziell auf dem Gateisolierfilm 143 hergestellt werden. Zum Beispiel kann die erste Halbleiterschicht 147 aus undotiertem amorphem Silicium bestehen, die zweite Halbleiterschicht 149 kann aus amorphem Silicium bestehen, das mit einem Fremdstoff vom n- oder p-Typ dotiert ist, und die Source/Drain-Metallschicht 154 kann aus Molybdän (Mo) und/oder Kupfer (Cu) bestehen.
  • In der 10B kann ein Fotoresistfilm auf der Source/Drain-Metallschicht 154 hergestellt werden, und auf dem unteren Substrat 145 kann eine zweite Maske 160, die für eine teilweise Belichtung verwendet werden kann, angeordnet werden. Die zweite Maske 160 kann über ein Maskensubstrat 162 aus einem transparenten Material, einen auf einem Ab schirmungsbereich P2 des Maskensubstrats 162 ausgebildeten Abschirmungsteil 164 und einem Beugungsbelichtungsteil 166 (oder semidurchlässigen Teil) bestehen, der auf einem Teilbelichtungsbereich P3 des Maskensubstrats 162 ausgebildet ist. Demgemäß kann ein Bereich, in dem das Maskensubstrat 162 freigelegt ist, zu einem Belichtungsbereich P1 werden. Als Nächstes kann der Fotoresistfilm unter Verwendung der zweiten Maske 160 belichtet und dann entwickelt werden, um das Fotoresistmuster 168 auszubilden, das über einen Stufenteil verfügen kann, in dem der Abschirmungsbereich P2 auf jeder Seite des Teilbelichtungsbereichs P3, entsprechend dem Beugungsbelichtungsbereich 166 und dem Abschirmungsteil 164 der zweiten Maske 160, angeordnet ist. Das heißt, dass das Fotoresistmuster 168, wie es innerhalb des Teilbelichtungsbereichs P3 erzeugt wird, über eine zweite Höhe H2 verfügen kann, die niedriger als eine erste Höhe H1 des Fotoresistmusters 168 sein kann, das innerhalb des Abschirmungsbereichs P2 ausgebildet ist.
  • In der 10C kann die Source/Drain-Metallschicht 154 durch einen Nassätzprozess unter Verwendung des Fotoresistmusters 168 als Maske strukturiert werden. Demgemäß kann die zweite Leitmaterialmuster-Gruppe mit der Datenleitung 104, der Drainelektrode 112 und der mit der Datenleitung 104 verbundenen Sourceelektrode 110 sowie der unteren Datenkontaktfleckelektrode 132 hergestellt werden.
  • In der 10D können die erste Halbleiterschicht 147 und die zweite Halbleiterschicht 149 durch einen Trockenätzprozess unter Verwendung des Fotoresistmusters 168 als Maske geätzt werden, um für die ohmsche Kontaktschicht 150 und die aktive Schicht 148 entlang dem Source/Drain-Metallmuster zu sorgen. Als Nächstes kann das Fotoresistmuster 168, das innerhalb des Teilbelichtungsbereichs P3 mit der zweiten Höhe 112 ausgebildet ist, durch einen Veraschungsprozess unter Verwendung eines Sauerstoff(O2)plasmas entfernt werden. Demgemäß kann das Fotoresistmuster 168, das innerhalb des Abschirmungsbereichs P2 mit der ersten Höhe H1 ausgebildet ist, über verringerte Höhe verfügen. Außerdem kann die zweite Source/Drain-Metallschicht 154, die in einem Kanalbereich des TFT 106 (in der 9A) ausgebildet ist, durch einen Ätzprozess unter Verwendung des Fotoresistmusters 168 entfernt werden. Demgemäß kann die Drainelektrode 112 elektrisch von der Sourceelektrode 110 getrennt werden.
  • In der 10E können Bereiche des Fotoresistmusters 168, das auf der zweiten Leitmaterialmuster-Gruppe verblieben ist, durch einen Abhebeprozess entfernt werden.
  • Die 11A ist eine Draufsicht eines beispielhaften dritten Maskenprozesses eines Herstellverfahrens für ein Dünnschichttransistor-Arraysubstrat gemäß der Erfindung, und die 11B ist eine Schnittansicht des beispielhaften dritten Maskenprozesses gemäß der Erfindung. In den 11A und 11B können eine dritte Leitmaterialmuster-Gruppe mit der oberen Datenkontaktfleckelektrode 134 und der Pixelelektrode 114 unter Verwendung eines dritten Maskenprozesses auf dem Gateisoliermuster 146 hergestellt werden, auf dem zuvor das Halbleitermuster und das Source/Drain-Metallmuster hergestellt wurden.
  • Die 12A bis 12D sind Schnittansichten des beispielhaften dritten Maskenprozesses der 11A und 11B gemäß der Erfindung. In der 12A kann ein transparenter, leitender Film 115 auf dem Gateisolierfilm 143, wo das Halbleitermuster und das Source/Drain-Metallmuster aufgeschichtet werden können, unter Verwendung einer Abscheidungstechnik, wie Sputtern, hergestellt werden. Der transparente, leitende Film kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO) oder Indiumzinkzinnoxid (ITZO) bestehen.
  • In der 12B kann auf dem transparenten, leitenden Film 115 vollständig ein Fotoresistfilm hergestellt werden, und auf dem oberen Bereich des unteren Substrats 145 kann eine dritte Maske 210 angeordnet werden. Die dritte Maske 210 kann über ein Maskensubstrat 214, das aus einem transparenten Material bestehen kann, und einen Abschirmungsteil 212 verfügen, der auf einem Abschirmungsbereich P2 des Maskensubstrats 214 ausgebildet ist. Demgemäß kann ein Bereich, in dem das Maskensubstrat 214 freigelegt ist, zu einem Belichtungsbereich P1 werden. Dann kann der Fotoresistfilm unter Verwendung der dritten Maske 210 belichtet und entwickelt werden, um das Fotoresistmuster 216 im Abschirmungsbereich P2 entsprechend dem Abschirmungsteil 212 der dritten Maske 210 auszubilden.
  • In der 12C kann der transparente, leitende Film 115 durch einen Ätzprozess unter Verwendung des Fotoresistmusters 216 strukturiert werden, so dass eine dritte Leitmaterialmuster-Gruppe mit der Pixelelektrode 114 und der oberen Datenkontaktfleckelektrode 134 erzeugt werden können.
  • In der 12D können der Gateisolierfilm 143 und die ohmsche Kontaktschicht 150 gleichzeitig durch einen Trockenätzprozess unter Verwendung der zweiten und der dritten Leitmaterialmuster-Gruppe als Maske geätzt werden, um das Gateisoliermuster 146 zu erzeugen. Außerdem kann die ohmsche Kontaktschicht 150 im Kanalbereich des TFT 106 entfernt werden. Zum Beispiel kann die ohmsche Kontaktschicht 150 im Kanalbereich des TFT 106 entfernt werden, um die aktive Schicht 148 freizulegen und das Gateisoliermuster 146 kann ausgebildet werden, damit der Gateisolierfilm 143 auf dem Gatekontaktfleck 126 entfernt werden kann, um den Gatekontaktfleck 126 freizulegen.
  • Genauer gesagt, kann, wenn das Dickenverhältnis der ohmschen Kontaktschicht 150 und des Gateisolierfilms 143 über 1:8 beträgt, ein Ätzgas mit Schwefelhexafluorid SF6 und Sauerstoff O2 im Mischungsverhältnis 1:3 in eine Vakuumkammer eingespeist werden, um dadurch die ohmsche Kontaktschicht 150 und den Gateisolierfilm 143 für eine erste Zeitperiode trockenzuätzen. Wenn z. b. die Dicke der ohmschen Kontaktschicht 150 ungefähr 600 Δ beträgt und die Dicke des Gateisolierfilms 143 ungefähr 5000 Δ beträgt, werden 1,000 W elektrischer Leistung bei einem Druck von ungefähr 100 [mT] geliefert, damit die ohmsche Kontaktschicht 150 und der Gateisolierfilm 143 durch das Ätzgas für ungefähr 90 Sekunden trockengeätzt werden. Demgemäß kann der Gateisolierfilm 143 so strukturiert werden, dass das Gateisoliermuster 146 (in der 12D) den Gatekontaktfleck 126 freilegt, und die ohmsche Kontaktschicht 150 wird im Kanalbereich des TFT 106 entfernt, um die aktive Schicht 148 freizulegen.
  • Andernfalls, wenn das Dickenverhältnis der ohmschen Kontaktschicht 150 und des Gateisolierfilms 143 über 1:10 beträgt, kann ein Ätzgas mit Tetrafluorkohlenstoff CF4 und Wasserstoff H2 im Verhältnis von ungefähr 5:1 in eine Vakuumkammer eingespeist werden, um dadurch die ohmsche Kontaktschicht 150 und den Gateisolierfilm 143 für eine erste Zeitperiode trockenzuätzen. Zum Beispiel können 1,000 W elektrischer Leistung bei einem Druck von 100 [mT] geliefert werden, damit die ohmsche Kontaktschicht 150 und der Gateisolierfilm 143 für ungefähr 90 Sekunden durch das Ätzgas trockengeätzt werden. Demgemäß kann der Gateisolierfilm 143 so strukturiert werden, dass das Gateisoliermuster 146 (in der 12D) den Gatekontaktfleck 126 freilegt, und die ohmsche Kontaktschicht 150 wird im Kanalbereich des TFT 106 entfernt, um die aktive Schicht 148 freizulegen.
  • Die 13A bis 13E sind Schnittansichten eines anderen beispielhaften Herstellverfahrens für ein Dünnschichttransistor-Substrat gemäß der Erfindung. In der 13A können eine erste Leitmaterialmuster-Gruppe mit der Gateleitung 102, der Gateelektrode 108 und dem Gatekontaktfleck 126 unter Verwendung des ersten Maskenprozesses, wie er unter Bezugnahme auf die 8A bis 8C beschrieben wurde, auf dem unteren Substrat 145 hergestellt werden.
  • Dann können das Halbleitermuster mit einer aktiven Schicht 148 und einer ohmschen Kontaktschicht 150 sowie eine zweite Leitmaterialmuster-Gruppe mit der Datenleitung 104, der Drainelektrode 112 und der unteren Datenkontaktfleck 132 unter Verwendung des zweiten Maskenprozesses, wie es unter Bezugnahme auf die 10A bis 10E beschrieben wurde, auf dem Gateisolierfilm 143 hergestellt werden.
  • In der 13A kann ein transparenter, leitender Film auf dem Gateisolierfilm 143, wo das Halbleitermuster und die zweite Leitmaterialmuster-Gruppe aufgeschichtet sind, durch eine Abscheidungstechnik, wie Sputtern, hergestellt werden. Der transparente, leitende Film kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO) oder Indiumzinnzinkoxid (ITZO) bestehen.
  • In der 13B kann ein Fotoresistfilm vollständig auf dem transparenten, leitenden Film 115 hergestellt werden, und in einem oberen Bereich des unteren Substrats 145 kann eine dritte Maske 210 angeordnet werden. Die dritte Maske 210 kann über ein Maskensubstrat 214, das aus einem transparenten Material besteht, und einen Abschirmungsteil 212, der auf einem Abschirmungsbereich P2 des Maskensubstrats 214 ausgebildet ist, verfügen. Demgemäß kann ein Bereich, in dem das Maskensubstrat 214 freigelegt ist, zu einem Belichtungsbereich P1 werden. Dann kann der Fotoresistfilm unter Verwendung der dritten Maske 210 belichtet und entwickelt wer den, um das Fotoresistmuster 216 im Abschirmungsbereich P2 entsprechend dem Abschirmungsteil 212 der dritten Maske 210 auszubilden.
  • In der 13C kann der transparente, leitende Film 115 durch einen Ätzprozess unter Verwendung des Fotoresistmusters 216 so strukturiert werden, dass die dritte Leitmaterialmuster-Gruppe mit der Pixelelektrode 114 und der oberen Datenkontaktfleckelektrode 134 ausgebildet werden können.
  • In der 13D kann ein Bereich der ohmschen Kontaktschicht 150 und des Gateisolierfilms 143 durch einen ersten Trockenätzprozess unter Verwendung der zweiten und der dritten Leitmaterialmuster-Gruppe als Maske gleichzeitig strukturiert werden, um dadurch das Gateisoliermuster 146 auszubilden. Das Gateisoliermuster 146 kann hergestellt werden, um den Gateisolierfilm 143 auf den Gatekontaktfleck 126 zu entfernen, um diesen freizulegen. Dann kann die ohmsche Kontaktschicht 105 durch einen zweiten Trockenätzprozess unter Verwendung der zweiten und der dritten Leitmaterialmuster-Gruppe als Maske so strukturiert werden, dass die ohmsche Kontaktschicht 150, die im Kanalbereich des TFT 106 verblieben ist, entfernt wird. Das heißt, dass die ohmsche Kontaktschicht 150 im Kanalbereich des Dünnschichttransistors 106 entfernt wird, um dadurch die aktive Schicht 148 freizulegen.
  • Wenn z. B. das Dickenverhältnis der ohmschen Kontaktschicht 150 und des Gateisolierfilms 143 über 1:8 beträgt, kann ein Ätzgas mit Schwefelhexafluorid SF6 und Sauerstoff O2 im Verhältnis von ungefähr 1:3 in eine Vakuumkammer eingespeist werden, damit die ohmsche Kontaktschicht 150 und der Gateisolierfilm 143 für eine zweite Zeitperiode trockengeätzt werden können, die kürzer als die erste Zeitperiode ist. Demgemäß kann, wie es in der 13D dargestellt ist, der Gateisolierfilm 143 so strukturiert werden, dass das den Gatekontaktfleck 126 freilegende Gateisoliermuster 146 erzeugt wird, und die ohmsche Kontaktschicht 150 kann teilweise geätzt werden, so dass sie auf dem Kanalbereich des TFT 106 verbleibt. Dann kann ein Ätzgas mit Schwefelhexafluorid SF6 und Chlor Cl2 im Lösungsverhältnis von ungefähr 1:10 in eine Vakuumkammer eingespeist werden, damit die ohmsche Kontaktschicht 150 für eine dritte Zeitperiode trockengeätzt werden kann. Demgemäß kann, wie es in der 13E dargestellt ist, die ohmsche Kontaktschicht 150 im Kanalbereich des TFT 106 vollständig entfernt werden, so dass die aktive Schicht 148 freigelegt ist.
  • Andernfalls, wenn das Dickenverhältnis der ohmschen Kontaktschicht 150 und des Gateisolierfilms 143 über ungefähr 1:10 beträgt, kann ein Ätzgas mit Tetrafluorkohlenstoff CF4 und Wasserstoff H2 im Mischungsverhältnis von ungefähr 5:1 in eine Vakuumkammer eingespeist werden, damit die ohmsche Kontaktschicht 150 und der Gateisolierfilm 143 für eine zweite Zeitperiode, die kürzer als die erste Zeitperiode sein kann, trockengeätzt werden. Demgemäß kann, wie es in der 13D dargestellt ist, der Gateisolierfilm 143 so strukturiert werden, dass das den Gatekontaktfleck 126 freilegende Gateisoliermuster 146 erzeugt wird, und ein Teil der ohmschen Kontaktschicht 150 kann im Kanalbereich des TFT 106 teilweise geätzt werden. Dann kann ein Ätzgas mit Schwefelhexafluorid SF6 und Chlor Cl2 im Lösungsverhältnis von ungefähr 1:10 in die Vakuumkammer eingespeist werden, damit die ohmsche Kontaktschicht 150 für eine dritte Zeitperiode trockengeätzt werden kann. Demgemäß kann, wie es in der 13E dargestellt ist, die ohmsche Kontaktschicht 150 im Kanalbereich des TFT 106 vollständig entfernt werden, so dass die aktive Schicht 148 freigelegt ist.
  • Gemäß der Erfindung können der Gateisolierfilm und die ohm sche Kontaktschicht unter Verwendung der zweiten und der dritten Leitmaterialmuster-Gruppe als Maske gleichzeitig trockengeätzt werden. Demgemäß kann das TFT-Arraysubstrat unter Verwendung eines Maskenprozesses mit drei Maskenrunden hergestellt werden, was die Herstellprozesse vereinfacht, die Herstellkosten senkt und die Herstellausbeuten verbessert.

Claims (26)

  1. Dünnschichttransistor-Arraysubstrat mit: einer auf einem Substrat (145) hergestellten Gateleitung (102); einer Datenleitung (104), die so auf dem Substrat (145) hergestellt ist, dass sie die Gateleitung (102) schneidet, um einen Pixelbereich (114) zu bilden; einem Dünnschichttransistor (106), der an der Schnittstelle zwischen der Gateleitung (102) und der Datenleitung (104) ausgebildet ist und der über eine auf dem Substrat (145) hergestellte Gateelektrode (108), eine auf dieser und dem Substrat (145) hergestellte Gateisolierschicht, eine auf der Gateisolierschicht hergestellte Halbleiterschicht, eine ohmsche Kontaktschicht (150) auf der Halbleiterschicht sowie eine Sourceelektrode (110) und eine Drainelektrode (112) auf der ohmschen Kontaktschicht (150) verfügt; und einem transparenten Elektrodenmaterial (114) innerhalb des Pixelbereichs, das mit der Drainelektrode (112) des Dünnschichttransistors (106) verbunden ist, wobei die Gateisolierschicht über ein Gateisoliermuster (146) unter der Datenleitung (104) und dem transparenten Elektrodenmaterial, die Gateleitung (102) bedeckend, verfügt, dadurch gekennzeichnet, dass die transparente Elektrode (114) die Gateisolierschicht direkt berührt, und das Dünnschichttransistor-Arraysubstrat ferner einen Gatekontaktfleck (126), der mit der Gateleitung (102) verbunden ist, und einen Datenkontaktfleck (130) mit einer mit der Datenleitung (104) verbundenen unteren Datenkontaktfleckelektrode (132) aufweist; und das Gateisoliermuster (146) unter Verwendung der Datenleitung (104), der Sourceelektrode (110), der Drainelektrode (112), des Datenkontaktflecks (130) und der transparenten Elektrode (114) so strukturiert ist, dass das Gateisoliermuster (146) den Gatekontaktfleck (126) frei legt.
  2. Dünnschichttransistor-Arraysubstrat nach Anspruch 1, bei dem der Datenkontaktfleck (130) ferner über eine obere Datenkontaktfleckelektrode (134) verfügt, die mit der unteren Datenkontaktfleckelektrode (132) verbunden ist.
  3. Dünnschichttransistor-Arraysubstrat nach Anspruch 2, bei dem die obere Datenkontaktfleckelektrode (134) das transparente Elektrodenmaterial enthält.
  4. Dünnschichttransistor-Arraysubstrat nach Anspruch 3, bei dem die obere Datenkontaktfleckelektrode (134) in direktem Kontakt mit der unteren Datenkontaktfleckelektrode (132) steht.
  5. Dünnschichttransistor-Arraysubstrat nach Anspruch 4, bei dem der Datenkontaktfleck (130) ferner einen ersten Bereich der aktiven Schicht (148) und einen ersten Bereich der ohmschen Kontaktschicht (150) enthält.
  6. Dünnschichttransistor-Arraysubstrat nach Anspruch 5, bei dem ein erster Bereich der oberen Datenkontaktfleckelektrode (134) mit Seitenbereichen des ersten Bereichs der aktiven Schicht (148) und Seitenbereichen des ersten Bereichs der ohmschen Kontaktschicht (150) in Kontakt steht.
  7. Dünnschichttransistor-Arraysubstrat nach Anspruch 1, bei dem der Datenkontaktfleck (130) ferner einen ersten Bereich der Halbleiterschicht und einen ersten Bereich der ohmschen Kontaktschicht (150) enthält.
  8. Dünnschichttransistor-Arraysubstrat nach Anspruch 7, bei dem Seitenwandbereiche des Gateisoliermusters (146), des ersten Bereichs der Halbleiterschicht und des ersten Bereichs der ohmschen Kontaktschicht (150) übereinstimmen.
  9. Dünnschichttransistor-Arraysubstrat nach Anspruch 1, bei dem sich das Gateisoliermuster (146) ausgehend von der Gateelektrode (108) erstreckt, um mit der Gateleitung (102) zu überlappen.
  10. Dünnschichttransistor-Arraysubstrat nach Anspruch 9, bei dem sich das transparente Elektrodenmaterial ausgehend von der Drainelektrode (112) des Dünnschichttransistors (106) auf dem Gateisoliermuster (146) erstreckt, um mit der Gateleitung (102) zu überlappen.
  11. Dünnschichttransistor-Arraysubstrat nach Anspruch 10, ferner mit einem Speicherkondensator (120) mit der Gateleitung (102), der Gateisolierschicht in Überlappung mit der Gateleitung (102) und dem transparenten Elektrodenmaterial in Überlappung mit der Gateleitung (102).
  12. Verfahren zum Herstellen eines Dünnschichttransistor-Arraysubstrats, umfassend: Herstellen einer ersten Leitmaterialmuster-Gruppe (142) mit einer Gateleitung (102), einem Gatekontaktfleck (126) und einer Gateelektrode (108) eines Dünnschichttransistors (106), der mit der Gateleitung (102) auf einem Substrat (145) verbunden ist; Herstellen eines Gateisolierfilms (143) auf dem Substrat (145) mit der ersten Leitmaterialmuster-Gruppe (142); Herstellen einer zweiten Leitmaterialmuster-Gruppe (143, 147, 154) mit einer die Gateleitung (102) schneidenden Datenleitung (104), einer mit der Datenleitung (104) verbundenen Sourceelektrode (110) des Dünnschichttransistors (106) und einer Drainelektrode (112) des Dünnschichttransistors (106), einer ohmschen Kontaktschicht (150) und einer Halbleiterschicht zum Erzeugen eines Kanalbereichs des Dünnschichttransistors (106); Herstellen einer dritten Leitmaterialmuster-Gruppe (115) mit einem transparenten Elektrodenmaterial, das mit der Drainelektrode (112) verbunden ist; und Ätzen der ohmschen Kontaktschicht (150) unter Verwendung der Source- und Drainelektrode (110, 112) als erste Ätzmaske; Ätzen des Gateisolierfilms (146) unter Verwendung der zweiten Leitmaterialmuster-Gruppe (143, 147, 154, 115), sowie der dritten Leitmaterialmuster-Gruppe (115) als zweite Ätzmaske, wobei das Ätzen der ohmschen Kontaktschicht (150) und das Ätzen des Gateisolierfilms (146) gleichzeitig durchgeführt werden.
  13. Verfahren nach Anspruch 12, bei dem der Schritt des Ätzens des Gateisolierfilms (146) und der ohmschen Kontaktschicht (150) Folgendes beinhaltet: Trockenätzen des Gateisolierfilms (146) zum Erzeugen des Gateisoliermusters mit identischem Muster zu dem der zweiten (143, 147, 154) und der dritten Leitmaterialmuster-Gruppe (115) zwischen der ersten (142) und der zweiten Leitmaterialmuster-Gruppe (143, 147, 154); und Trockenätzen der ohmschen Kontaktschicht (150) des Dünnschichttransistors (106), um den Kanalbereich desselben freizulegen.
  14. Verfahren nach Anspruch 12, bei dem der Schritt des Ätzens des Gateisolierfilms (146) und der ohmschen Kontaktschicht (150) das Ätzen der ohmschen Kontaktschicht (150) und des Gateisolierfilms (146) mit einem Dickenverhältnis von ungefähr 1:8 unter Verwendung eines Ätzgases beinhaltet, das Schwefelhexafluorid SF6 und Sauerstoff O2 im Mischungsverhältnis von ungefähr 1:3 enthält.
  15. Verfahren nach Anspruch 14, ferner mit dem Schritt des Ätzens der ohmschen Kontaktschicht (150) unter Verwendung eines Ätzgases, das Schwefelhexafluorid SF6 und Chlor Cl2 im Mischungsverhältnis von ungefähr 1:10 enthält, um eine in der Halbleiterschicht enthaltene aktive Schicht (148) freizulegen.
  16. Verfahren nach Anspruch 12, bei dem der Schritt des Ätzens des Gateisolierfilms (146) und der ohmschen Kontaktschicht (150) das Ätzen der ohmschen Kontaktschicht (150) und des Gateisolierfilms (146) mit einem Dickenverhältnis von ungefähr 1:10 unter Verwendung eines Ätzgases beinhaltet, das Tetrafluorkohlenstoff CF4 und Wasserstoff H2 im Mischungsverhältnis von ungefähr 5:1 enthält.
  17. Verfahren nach Anspruch 16, ferner mit dem Schritt des Ätzens der ohmschen Kontaktschicht (150) unter Verwendung eines Ätzgases, das Schwefelhexafluorid SF6 und Chlor Cl2 im Mischungsverhältnis von ungefähr 1:10 enthält, um eine in der Halbleiterschicht enthaltene aktive Schicht (148) freizulegen.
  18. Verfahren nach Anspruch 12, bei dem der Schritt des Ätzens des Gateisolierfilms (146) und der ohmschen Kontaktschicht (150) das Herstellen eines mit der Datenleitung (104) verbundenen Datenkontaktflecks (130) beinhaltet, der über eine untere Datenkontaktfleckelektrode (132) verfügt.
  19. Verfahren nach Anspruch 18, bei dem der Schritt des Herstellens des Datenkontaktflecks (130) ferner das Herstellen einer oberen Datenkontaktfleckelektrode (134) beinhaltet, die mit der unteren Datenkontaktfleckelektrode (132) verbunden ist.
  20. Verfahren nach Anspruch 19, bei dem die obere Datenkontaktfleckelektrode (134) das transparente Elektrodenmaterial enthält.
  21. Verfahren nach Anspruch 20, bei dem das transparente Elektrodenmaterial mit dem Gateisolierfilm (146) unter dem Datenkontaktfleck (130) in Kontakt steht.
  22. Verfahren nach Anspruch 19, bei dem die Gateisolierschicht (146) einem Muster der unteren Datenkontaktfleckelektrode (132) oder der oberen Datenkontaktfleckelektrode (134) entspricht.
  23. Verfahren nach Anspruch 22, bei dem Seitenwandbereiche der Gateisolierschicht (146), der unteren Datenkontaktfleckelektrode (132), der ohmschen Kontaktschicht (150) und der oberen Datenkontaktfleckelektrode (134) übereinstimmen.
  24. Verfahren nach Anspruch 12, bei dem sich die Gateisolierschicht (146) ausgehend von der Gateelektrode (108) erstreckt, um mit der Gateleitung (102) zu überlappen.
  25. Verfahren nach Anspruch 24, bei dem sich das transparente Elektrodenmaterial ausgehend von der Drainelektrode (112) des Dünnschichttransistors (106) auf dem Gateisolierfilm (146) erstreckt, um mit der Gateleitung (102) zu überlappen.
  26. Verfahren nach Anspruch 25, ferner umfassend das Herstellen eines Speicherkondensators (120) mit der Gateleitung (102), der Gateisolierschicht (146) in Überlappung mit der Gateleitung (102) sowie dem transparenten Elektrodenmaterial in Überlappung mit der Gateleitung (102).
DE102004021157A 2003-05-06 2004-04-29 Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben Expired - Fee Related DE102004021157B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0028642 2003-05-06
KR1020030028642A KR100598737B1 (ko) 2003-05-06 2003-05-06 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102004021157A1 DE102004021157A1 (de) 2004-12-23
DE102004021157B4 true DE102004021157B4 (de) 2010-11-18

Family

ID=36821439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004021157A Expired - Fee Related DE102004021157B4 (de) 2003-05-06 2004-04-29 Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben

Country Status (8)

Country Link
US (2) US7217586B2 (de)
JP (1) JP4658514B2 (de)
KR (1) KR100598737B1 (de)
CN (1) CN100385671C (de)
DE (1) DE102004021157B4 (de)
FR (1) FR2854732B1 (de)
GB (1) GB2402548B (de)
TW (1) TWI237396B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631861A (en) * 1990-02-02 1997-05-20 Virtual Technologies, Inc. Force feedback and texture simulating interface device
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR101046928B1 (ko) * 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101107246B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107251B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR20060089526A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
CN100444408C (zh) * 2005-09-15 2008-12-17 中华映管股份有限公司 薄膜晶体管及其制造方法
JP2007086197A (ja) * 2005-09-20 2007-04-05 Sharp Corp アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100452410C (zh) * 2006-04-30 2009-01-14 北京京东方光电科技有限公司 一种有源驱动tft矩阵结构及其制造方法
KR101282404B1 (ko) 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
TWI352430B (en) 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
JP5038047B2 (ja) * 2006-10-14 2012-10-03 友達光電股▲ふん▼有限公司 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法
JP4774006B2 (ja) * 2007-03-08 2011-09-14 株式会社アルバック エッチング方法
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI426563B (zh) * 2008-05-07 2014-02-11 Au Optronics Corp 像素結構與其中之電晶體以及其製造方法
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR101894897B1 (ko) * 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9230826B2 (en) * 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
CN102148194B (zh) * 2010-11-26 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及其制造方法
CN102116982B (zh) * 2010-11-26 2012-08-22 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
CN104241297B (zh) * 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
CN104992947B (zh) * 2015-06-03 2018-01-12 合肥鑫晟光电科技有限公司 一种氧化物半导体tft阵列基板及其制备方法
CN108010924A (zh) 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816982B2 (ja) * 1989-03-16 1998-10-27 松下電子工業株式会社 液晶表示装置
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
KR100538293B1 (ko) 1998-04-03 2006-03-17 삼성전자주식회사 평면 구동 방식 액정 표시 장치의 제조 방법
KR100590750B1 (ko) 1999-03-08 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001005038A (ja) 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP3327287B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7509899B2 (en) 2000-08-14 2009-03-31 Sd3, Llc Retraction system for use in power equipment
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100635943B1 (ko) 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
DE10124986B4 (de) * 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100806897B1 (ko) 2001-08-07 2008-02-22 삼성전자주식회사 액정 표시 장치
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338989B1 (en) * 1999-08-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Array substrate for use in liquid crystal display device and method of manufacturing the same
US20020171781A1 (en) * 2001-05-16 2002-11-21 Dong-Gyu Kim Thin film transistor array substrate for liquid crystal display

Also Published As

Publication number Publication date
FR2854732B1 (fr) 2007-04-13
DE102004021157A1 (de) 2004-12-23
CN100385671C (zh) 2008-04-30
CN1551367A (zh) 2004-12-01
FR2854732A1 (fr) 2004-11-12
US20040222421A1 (en) 2004-11-11
KR100598737B1 (ko) 2006-07-10
US7525120B2 (en) 2009-04-28
GB0409739D0 (en) 2004-06-09
JP2004334214A (ja) 2004-11-25
TW200427098A (en) 2004-12-01
US7217586B2 (en) 2007-05-15
GB2402548A (en) 2004-12-08
KR20040095045A (ko) 2004-11-12
GB2402548B (en) 2005-12-21
JP4658514B2 (ja) 2011-03-23
US20070170432A1 (en) 2007-07-26
TWI237396B (en) 2005-08-01

Similar Documents

Publication Publication Date Title
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE102004021156B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102004051839B4 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102018132095A1 (de) Anzeigevorrichtung
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE10355666A1 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE10331826A1 (de) Transflektives Flüssigkristalldisplay und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110218

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee