TWI237396B - Thin film transistor array substrate and method of fabricating the same - Google Patents
Thin film transistor array substrate and method of fabricating the same Download PDFInfo
- Publication number
- TWI237396B TWI237396B TW093112763A TW93112763A TWI237396B TW I237396 B TWI237396 B TW I237396B TW 093112763 A TW093112763 A TW 093112763A TW 93112763 A TW93112763 A TW 93112763A TW I237396 B TWI237396 B TW I237396B
- Authority
- TW
- Taiwan
- Prior art keywords
- film transistor
- gate
- electrode
- thin film
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000007772 electrode material Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 129
- 239000010408 film Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 76
- 238000009413 insulation Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- QGHDLJAZIIFENW-UHFFFAOYSA-N 4-[1,1,1,3,3,3-hexafluoro-2-(4-hydroxy-3-prop-2-enylphenyl)propan-2-yl]-2-prop-2-enylphenol Chemical group C1=C(CC=C)C(O)=CC=C1C(C(F)(F)F)(C(F)(F)F)C1=CC=C(O)C(CC=C)=C1 QGHDLJAZIIFENW-UHFFFAOYSA-N 0.000 claims 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 1
- 230000003796 beauty Effects 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 229910052717 sulfur Inorganic materials 0.000 claims 1
- 239000011593 sulfur Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 15
- 238000002161 passivation Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 silicon nitride compound Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000002173 cutting fluid Substances 0.000 description 1
- OMOWTHJGAMXCLT-UHFFFAOYSA-N cyclobuten-1-ylmethylbenzene Chemical compound C=1C=CC=CC=1CC1=CCC1 OMOWTHJGAMXCLT-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- FEXCMMPRRBSCRG-UHFFFAOYSA-N hexasulfur Chemical compound S1SSSSS1 FEXCMMPRRBSCRG-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
1237396 五、發明說明(1) -- 【發明所屬之技術領域】 本發明係有關於一陣列基板(array substrate)及其 製造方法,更明確地說,其有關於一薄膜電晶體(th i η fi lm transistor)陣列基板及其製造方法。 【先前技術】 般而g ’液晶顯示裝置cryStai display, LCD)疋利用所產生的電場,控制液晶材料的光穿透而顯現 影像。LCD裝置包括一設置於一上基板(upper substrate) 的共同電極(common electrode)與一形成於一下基板 (lower substrate)的像素電極(pixel electr〇de),其中 液晶材料的光穿透是由介於共同電極與像素電極間所產生 的電場控制。LCD裝置包含一薄膜電晶體(TFT)陣列基板 (一下基板)以及一彩色濾光陣列基板(c ο 1 〇 r f i 11 e r array substrate)( —上基板),二者相互面對接合。此 外’在下及上基板之間具有一問隔妫(spacer),其係供為 一具有均一性的液晶胞間隙(ce 1 1 gap ),以及液晶材料是 被注入由間隔物所形成的晶胞間隙中。而TFT陣列基板包 括用以提供液晶對齊(al ignment)的複數個訊息線(signai 1 ine)、複數個薄膜電晶體及一對齊膜(al ignment f i 1 m)。該彩色濾光陣列基板包括一用以製造彩色光源的 彩色濾光片(color f i 1 ter)、一用以防止光源滲漏的黑色 矩陣(black matrix),以及一用以提供液晶對齊的對齊 膜。
1237396 五、發明說明(2) 由於TFT陣列基板的製造與半導體的組裝製程有關, 此組裝製程包含複數個光罩製程(mask process),其既複 雜又耗費成本。為了解決此等問題,TFT陣列基板已發展 為使光罩製程的次數降低。於是,由於單一的光罩製程包 括個別的次製程,例如薄膜沈積(t h i n f i 1 m deposition)、清洗(cleaning)、光钱刻法 (photolithography)、餘刻(etching)、光阻去除(photo -resist stripping)以及檢查製程(inspection process),因而發展出一種四次的光罩(f〇ur — r〇und mask)製程。 第一圖係表示依據先前技術的薄膜電晶體陣列基板之 平面示意圖。 第一圖為一平面示意圖,其說明根據先前技術,使用 四次的光罩製程的薄膜電晶體,而第二圖則表示依據先前 技術’沿著第一圖的I - I ’之橫剖面示視圖。在第一圖及第 二圖中,一 T F T陣列基板包含一閘極線(g a t e 1 ]· n e ) 2及一 資料線(data line)4,以及一介於其間的閘極絕緣膜 (gate insulating film)46,並於下基板45上,形成交 叉。此外,一TFT 6被設於閘極線2與資料線4的任一個交 叉處’而一像素電極14被設於一像素區域(pixel region) 上,此區域是由閘極線2與資料線4的交叉處所劃分出的區 域,一儲存電容(storage capacitor)20則設於閘極線2與 儲存電極(storage electrode)22間的重疊處,一閘極接 點(gate pad)24連接至閘極線2,以及一資料接點(data
1237396 五、發明說明(3) pad)30連接至資料線4。 TFT β會回應沿著閘極線2所傳遞 signals),而使得沿著資料線4所傳遞的息(gate signals)讓像素電極14帶電。因此,丁a f汛心(Pixel 閘極線2的閘極電極(gate electr〇d 6包含一連接至 4的源電極(source electrode)l〇,以及—連接至貝料線 極14的汲電極(drain electr〇de)12。再二$至像^電一 作用層(active layer)48,其係以位於薄膜電晶體6匕盘 極電極8之間的閘極絕緣膜46與閘極電極8重疊,萨以、甲八 出介於源電極ίο與沒電極12間的通道區域。二外,曰資;ς 4、下資料接點電極32與儲存電極22各與作用層48重疊/ 其中歐姆接觸層(ohmic contact layer)50係設於作^層 48上’使得歐姆接觸層與資料線4接觸,而源電極1〇 電極12、下資料接點電極32,與儲存電極22係設於歐姆接 觸層50上。像素電極14係設於像素區域5之内,且其經由 穿過鈍化膜(pass i vat ion fiim) 52的第一接觸孔(contact hole)13,與TFT 6的汲電極12連接。 在第一及第二圖中,一電場是於經由TFT 6接收像素 訊息的像素電極1 4與接收參考電壓的共同電極間所形成。 於是,排列於TFT陣列基板與彩色濾光基板間的液晶材料 之液晶分子(未顯示),其旋轉是歸因於介電異向性 (dielectric anisotropy)。因此,在像素區域5内的光穿 透不同於液晶分子的旋轉量,從而產生影像。 第二圖中,儲存電容2 0是由一以閘極絕緣膜4 6、作用
第10頁 1237396 五、發明說明(4) ^50 ^ 膜52所連接的像二雷:$觸孔21亚穿過儲存電極22及鈍化 一個傳遞至像素雷炻 所組成。此外,儲存電容20能使 到下一個像素訊自值庚的像素訊息可以被穩定地維持,直 京Λ心傳遞至像素電極1 4。 及問極點24是由㈣點下電極26以 極26。雖未顯示,門^ :接觸孔27而連接至閘極接點下電 driver),並將問極W /24連接於一閘極驅動器(gate 里將間極訊息提供給閘極線2。 上資 粗綠4,二一所、、且成,下資料接點電極32係延伸自資 ' 上貧料接點電極34是經由穿過鈍化0 ^ ng、 接觸孔33,盥下資斜桩赴+ 4土牙i純化膜52的苐四 料接1 = 、士接點電極32連接。雖然沒有顯示,資 線4。”’連接於-貧料驅動器,並將資料訊息提供給資料 曰r f ί ΑΛ至第三D圖表示依據先前技術第二圖的薄膜電 曰』f Γ 橫剖面示意圖。在第“圖,利用第-光 罩衣私而使一個第一導電圖案群(conductive pattern group)包含閘極線2,問極電極8以及閘極接點下電極μ, 設置於下基板45上。舉例而言,一問極金屬層是以沈積技 術而叹置於下基板45上,例如濺鍍(sputteHng),以形成 一包含鋁的雙閘極金屬層.接著,閘極金屬層是利用第一 第11頁 1237396
光罩而以光钱刻法及钱刻製 極線2、閘極電極8與閘極接 群。 程而形成圖案,以形成包括 點下電極26的第一導電圖案 閘 在第三B圖中,閘;)¾ p & 所提供的下基板45。再者巴緣成於第一導電圖案群 與歐姆接觸層5。,以2第:案群包含作用層48 苐一 一電圖案群,其包含資料線 、二電㈣、汲電極12、下資料接點電極32與儲存電極 > t利^第"T光罩製程而形成於閘極絕緣膜46。舉例而 】言,閘極絕緣膜46、—非晶形石夕層(amorphous silicon 接^ 乂成於具有第一導電圖案群的下基板45上,此種沈 ' .例士電水增強式化學氣相沈積法(plasma enhanced chemical vapor dep〇siti〇n,pEcvD)與濺鍍。該閘極絕 緣膜46是=無機絕緣材料所組成,例如氧切化合物 (S i 0X)或氮化矽化合物(s丨& ),而源/汲金屬層則是由鉬 (Mo)鈦(Ti )、钽(Ta)或鉬合金(m〇iybdenum al l〇y)所組 成0 、 ^ 接著光阻圖案(Photo - resist pattern)是利用第二 光罩的光蝕刻製程而於源/汲金屬層的形成。於是,一具 有相對應於TFT的通道區域的繞射露出部份的繞射露出光 罩通道j被作為一第二光罩。因此,通道部份的光阻圖案 =起相對應於其他區域的其他光阻圖案,有較低的高度。 隨後’源/汲金屬層以濕式蝕刻製程(wet-etching process)而形成圖案,其利用其他光阻圖案以提供包含資
1237396 五、發明說明(6) _ 料線4、源電極1 〇及汲電極1 2以及儲存電極2 2的第二導電 圖案群,該汲電極係與源電極1 〇整合。其次,非晶形石夕層 與n+非晶形石夕層是同時以利用相同光阻圖案的乾式蝕刻製 程(dry-etching process)而形成圖案,以提供歐姆接觸 層5 0與作用層4 8。 此外’光阻圖案的相對低的高度部份是藉由灰化製程 (ashing process)自通道區域移除,而通道區域的源電 極、源/汲金屬圖案,與歐姆接觸層5〇是藉由乾式蝕刻製 程而被蝕刻。因此,通道區域的作用層48被露出,以電性 分離源電極10與汲電極12。其次,在第二導電圖案群上的 光阻圖案之保留部份則是以去除製程(stripping process)移除。 於第三C圖中,包括第_ 13、21、27與33的鈍化膜52 其藉由第三遮罩製程而提供 膜52是完全地形成於藉由沈 有第二導電圖案的閘極絕緣 用第二光罩的光姓刻法與姓 一、第一、第三及第四接觸 孔13穿過鈍化膜52,且露出 觸孔21穿過鈍化膜52,且露 接觸孔2 7穿過鈍化膜5 2與閘 點下電極2 6的一部份,而第 露出下資料接點電極3 2的一 弟二及第四接觸孔 ’係形成於閘極絕緣膜4 6上, 第一導電圖案群。例如,鈍化 積技術如PECVD,而使其上具 膜46上。接著,鈍化膜52是利 刻製程而形成圖案,以形成第 孔13、21、27與33。第一接觸 沒電極1 2的一部份,而第二接 出儲存電極22的一部份。第三 極絕緣膜46,且顯露出閘極接 四接觸孔33穿過鈍化膜52,且 部份。當一含有高比例乾式蝕 1237396 五、發明說明(7) 刻的金屬,例如鉬(M〇),被使用作為源/汲金屬時,第一 接觸孔13、第二接觸孔21與第三接觸孔33分別地形成並穿 ^ 以路出 >及電極1 2、儲存電極2 2與下資料接點電極3 2的 t °此外,鈍化膜5 2是由無機絕緣材料所組成,例如閘 、、巴、·彖膜46 ’或由具低介電常數(dieiectric constant) =有機絕緣材料所組成,例如壓克力有機化合物、導光高 二子材料笨基環丁烯(benz〇cycl〇butene,BCB)或氟環丁 烯(perfluorocyclobutane, PFCB)。 =第三D圖中,包括像素電極14、閘極接點上電極28 =上資料接點電極34的第三導電圖案群是形成於利用第四 製程的鈍化膜52上。舉例而言,透明導電膜是藉由沈 、、術k覆於鈍化膜5 2之上,例如濺鑛,且利用第四光罩 ,光蝕刻法及蝕刻製程而形成圖案。該透明導電膜可以由 氧化銦錫(indium tin oxide I TO) - 4 >fh t * indimtin-zinc-oxide,ITZ〇)所組成 )、乳化銦鋅(indlum zinc 0Xlde,IZ〇)或氧化銦辞錫’ 個四=2$1上所述’TFT陣列基板及其製造方法包含一 -人光罩衣耘,其包括複雜的、個別的 本的製程。 邳田问生產成 【發明内容】 列基板及其製造 缺點所導致的_ 、因此,本發明係針對於薄膜電晶體陣 方法,其可徹底地排除先前技術的限制及 或多個問題。
第14頁 1237396 五、發明說明(8) 本發:的目的之_在於提供 晶體陣列基板。 4 ^居勝電 太發明之s 』^七、1 L 一目的在於提供一製造薄膜電晶體陣列| 板的方法,此製程簡單且成本較為低廉。 車列基 本發明^ =的特徵與優點,將於接下來的說明以及由該十、 明的4不出*,或可由本發明的實施而得知。‘: 二月之他優點,可由所載明之說明及其申請專^ 成。以 附諸圖所特別指出之結構’而得以實現及達121 φ曰ίΐ二:本發明目的並造成這些及其他優點,-薄胺 電晶體:列基板,#包含:一形成於基板上的間極線存膜 形成於基板上的資料、線,其與該閘極線交叉而定出—像音 =域形成於該閘極線與f亥資料線交叉處上#薄膜電曰、 ,,該涛膜電晶體包括—形成於基板上的問極電極,—二 成於該閘極電極及該基板上的閘極絕緣; 極絕緣層的半導體層,—位於該半導體層的歐姆ί觸;問 :及-位於該歐姆接觸層的一源電極及一…;:: ΐ區=的透明電極材料,其連接至薄膜電晶體的沒電像 j ?、中該閘極,緣層包括一位於該資料線與該透明電極 材料之下,且覆蓋該閘極線的閘極絕緣圖案。 勺人另面一種薄膜電晶體陣列基板的製造方法,复 二;ί一導電圖案群’其包括一薄膜電晶體的二 rui—閑極電極,該薄膜電晶體係連接 -基板上的閘極線;形成一基板上的閘極絕緣膜,1包 第15頁 1237396
含第一導電圖案群;形成一第二導電圖案群 閘極線父叉的資料線、一連接至資料線的薄 ,其包括一與 膜電晶體源電 以及用以形成 第三導電圖案 以及使用第二 絕緣膜與該歐 f亟 薄膜電晶體的汲電極、一歐姆接觸層 薄膜電晶體之通道區域的半導體層;形成— 群^其包括連接至汲電極的透明電極材料; 與第三導電圖案群作為光罩,而蝕刻該閘極 姆接觸層。 詳$ 1里f瞭解的{,本發明《以上的-般性說明和以下的 -:二係屬例示性和說明性的’ i意在對本發明之申 明寻和乾圍,提供更進一步的說明。 【貫施方式】 以下將詳細說明本發明之較佳具體實施例, 例將於下列圖式中加以說明。 】ι二只把
第四圖係表示依據本發明所例示的薄膜電晶體陣列基 板之平面示意圖,而第五圖則表示依據本發明沿著第四圖 的II II之面示意圖。在第四圖及第五圖中,一 TFT陣 列基板可包含閘極線102與資料線104,其為相互交叉而形 成於下基板145上,其間可設有閘極絕緣圖案146,而TFT 106形成於閘極線102與資料線104的交叉處,位於像素區 域1〇5内的像素電極114由閘極線102與資料線1〇4的交叉處 所疋出’又儲存電容1 2 0係設於閘極線1 〇 2與像素電極11 4 的重疊部份,自閘極線1 〇 2延伸之閘極接點1 2 6,與連接至 資料線1 0 4之資料接點1 3 0。
第16頁 1237396 五、發明說明(10) 。閉極絕緣圖案146具有—與資料線1〇4、tft 1〇6的通 运區域、源電極Π 〇、汲電極丨丨2與像素電極丨1 4相同的圖 案且可被形成以覆蓋閘極線1 〇 2與閘極電極1 〇 8。因此, TFT 1 06可以對沿著閘極線丨〇2傳遞的閘訊息產生反應故 而沿著資料線104傳遞的像素訊息可使得像素電極〗14帶 電。再者,TFT 106可包含連接至閘極線1〇2的閘極電極 108,連接至資料線104的源電極11〇,以及連接至像素電 極11 4的汲電極11 2。此外,薄膜電晶體丨〇 6可包含一作用 層1 48,其係以位於薄膜電晶體丨〇6與閘極電極丨〇8間的閘 極絕緣圖案146,與閘極電極1〇8重疊,藉以劃分出介於源 電極110與没電極112間的通道區域。 於第五圖中,作用層148可以形成於資料線114與下資 料接點電極1 3 2之下,且可將歐姆接觸層丨5 〇與資料線、 104、汲電極112與下資料接點電極132重疊以製造歐姆接 觸Uhmic contact)。此外,像素電極114可以直接地連 至4膜電晶體1 0 6的汲電極11 2,且形成於像素區域丨〇 5之 内。於是,電場可以於像素電極i丨4之間形成,像素電極 114可以接受經由TFT 106以及共同電極(未顯示)所提供的 像素訊號,而此共同電極可接收參考電壓。因此,於丁 陣列基板與彩色濾光陣列基板間的液晶分子的排列,是由 可以因為介電異向性而旋轉的感生電場所產生的。故$, 在像素區域105内的光透射可以根據液晶分子的旋轉量而’ 有所不同,從而產生影像。 里 儲存電容120可包含閘極線1〇2,並以介於其間的問極
1237396 五、發明說明(11) 絕緣膜圖案146與像素電極114重疊。因此,儲存電 可容許像素電極114内的帶電像素訊息可以穩定地維持, 直到下一個像素訊息傳遞至像素電極114。此外,閘極 構 未”属不’閘極接點1 2 6可連接至閘極驅動器,且 閘極驅動器可提供閘極訊息至閘極線丨〇2。再者, 點130可〜包含延伸自資料線1〇4的下資料接點電極η2 \以 及與下貧料接點電極丨32連接的上資料接點電極134,並且 形成如閘極絕緣圖案146相同的金屬,如同第五圖所示。 雖^沒有顯示,資料接點13〇可連接於一資料驅動器, 自資料驅動益提供資料訊息至資料線1 〇 4。 …:2 f示另一個依據本發明且與第四圖例示薄膜電 π胃_基板之橫面示意圖。於第六圖中 料線m延伸出,且可形成作為下資料接點電: =路出結構。因此,下資料接點電極132可以形成為一相 極絕緣圖案!46的圖案。如第六圖所示,閉極絕緣 圖案146包含的部分,其與下資料接點電極132及/或部分 ,用層148及/或部分位於下資料接點電極丨32之下的歐姆 妾觸層150之圖案相對應。故而,閘極絕緣圖案146、作用 層148、歐姆接觸層150與下資料接點電極132的側壁部份 可以是相符的,亦即位於一共同傾斜平面。此外,雖未顯 不,除了閘極接點126與資料接點丨3()所在的接點區域外, 對齊膜可形成於影像顯示區域之内。 第七A圖表示依據本發明用以製造薄膜電晶體陣列基
1237396 五、發明說明(12) 板:方法之例示的第一光罩製程之平面示意圖,而第七6 圖表示依據本發明的第七A圖例示的第—光罩製程之側面 示意圖。在第七A圖與第七B圖中,笛 ^ ^ ,φ1ηο „ , ^ 第一導電圖案群包含閘 極線102、閘極電極108以及閘極接點126 程形成於下基板145上。
第八Α圖至第八C圖表示依據本發明的第七a圖盥第 圖所例示的第一光罩製程之橫面側視示意圖。於第、八A 問極Ϊ屬層142以沈積方法形成於下基板145上,例 閘極金屬層142可由金屬植成,例如一铭 (Α1)糸金屬、鉬(Μο)或銅(Cu)。因此,光阻膜(ph〇伪一 resist film)可完全地於閘極金屬層142形成且 罩2 0 0可於下基板丨45上排列,如第八B圖所示。該 ^〇〇包含可作為透明材料的光罩基板(mask sut^trate) 204,以及位於光罩基板2〇4的遮罩區域(shieidi regi〇n)P2上的遮罩部份202。於是,露出於光罩基板2〇4 上的區域可成為露出區域(exp〇sure regic)r〇pi。*沙, 光阻膜可以利用第一光罩2〇〇而使其露出’並形成盥第一 光罩2 0 0的遮罩部份202相對應的光阻圖案2〇6。接著,閘 極金屬層是藉由利用光阻圖案2〇6的蝕刻製程而形成圖 案,以形成包括閘極線1 〇2、閘極電極〗〇8與閘極接點下電 極126的第一導電圖案群,如第八c圖所示。 #
第九A圖表示依據本發明用以製造薄膜電晶體陣列基 板的方法的例示第一光罩製程之平面示意圖,而第九B圖 表示依據本發明的例示第二光罩製程之示意圖。於第九B
第19頁 1237396 ------ 五、發明說明(】g) 圖中,閘極絕緣膜143是 圖案群的下基板145上曰由沈積方法,於具有第一導電 緣膜〗43可以為盔機給“,例如pECVD或濺鍍。該閘極絕 (s!〇x)…石夕”化::二材料所㈣,^ 於第九B圖中,一包2) ° 半導體圖案群可被 S、乍用層148與歐姆接觸層150的 極112與下資料接點m,而一包含資料線104、汲電 光罩製程而形成。 的第二導電圖案群係利用第二 第十A圖至第m主_ 圖所示的第二光單二圖ί:依據本發明的第九A圖與第九B -半導體片147 橫面示意圖。在第十入圖中,第 由沈積方、i而π 4弟一半導體層149與源/汲金屬層154可藉 上,例如ΡΕ^ ^(und0Ded Μ苐一 +.導體層14 7可以為未摻雜的非晶 μφ μ14α a a:〇rph〇US sllic〇n)所組成,而該第二半導 :層二疋:摻雜N型或p型的非晶石夕所組成而源"及金屬 層154可以為鉬(M〇)及/或銅(Cu)所組成。 於第十B圖中,光阻膜可形成於源/汲金屬層154上, 而第二光罩160可用於作為部份的露出,其可排列於下基 板145之上。第二光罩16〇可包括由透明材料所組成的光罩 基板162、位於光罩基板162之遮罩區域p2上的遮罩部份 164 ’以及位於光罩基板162的部份露出區域?3上的繞射露 出部份166(或半傳遞部份)。因此,露出於光罩基板162的 區域可成為露出區域P1。其次,光阻膜可以利用第二光罩 160而使其露出,並形成光阻圖案168,其位於遮罩區域p2 第20頁 1237396
=的階!部!。該遮罩區域P2係位於部份露出區 :二光罩16。的遮罩部份164相對應。亦 二二 出^明内的光阻圖案168可具有―第:高㈣成而^第路 一同度H2車父形成於遮罩區域p2内的光阻圖案168之 古 度Η1為低。 同 、於第十C圖中,源/汲金屬層154可以利用光阻圖案168 作為光罩的濕式蝕刻製程而形成圖案。於是,包含資料線 1 〇 4、及電極11 2與連接至資料線丨〇 4之源電極丨丨〇的第二導 電圖案群便可形成。 =第十D圖中,第一半導體層147與第二半導體層149 可以藉由乾式餘刻製程而形成圖案,其利用光阻圖案丨 作為光罩以提供沿著源/汲金屬圖案的歐姆接觸層丨5 〇與作 用層148。其次’光阻圖案168,其含有部份露出區域p3内 的第二高度H2 ’可經由利用氧(〇2)電漿的蝕刻製程而被移 除。因此’具有在遮罩區域P2内的第一高度H1之光阻圖案 168 ’其有較低的高度。此外,形成kTFT ι〇6 (第九a圖) 的通道區域的第二源/汲金屬層丨54可藉由蝕刻製程而被移 除’此姓刻製程係利用光阻圖案丨6 8。故而,汲電極1 1 2可 與源電極1 1 〇電性分離。 在第十E圖中,留於第二導電圖案群的光阻圖案168的 部份’可藉由去除製程移除。 第十一 A阖表示依據本發明用以製造薄膜電晶體陳列 基板的方法所例示的第三光罩製程之平面示意圖,而第十
第21頁 1237396 五、發明說明(15) 一B圖表示依據本發明所例示的第三光罩製程之側視示竟 圖。於第十一 A圖與第十一β圖中,包含上資料接點電極心 134與像素電極114的第三導電圖案群可利用第三光罩制 於閘極絕緣圖案146上形成,而半導體圖案與源/ 案可以先形成於其上。 屬圖 々第十二Α圖至第十二d圖表示依據本發明的第十一 Α ==二一B圖所例示的第三光罩製程之橫面側視示意圖: t二A圖中,透明導電膜115可藉由沈積方法形成於間 圖宏、。膜143之上,例如濺鍍,又半導體圖案與源/汲金屬 圖案可堆疊於閘極絕緣膜丨43上。該透明導電膜可以二 :二=可:: r:: 於光美It含由透明材料所組成的光罩基板214,以及位 出= JJ214的遮罩區域P2上的遮罩部份212。於是,露 胺先罩基板214上的區域可成為露出區 阻膜可以利用第三氺罝91 η品、士命, 八久,先 光罩210的碑罢加一先罩 被路出,並於相對應於第三 ⑴。㈣罩。ρ份212的遮罩區域?2内形成光阻圖案- 216的姓刻製程口 :成㊁:導電膜115係藉由利用光阻圖案 資料接點電極 電=包括像素電極114與上 ;第十—D圖中,閘極絕緣膜143與歐姆接觸層15〇可 1237396 五、發明說明(16) 以同時地以乾式蝕刻製程而形成圖案,其係利用第二盥 二導電圖案群作為光罩以提供閘極絕緣圖案丨4 6。此、 ,姆接觸層150可自TFT 106的通道區域被移除。舉例而, 吕,TFT 106的通道區域的歐姆接觸層15〇被移除,以* 作用層148,且閘極絕緣圖案146可以被形成,而使得: 接點126上的間極絕緣膜143可以被移除而露出閘極 12 6。 占 更具體地說,當歐姆接觸層150與閘極絕緣膜14 度比超過1:8時,一含有比例為1:3的六氟化硫SF6與氧的^ 〇2之混合蝕刻氣體可以被注入至一真空室(vacuum chamber) ’藉此將歐姆接觸層丨5〇與閘極絕緣膜丨43作 蝕刻-段第-時間。舉例而言,當歐姆接觸層15〇之二式 約為6 0 0D而閘極絕緣膜143之厚度約為5〇〇1)時,在壓力ς fl〇〇[mT],供應電壓為looow的條件下,使得歐姆觸 層15〇與閘極絕緣膜143藉由姓刻氣體進行約9〇秒 觸 刻。因此,閘極絕緣膜143的圖案可以 ==…二,圖)露出問極接點126,且m二極的 的馱姆接觸層150被移除,以露出作用層148。 ^1一,方面,當歐姆接觸層150與閘極絕緣膜H3的厚产 時’—含有比例為5 : 1的四氣化碳⑵4與ί氣 觸二二氣體可以被注入至一真空室,藉此將歐姆接 觸層^、閘極絕緣膜143進行乾式蝕刻-段第一時間。兴 力約為100[mT],供應電壓為",的條件牛 下m姆接觸層15{)與問極絕緣膜143藉由㈣氣體進 1237396
订約90秒的乾式蝕刻。因此,閘極絕緣膜丨43的圖案可以 形成’而使得閘極絕緣圖案146(第十二D圖)露出閘極接點 1 26 ’而TFT 106的通道區域的歐姆接觸層15〇被移除,以 露出作用層148。 ' 制第十三A圖至第十三E圖表示另一個依據本發明所例示 A 4膜電晶體陣列基板方法之橫面側視示意圖。於第十 一 A圖中,包含有閘極線1 〇 2、閘極電極1 〇 8與閘極接點1 2 6 的第一導電圖案群,藉由第一光罩製程形成於下基板145 上’請參照第八A圖至第八C圖之所述。 接著,包含作用層148與歐姆接觸層150的半導體圖 案.,以及包含資料線1〇4、汲電極丨12與下資料接點電極 132的第二導電圖案群,是利用第二光罩製程而形成於閘 極絕緣膜143,如同第十a圖至第十e圖之所述。 於第十三A圖中,透明導電膜丨15藉由沈積技術形成於 閘極絕緣膜1 4 3之上,例如濺鍍,又半導體圖案與第二導 電圖案群係堆疊於閘極絕緣膜143上。該透明導電膜可以 由氧化銦錫(ιτο)、氧化錫(το)、氧化銦辞(IZ〇)或氧化銦 鋅錫(I T Z 0)所組成。 於第十三B圖中,光阻膜可完全形成地於透明導電膜 1 一15上,且第三光罩2 1〇可排列於下基板丨45的上方。該第 :光罩210可包含透明材料的光罩基板214,以及位於光罩 土板214的遮罩區域p 2上的遮罩部份212。於是,於光罩基 反2 14上的路出區域可成為露出區域其次,光阻膜可 以利用第二光罩2 1 〇而使其露出,並於相對應於第三光罩
1237396 五、發明說明(18) 的於遮第罩十H21 2的遮革區域P2上形成光阻圖案21 6。 案m的㈣—製Ξ:开電膜115可以藉由利用光阻圖 上資料接點電極134的第成包括像素電極1 “與 、々 104的弟二導電圖案群。 部份二;圖第中一乾歐 第二與第三導電程而形成圖案,其係利用 荦146。_卩1朽@θ群作為光罩,並錯此形成閘極絕緣圖 案1 4 6 5亥閘極絕緣圖案146可以被 極接點126上的閉極絕緣 二:為了移除閘 :罩= 利用第二與第三導電圖案群作為 2罩的第一乾式蝕刻製程而形成圖案,而使留於tft 1 的通道區域的歐姆接觸層150可被移除。亦即,薄膜 二广通道區域的歐姆接觸層15〇被移除,而露出作用: 舉例而"Τ,當歐姆接觸層15〇與開極 姓刻氣體可被注入至—真空室,從而將歐姆接觸層 150與閘極絕緣膜〗43進行乾式蝕刻一段第二時間,該丄 時間可短於第一時間。因此’如同第十三D圖所示,閘極-絕緣膜143的圖案可被形成’致使露出閘極接點126的閘極 絕緣圖案1 46可被形成,而歐姆接觸層丨5〇可被部份蝕 ,留於TFT106通道區域中。接著,一含有比例為丨ι〇的〗六 氟化硫SFe與氣氣C丨2之混合蝕刻氣體可被注入至一真办 室,而將歐姆接觸層150進行乾式蝕刻一段第三時間二因 1237396 五、發明說明(19) 此,如同第十三E圖所示,歐姆接觸層15〇可—入 TFT106通道區域移除,而使作用層148露出。 n: ’當歐姆接觸層150與閘極絕緣膜143的厚度 比起過1:1〇恰,一含有比例為5」的四氣化碳cci盥 %之混合蝕刻氣體可被注入至一真空室,從而將4歐姆 層150與閘極絕緣膜143進行乾式蝕刻一段第二 二時間可短於第一時間。因此,如同第十三D圖所θ示,〃開弟 極絕緣膜143之圖案可被形成,而使露出閘極接點126的閘 極絕緣圖案146被形成,而於TFT1〇6通道區域中,歐姆接 觸層150的^部份可以被部份蝕刻。接著,一含有比例為 1 : 1 0的六氟化硫SF6與氣氣C12之混合蝕刻氣體可被注入至 一真空室,而將歐姆接觸層150進行乾式蝕刻一段第三時 間。因此,如同第十三E圖所示,歐姆接觸層15〇可完全地 自TFT106通道區域移除,而使作用層148露出。 依據本發明,閘極絕緣膜與歐姆接觸層可同時利用第 一 ·/、V 一電圖案群作為光罩而進行乾式姓刻製程。因 此^ TFT陣列基板可以使用三次光罩製程而被製得,並藉 此簡化製程,降低製造成本,並且改善產量。 熟習本技蟄之人士將可輕易理解,在本發明之薄膜電 晶體陣列基板及其製造方法中,可做成各種修飾與變更形 式,而仍不脫離本發明的精神與範疇。因此,本發明意在 涵蓋本發明之修飾體與變更形式,而這些係於所附之申請 專利範圍之及其等效之範圍。
第26頁 1237396
圖式簡單說明 ,以下圖式,係為了提供本發明更進一步之瞭解,並且 併入並作為構成本說明書之一部份,其係說明本發明之具 體實施例,及其陳述為用以解釋本發明之原理。在圖式 中: 第一圖表示依據先前技術的薄膜電晶體陣列基板之 平面示意圖。 圖的i - r之橫面 第二圖表示依據先前技術沿著第 側視示意圖。 第二Α圖至第二D圖表示依據先前技術的第二圖的薄 膜電晶體陣列基板製造方法之橫面側視示意 圖。 第四圖表示依據本發明的薄膜電晶體陣列基板之例 示平面示意圖。 第五圖表示依據本發明沿著第四圖的Π - I I,之橫面 側視示意圖。 第六圖表示另一個依據本發明且與第四圖例示之薄 膜電晶體陣列基板相似之橫面側視示意圖。 第七A圖表示依據本發明製造薄膜電晶體陣列基板的 方法例示第一光罩製程之平面示意圖。 第七B圖表示依據本發明的第七A圖例示的第一光罩 製程之側視示意圖。 第八A圖至第八C圖表示依據本發明的第七A圖與第七 B圖例示第一光星製程之橫面側視示意圖。 第九A圖表示依據本發明製造薄膜電晶體陣列基板的
第27頁 1237396
圖式簡單說明 方法例示第二光罩製程之平面示意圖。 第九β圖表示依據本發明的例示第二光罩製程之側視 示意圖。 第十Α圖至第十Ε圖表示依據本發明的第九a圖與第九 B圖例示第二光罩製程之橫面側視示意圖。 第十一 Α圖表示依據本發明製造薄膜電晶體陣列基板 的方法例示第三光罩製程之平面示意圖。 第十一 B圖表示依據本發明的例示第三光罩製程之側 視不意圖。 第十二A圖至第十二])圖表示依據本發明的第十一a圖 與第十一 B圖例示第三光罩製程之橫面側視 示意圖。 第十二A圖至第十三e圖表示另一個依據本發明所例 示製造薄膜電晶體陣列基板的方法之橫面側 視示意圖。 【元件附號說明】 2閘極線 4資料線 8閘極電極 1 2汲電極
5像素區域 6薄膜電晶體(TFT) 1 0源電極 1 3第一接觸孔 20儲存電容 22儲存電極 2 6閘極接點下電極
1237396 圖式簡單說明 2 7第三接觸孔 2 8閘極接點上電極 3 0資料接點 3 2下資料接點電極 3 3第四接觸孔 3 4上資料接點電極 4 5下基板 4 6閘極絕緣膜 4 8作用層 5 0歐姆接觸層 5 2鈍化膜 1 0 2閘極線 1 0 4資料線 1 0 5像素區域 106薄膜電晶體(TFT) 1 0 8閘極電極 1 1 0源電極 11 2 >及電極 1 1 4像素電極 11 5透明導電膜 1 2 0儲存電容 1 2 6閘極接點 1 3 0資料接點 1 3 2下資料接點電極 134上資料接點電極 1 4 2閘極金屬層 1 4 3閘極絕緣膜 1 4 5下基板 1 4 6閘極絕緣圖案 1 4 7第一半導體層 148作用層 149第二半導體層 1 50歐姆接觸層 1 5 4源/沒金屬層 160第二光罩 1 6 2光罩基板 1 6 4遮罩部份 1 6 6繞射露出部份 1 6 8光阻圖案 2 0 0第一光罩 2 0 2遮罩部份 204光罩基板 2 0 6光阻圖案 210第三光罩 2 1 2遮罩部份 214光罩基板 2 1 6光阻圖案
第29頁
1237396 圖式簡單說明 HI第一高度 H2第二高度 P1露出區域 P2遮罩區域 P3部份露出區域
I1BH 第30頁
Claims (1)
1237396 六、申請專利範圍 其包含: 其與該閘極線交又而定出 1 · 一種薄膜電晶體陣列基板 一形成於基板上的閘極線 一形成於基板上的資料線 一像素區域; 一形成於該閘極線與該資料線交叉處上的 :’該薄膜電晶體包括—形成於基板上的問極5 Π二於該閉極電極及該基板上的問 工墓:1 該間極絕緣層的半導體層,-位於今 ΐ導體層的歐姆接觸層,及-位於該歐姆接觸, 的一源電極及一汲電極;以及 曰 -:素區域内的透明電極材料,其連 的汲電極,其中該閘極絕緣層 :體 緣圖案。 復盍該閘極線的閘極絕 a 範圍第1項所述之薄膜電晶體陣列基板, 以Ϊ有連接至資料線的下資料接點電極之資料接點 一連接至該閘極線的閘極接點。 項所述之薄膜電晶體陣列基板,」 二步包括一可連接至該下資料接點電 4 <上貝枓接點電極。 圍第3項所述之薄膜電晶體障列基核,其 ^ 貝料接點電極包栝該透明電極材料。
第31頁 1237396 丨六、申請專利範ϊ '~^ 一 - : " 5 ·如申請專利範圍第4項所述之薄膜電晶體陣列基板,其 中該上資料接點電極直接地與該下資料接點電極接 觸。 6 ·如申請專利範圍第5項所述之薄膜電晶體陣列基板,其 中忒資料接點進一步包栝一作用層的第一部份及一歐 姆接觸層的第一部份。 7·如申請專利範圍第6項所述之薄膜電晶體陣列基板,其 中戎上資料接點電極的第一部份接觸該作用層的第一 I部份之側部與該歐姆接觸層的第一部份之側部。 8 ·如申明專利範圍第2項所述之薄膜電晶體陣列基板,其 中該資料接點進一步包栝一半導體層的第一部份以及、 該歐姆接觸層的第一部分。 9 ·如申明專利乾圍第§項所述之薄膜電晶體陣列基板,其 中任一閘極絕緣圖案的側壁部份、該半導體層的第一 部份以及該歐姆接觸層的第一部分為相符的。 I 0 ·如申請專利範圍第2項所述之薄膜電晶體陣列基板, 其中該閘極絕緣圖案係自閘極電極延伸而出,並與該 閘極線重疊。 II ·如申請專利範圍第丨0項所述之薄膜電晶體陣列基板, 其中該透明電極材料自該薄膜電晶體的汲電極^伸至 I 該閘極絕緣圖案,並與該閘極線重疊。 12·如申請專利範圍第11項所述之薄膜電晶體陣列芙板 其進一步包括一包含蘭極線的儲存電容,該間ς絕綾 I 層與該閘極線重疊,且該透明電極材料與該開極線重 1237396 六、申請專利範圍 疊。 13.二種製造薄膜電晶體陣列基板的 I:第:導電圖案群,其包括-薄“間 連接至2極接點及一閘極電極,該薄膜電晶體係 /逆接至一基板上的閘極線; 形二了基板上的閘極絕緣膜’其包含第—導電圖案 形=第二導電圖案群,其包括一與間極線交叉的資 枓線、一連接至資料線的薄膜電晶體源電極、一薄 ::晶體的汲電極、一歐姆接觸層以及用以形成薄 膜電晶體之通道區域的半導體層; 形第三導電圖案群,其包括連接至沒電極的透明 電極材料;以及 使用第二與第三導電圖案群作為光罩,而钱刻該問極 絕緣膜與該歐姆接觸層。 1 4·如申請專利範圍第丨3項所述之製造薄瞑電晶體陣列基 板的方法,其中蝕刻該閘極絕緣膜與歐姆接觸步 驟包括: 乾式蝕刻該閘極絕緣膜以形成閘極絕緣圖案,使其具 有與第二及第三導電圖案群相同的圖案,且其介第 一與第二導電圖案群之間;以及 乾式蝕刻該薄獏電晶體的歐姆接觸層,以使其露出於 簿膜電晶體的通道區域。 1 5·如申請專利範圍第1 3項所述之製造薄膜電晶體陣列基
第33頁 1237396 、申請專利範圍 板的方法,其中敍刻該閉極絕緣膜與歐姆接觸層的步 驟,包括蝕刻具有厚度比約超過1:8的歐姆接觸層與 閘極絕緣膜,其係藉由〆含有比例約為1 ·· 3的六氟化碗 SF6與氧氣〇2之混合蝕刻氣體而進行。 ^ 1 6 ·如申請專利範圍第1 5項戶斤述之製造薄膜電晶體陣列基 板的方法,進一步包括雜刻歐姆接觸層的步驟,其係 藉由使用含有比例為丨:1 〇的六氟化硫SFe與氯氣ci2 之混合蝕刻氣體,而使包含於該半導體層的作用層& 出。 1 7 ·如申請專利範圍第1 3項所述之製造薄膜電晶體陣列美 板的方法,其中蝕刻該閘極絕緣膜與歐姆接觸層的步 驟’包括蝕刻具有厚度比約超過1 : 1 0的歐姆接觸層^ 閘極絕緣膜,其係藉由〆含有比例約為5 : 1的四氣^匕、 ^CF4與氫氣&之混合触刻氣體而進行。 1 8 ·如申請專利範圍第1 7項所述之製造薄膜電晶體陣列義 板的方法,進一步包括钱刻該歐姆接觸層的步驟,^ 利用包含有比例約為丨:;[〇的六氟化硫SFe與氣氣c 1 ’、 之混合蝕刻氣體,而使包含於該半導體層的作 2 出。 F用層露 1 9 ·如申凊專利範圍第1 3項所述之製造薄膜電晶體陣 板的方法,其中钱刻該閘極絶緣膜與該歐姆接觸居 步驟,包括形成一連接至該閘極線的資料接點,^ = 料接點包含一下資料接點電極。 · 〜資
1237396 ----—-- 六、申請專利範圍 板的方法,其中形成資料接點的步驟,進一 2 j 4接至該層資料接點電極的上資料接點電極。 料 •如申清專利範圍第2 0項所述之製造薄膜電晶體陣列基 板的方法,其中該上資料接點電極包括透明電極材土 2 2 ·如申睛專利範圍第2 1項所述之製造薄膜電晶體陣列基 板的方法,其中該透明電極材料與該資料接點之下二 閘極絕緣膜接觸。 、 23·如申請專利範圍第2〇項所述之製造薄膜電晶體陣列基 ,的方法’其中該閘極絕緣層與下資料接點電極及二 資料接點電極之一的圖案相對應。 24·如申請專利範圍第23項所述之製造薄膜電晶體陣列基 板的方法,其中該閘極絕緣層、下資料接點電極、& 姆接觸層以及上資料接點電極的側壁部份是相符的。 2 5 ·如申請專利範圍第2 3項所述之製造薄膜電晶體陣列基 板的方法,其中該閘極絕緣層自談閘極電極延伸出, 並與該閘極線重疊。 26·如申請專利範圍第25項所述之製造薄膜電晶體陣列基 板的方法,其中該透明電極材料係自該薄膜電晶體$ 沒電極延伸至閘極絕緣膜,並與閘極線重疊。 、 27·如申請專利範圍第26項所述之製造薄膜電晶體陣列 ,的方法,進一步包括形成一包含該閘極線的儲疒ς 谷,該閘極線重疊的閘極絕緣層,以及與該閘極=备 疊的透明電極材料。 、、重
第35頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030028642A KR100598737B1 (ko) | 2003-05-06 | 2003-05-06 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200427098A TW200427098A (en) | 2004-12-01 |
TWI237396B true TWI237396B (en) | 2005-08-01 |
Family
ID=36821439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093112763A TWI237396B (en) | 2003-05-06 | 2004-05-06 | Thin film transistor array substrate and method of fabricating the same |
Country Status (8)
Country | Link |
---|---|
US (2) | US7217586B2 (zh) |
JP (1) | JP4658514B2 (zh) |
KR (1) | KR100598737B1 (zh) |
CN (1) | CN100385671C (zh) |
DE (1) | DE102004021157B4 (zh) |
FR (1) | FR2854732B1 (zh) |
GB (1) | GB2402548B (zh) |
TW (1) | TWI237396B (zh) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631861A (en) * | 1990-02-02 | 1997-05-20 | Virtual Technologies, Inc. | Force feedback and texture simulating interface device |
TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
KR100615211B1 (ko) * | 2004-02-26 | 2006-08-25 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치 및 그 제조방법 |
KR101046928B1 (ko) * | 2004-09-24 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조방법 |
KR101146418B1 (ko) * | 2004-11-08 | 2012-05-17 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
KR101107246B1 (ko) | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR101107251B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
KR101107265B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
KR101107267B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
KR20060089526A (ko) * | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
US7410842B2 (en) * | 2005-04-19 | 2008-08-12 | Lg. Display Co., Ltd | Method for fabricating thin film transistor of liquid crystal display device |
CN100444408C (zh) * | 2005-09-15 | 2008-12-17 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
JP2007086197A (ja) * | 2005-09-20 | 2007-04-05 | Sharp Corp | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
KR101219046B1 (ko) * | 2005-11-17 | 2013-01-08 | 삼성디스플레이 주식회사 | 표시장치와 이의 제조방법 |
KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
CN100452410C (zh) * | 2006-04-30 | 2009-01-14 | 北京京东方光电科技有限公司 | 一种有源驱动tft矩阵结构及其制造方法 |
KR101282404B1 (ko) | 2006-09-05 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
JP5038047B2 (ja) * | 2006-10-14 | 2012-10-03 | 友達光電股▲ふん▼有限公司 | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 |
TWI352430B (en) | 2006-10-14 | 2011-11-11 | Au Optronics Corp | Lcd tft array substrate and fabricating method the |
JP4774006B2 (ja) * | 2007-03-08 | 2011-09-14 | 株式会社アルバック | エッチング方法 |
CN100446222C (zh) * | 2007-03-28 | 2008-12-24 | 友达光电股份有限公司 | 薄膜晶体管基板的制造方法 |
TWI426563B (zh) * | 2008-05-07 | 2014-02-11 | Au Optronics Corp | 像素結構與其中之電晶體以及其製造方法 |
KR101874327B1 (ko) | 2008-09-19 | 2018-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
KR101894897B1 (ko) | 2010-06-04 | 2018-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9230826B2 (en) * | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
CN102148194B (zh) * | 2010-11-26 | 2013-09-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及其制造方法 |
CN102116982B (zh) * | 2010-11-26 | 2012-08-22 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制造方法 |
KR101529557B1 (ko) * | 2011-06-09 | 2015-06-19 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
KR101976212B1 (ko) * | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9048148B2 (en) * | 2012-04-28 | 2015-06-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT array using multi-tone mask |
CN104241297B (zh) | 2014-08-25 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
CN104992947B (zh) * | 2015-06-03 | 2018-01-12 | 合肥鑫晟光电科技有限公司 | 一种氧化物半导体tft阵列基板及其制备方法 |
CN108010924A (zh) | 2017-12-06 | 2018-05-08 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法、显示面板 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816982B2 (ja) * | 1989-03-16 | 1998-10-27 | 松下電子工業株式会社 | 液晶表示装置 |
NL194848C (nl) | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
KR100338480B1 (ko) | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
KR100269518B1 (ko) * | 1997-12-29 | 2000-10-16 | 구본준 | 박막트랜지스터 제조방법 |
KR100538293B1 (ko) | 1998-04-03 | 2006-03-17 | 삼성전자주식회사 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
KR100590750B1 (ko) | 1999-03-08 | 2006-06-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
JP2001005038A (ja) | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
JP3327287B2 (ja) * | 1999-05-20 | 2002-09-24 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR100333273B1 (ko) | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
US7509899B2 (en) * | 2000-08-14 | 2009-03-31 | Sd3, Llc | Retraction system for use in power equipment |
JP3391343B2 (ja) * | 1999-10-26 | 2003-03-31 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
KR100635943B1 (ko) | 1999-11-04 | 2006-10-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
DE10124986B4 (de) * | 2000-05-25 | 2005-03-10 | Lg Philips Lcd Co | Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür |
KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
KR100806897B1 (ko) | 2001-08-07 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
TW522570B (en) | 2001-11-06 | 2003-03-01 | Hannstar Display Corp | Manufacturing method of thin film transistor array substrate and its structure |
-
2003
- 2003-05-06 KR KR1020030028642A patent/KR100598737B1/ko not_active IP Right Cessation
-
2004
- 2004-04-28 US US10/833,185 patent/US7217586B2/en not_active Expired - Fee Related
- 2004-04-29 FR FR0404564A patent/FR2854732B1/fr not_active Expired - Fee Related
- 2004-04-29 DE DE102004021157A patent/DE102004021157B4/de not_active Expired - Fee Related
- 2004-04-30 GB GB0409739A patent/GB2402548B/en not_active Expired - Fee Related
- 2004-05-06 TW TW093112763A patent/TWI237396B/zh not_active IP Right Cessation
- 2004-05-06 JP JP2004137480A patent/JP4658514B2/ja not_active Expired - Fee Related
- 2004-05-08 CN CNB2004100381298A patent/CN100385671C/zh not_active Expired - Fee Related
-
2007
- 2007-03-12 US US11/716,690 patent/US7525120B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20040095045A (ko) | 2004-11-12 |
GB2402548A (en) | 2004-12-08 |
DE102004021157A1 (de) | 2004-12-23 |
FR2854732A1 (fr) | 2004-11-12 |
FR2854732B1 (fr) | 2007-04-13 |
GB0409739D0 (en) | 2004-06-09 |
US7217586B2 (en) | 2007-05-15 |
US20040222421A1 (en) | 2004-11-11 |
CN100385671C (zh) | 2008-04-30 |
US7525120B2 (en) | 2009-04-28 |
US20070170432A1 (en) | 2007-07-26 |
GB2402548B (en) | 2005-12-21 |
DE102004021157B4 (de) | 2010-11-18 |
JP2004334214A (ja) | 2004-11-25 |
TW200427098A (en) | 2004-12-01 |
CN1551367A (zh) | 2004-12-01 |
KR100598737B1 (ko) | 2006-07-10 |
JP4658514B2 (ja) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI237396B (en) | Thin film transistor array substrate and method of fabricating the same | |
US7586123B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
USRE43819E1 (en) | Thin film transistor array substrate and method of fabricating the same | |
US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
CN100407036C (zh) | 液晶显示装置及其制造方法 | |
US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
US20050077523A1 (en) | Thin film transistor substrate for display device and fabricating method thereof | |
TWI443432B (zh) | 用於平面切換模式液晶顯示裝置的陣列基板及其製造方法 | |
TW519763B (en) | Active matrix LCD panel | |
US7629189B2 (en) | Liquid crystal display device and method for fabricating the same | |
TWI254911B (en) | Liquid crystal display panel and fabricating method thereof | |
US20130175552A1 (en) | Array substrate and manufacturing method | |
US8187927B2 (en) | Liquid crystal display and fabrication method thereof | |
KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
KR20070000893A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
WO2015043282A1 (zh) | 阵列基板及其制造方法和显示装置 | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
US8576367B2 (en) | Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same | |
US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
KR101406040B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
KR101149938B1 (ko) | 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법 | |
KR101338713B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
TW200910597A (en) | Method for fabricating TFT substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |