JP2007086197A - アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 - Google Patents
アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 Download PDFInfo
- Publication number
- JP2007086197A JP2007086197A JP2005272565A JP2005272565A JP2007086197A JP 2007086197 A JP2007086197 A JP 2007086197A JP 2005272565 A JP2005272565 A JP 2005272565A JP 2005272565 A JP2005272565 A JP 2005272565A JP 2007086197 A JP2007086197 A JP 2007086197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- gate
- active matrix
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数を従来よりも減らすと共に、低消費電力駆動を実現する。
【解決手段】まず、第1のフォトマスクを用いて、ゲート線1、ゲート電極1a及びソース線下層部3aを形成する。次いで、第2のフォトマスク11を用いてレジスト層12を形成する。続いて、レジスト層12の第1開口部12aを介してn+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜4をエッチングする。その後、レジスト層12の第2開口部12bを介してn+アモルファスシリコン膜をエッチングして、ソース領域5b及びドレイン領域5cをパターニングして半導体層5を形成する。さらに、第3のフォトマスクを用いて、コンタクトホール6a、6b及び6cを形成する。最後に、第4のフォトマスクを用いて画素電極8a及びソース線3を形成する。
【選択図】図11
【解決手段】まず、第1のフォトマスクを用いて、ゲート線1、ゲート電極1a及びソース線下層部3aを形成する。次いで、第2のフォトマスク11を用いてレジスト層12を形成する。続いて、レジスト層12の第1開口部12aを介してn+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜4をエッチングする。その後、レジスト層12の第2開口部12bを介してn+アモルファスシリコン膜をエッチングして、ソース領域5b及びドレイン領域5cをパターニングして半導体層5を形成する。さらに、第3のフォトマスクを用いて、コンタクトホール6a、6b及び6cを形成する。最後に、第4のフォトマスクを用いて画素電極8a及びソース線3を形成する。
【選択図】図11
Description
本発明は、アクティブマトリクス基板の製造方法に関するものである。
表示装置の1つである液晶表示装置は、近年、アクティブマトリクス駆動型のものが主流になっている。このアクティブマトリクス駆動型の液晶表示装置は、画像の最小単位である画素毎に薄膜トランジスタ(TFT)などのスイッチング素子が形成されたアクティブマトリクス基板と、そのアクティブマトリクス基板に対向して配置された対向基板と、それら両基板の間に設けられた液晶層とを備えている。
上記アクティブマトリクス基板は、図22に示すフローチャートのように、5つの工程によって製造される。各工程では、1枚のフォトマスクが必要であるので、アクティブマトリクス基板を製造するには、最低5枚のフォトマスクが必要である。
以下に、上記5つの工程について、図23〜図27を用いて説明する。ここで、図23〜図27は、アクティブマトリクス基板の各製造工程を示す平面図である。
最初に行われるゲート層形成工程では、ガラス基板上の基板全体に、アルミニウムなどの金属膜を成膜した後、1枚目のフォトマスクを用いて形成したレジスト層によってその金属膜をパターニングして、図23に示すように、ゲート線101(ゲート電極101a)及び容量線102からなるゲート層を形成する。
続いて行われる半導体層形成工程では、上記ゲート層を覆うように基板全体に窒化シリコン膜などからなるゲート絶縁膜、真性アモルファスシリコン膜、及びn+アモルファスシリコン膜を順に成膜した後、2枚目のフォトマスクを用いて形成したレジスト層によって、真性アモルファスシリコン膜及びn+アモルファスシリコン膜をパターニングして、図24に示すように、半導体層105を形成する。なお、容量線102上の半導体層105は、後述するコンタクトホール106を形成する際のエッチストッパーとなる。
続いて行われるソース・ドレイン形成工程では、半導体層105が形成されたゲート絶縁膜上の基板全体に、タンタル膜及びアルミニウム膜を順に成膜した後、3枚目のフォトマスクを用いて形成したレジスト層によって、タンタル膜及びアルミニウム膜をパターニングして、図25に示すように、ソース線103、ソース電極S及びドレイン電極Dを形成する。
続いて行われる保護層形成工程では、ソース線103、ソース電極S及びドレイン電極Dが形成されたゲート絶縁膜上の基板全体に、窒化シリコン膜などの無機絶縁膜、及び有機絶縁膜を順に成膜した後、4枚目のフォトマスクを用いて形成したレジスト層によって、無機絶縁膜及び有機絶縁膜をパターニングして、図26に示すように、コンタクトホール106を有する保護層107を形成する。
最後に行われる画素電極形成工程では、保護層107上の基板全体にITO(Indium Tin Oxide)膜を成膜した後、5枚目のフォトマスクを用いて形成したレジスト層によって、ITO膜をパターニングして、図27に示すように、画素電極108を形成する。
以上のようにして、従来では5枚のフォトマスクを用いて、アクティブマトリクス基板を製造することができる。ここで、特許文献1には、上記と同様に、5枚のフォトマスクによる半導体装置の製造方法が開示されている。
また、特許文献2には、3枚のフォトマスクによるアクティブマトリクス液晶表示装置の製造方法が提案されているが、半導体層がTFT表面に露出しているなど、表示装置として実用性に欠けた構成となっている。
特開2003−330388号公報
米国特許第5346833号明細書
このように、上記のような透過型の液晶表示装置に用いられるアクティブマトリクス基板の製造には、5枚以上のフォトマスクが必要であり、半透過型の液晶表示装置では、反射電極を形成する際にさらに1枚フォトマスクが必要なため、最低6枚以上のフォトマスクが必要である。
ところで、一般的なアクティブマトリクス基板では、互いに交差するゲート線とソース線との間にゲート絶縁膜が介設されているので、ゲート線とソース線との交差部分に形成される容量によって、TFTの駆動に必要な電力が大きくなって、消費電力が大きくなってしまう問題がある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数を従来よりも減らすと共に、低消費電力駆動を実現することにある。
上記目的を達成するために、本発明は、アクティブマトリクス基板を、4枚のフォトマスクによって製造するようにしたものである。
具体的に本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられた複数の画素電極と、上記各画素電極の間に互いに平行に延びる複数のゲート線と、上記各画素電極の間に上記各ゲート線に交差する方向に互いに平行に延びる複数のソース線と、上記各画素電極毎に設けられ、上記各ゲート線に接続されたゲート電極、及び上記各ソース線に接続されたソース領域と上記各画素電極に接続されたドレイン領域とを含む半導体層を有する薄膜トランジスタと備えたアクティブマトリクス基板を製造する方法であって、第1のフォトマスクを用いたフォトリソグラフィによって、基板に上記各ゲート線及び各ゲート電極を形成するゲート層形成工程と、上記形成された各ゲート線及び各ゲート電極を覆うように、ゲート絶縁膜、真性アモルファスシリコン膜、n+アモルファスシリコン膜、及びレジスト膜を順に成膜して、第2のフォトマスクによって、上記レジスト膜に対し、上記半導体層となる部分以外の領域にn+アモルファスシリコン膜を露出させる第1開口部と、上記半導体層のソース領域及びドレイン電極となる部分以外の領域に所定厚さの底部を有する第2開口部とをそれぞれパターニングしてレジスト層を形成するレジスト層形成工程と、上記レジスト層の第1開口部を介して、上記ゲート絶縁膜、真性アモルファスシリコン膜、及びn+アモルファスシリコン膜をエッチングするエッチング工程と、上記レジスト層の第2開口部の底部を除去して露出させた上記n+アモルファスシリコン膜をエッチングして、上記半導体層のソース領域及びドレイン領域を形成する半導体層形成工程と、上記形成された半導体層を覆うように、上記ゲート絶縁膜よりも厚肉の保護膜を成膜して、第3のフォトマスクを用いたフォトリソグラフィによって、上記保護膜に対し、上記半導体層のソース領域及びドレイン電極のそれぞれにつながるコンタクトホールをパターニングして保護層を形成する保護層形成工程と、第4のフォトマスクを用いたフォトリソグラフィによって、上記形成された保護層の上に上記各画素電極及び各ソース線を形成する画素電極形成工程とを備えることを特徴とする。
上記の方法によれば、まず、ゲート層形成工程において、第1のフォトマスクを用いたフォトリソグラフィによって、ゲート線及びゲート電極が形成される。
続いて、レジスト層形成工程において、ゲート絶縁膜、真性アモルファスシリコン膜及びn+アモルファスシリコン膜の積層膜上に成膜されたレジスト膜を第2のフォトマスクによってパターニングして第1開口部及び第2開口部を有するレジスト層が形成される。
そして、第1エッチング工程において、上記レジスト層を用いて、第1開口部から露出したn+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜をエッチングする。
さらに、半導体層形成工程において、上記レジスト層の第2開口部の底部を除去した後、その第2開口部から露出したn+アモルファスシリコン膜をエッチングすることにより、ソース領域及びドレイン領域をパターニングして半導体層が形成される。
その後、保護層形成工程において、成膜された保護膜に第3のフォトマスクを用いたフォトリソグラフィによって、半導体層のソース領域及びドレイン領域にそれぞれつながるコンタクトホールが形成される。
最後に、画素電極形成工程において、第4のフォトマスクを用いたフォトリソグラフィによって、画素電極及びソース線が形成される。
以上のようにして、第1、第2、第3及び第4の計4枚のフォトマスクを用いて、アクティブマトリクス基板が製造される。
また、ゲート線とソース線との間は、通常、ゲート線と半導体層との間に形成されるゲート絶縁膜ではなく、ゲート絶縁膜よりも肉厚な保護膜によって絶縁されるので、ゲート線とソース線との交差部分に形成される容量がゲート絶縁膜により絶縁される場合よりも小さくなる。そのため、薄膜トランジスタを駆動するための消費電力が低くなり、低消費電力による駆動が実現する。
したがって、アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数が従来の5枚よりも4枚に減ると共に、低消費電力駆動が実現される。
上記ゲート層形成工程において、上記各ゲート線の間に上記各ソース線の一部となるソース線下層部を形成し、上記保護層形成工程において、上記保護膜に対し、上記ソース線下層部の両端部分にそれぞれつながるコンタクトホールをパターニングし、上記画素電極形成工程において、上記ソース線下層部とともに上記各ソース線を構成するソース上層部を形成してもよい。
上記の方法によれば、ゲート層形成工程において、第1のフォトマスクを用いたフォトリソグラフィによって、ゲート線、ゲート電極及びソース線下層部が形成される。また保護層形成工程において、成膜された保護膜に第3のフォトマスクを用いたフォトリソグラフィによって、半導体層のソース領域及びドレイン領域、並びに、各ソース線下層部の両端部分にそれぞれつながるコンタクトホールが形成される。さらに、画素電極形成工程において、画素電極及びソース線上層部が形成される。ここで、ソース下層部とソース上層部とがコンタクトホールにより連結されて、ソース線が形成される。
上記画素電極形成工程の後に、第5のフォトマスクを用いたフォトリソグラフィによって、上記画素電極の一部を覆うように反射電極を形成する反射電極形成工程を備えてもよい。
上記の方法によれば、反射電極形成工程において、第5のフォトマスクを用いたフォトリソグラフィによって、画素電極上に反射電極が形成される。ここで、画素電極のうち、反射電極に対応した領域が反射領域となり、その以外の領域が透過領域となるので、1つの画素内に反射領域及び透過領域を有する半透過型の液晶表示装置を構成するアクティブマトリクス基板が製造される。
上記レジスト膜は、ポシ型のレジスト材料に構成され、上記第2のフォトマスクは、上記レジスト層の第2開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有していてもよい。
上記の方法によれば、第2のフォトマスクは、レジスト層の第2開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有しているので、レジスト膜の第2開口部に対応する領域がハーフトーンに露光されるので、第2開口部においてレジスト層の底部が形成される。
上記保護層は、無機絶縁膜と、該無機絶縁膜を覆うように設けられた有機絶縁膜とにより構成されていてもよい。
上記の方法によれば、保護膜が無機絶縁膜と有機絶縁膜との2層構造となり、ゲート線とソース線との間の絶縁膜が肉厚になるので、ゲート線とソース線との交差部分に形成される容量が小さくなる。
上記保護層は、有機絶縁膜により構成されていてもよい。
上記の方法によれば、保護膜が有機絶縁膜の単層構造となるので、製造工程を簡略化することが可能になる。
上記画素電極は、発光材料により構成されていてもよい。
上記の方法によれば、薄膜トランジスタを介して表示信号が供給される画素電極を発光させることが可能になり、EL(Electro Luminescence)表示装置を構成するアクティブマトリクス基板が製造される。
以上のようなアクティブマトリクス基板の製造方法は、例えば、液晶表示装置やEL表示装置などを構成するアクティブマトリクス基板において、特にその効果が有効に発揮される。
本発明のアクティブマトリクス基板の製造方法によれば、4枚のフォトマスクによってアクティブマトリクス基板を製造することができるため、必要なフォトマスクの枚数が従来よりも減り、製造工程の短縮を短縮できると共に、製造コストを削減することができる。また、ゲート線とソース線とは、ゲート絶縁膜よりも厚肉な保護膜によって絶縁されるので、ゲート線とソース線との交差部分で形成される容量が小さくなって消費電力を低くすることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態1》
図1〜図18は、本発明に係るアクティブマトリクス基板の製造方法の実施形態1を示している。
図1〜図18は、本発明に係るアクティブマトリクス基板の製造方法の実施形態1を示している。
図15は、本発明の実施形態1の液晶表示装置50の断面図である。
液晶表示装置50は、図15に示すように、互いに対応して配置されたアクティブマトリクス基板20aと、対向基板30と、それら両基板20a及び30の間に設けられた液晶層40とを備えている。
アクティブマトリクス基板20aは、図11に示すように、互いに平行に延びる複数のゲート線1と、各ゲート線1に直交する方向に互いに平行に延びる複数のソース線3と、各ゲート線1の間に延びる容量線2とを備えている。そして、ゲート線1とソース線3との各交差部分には、TFT15が設けられている。また、各TFT15に対応して一対のゲート線1及び一対のソース線3で囲われる表示領域には画素を構成する画素電極8aが設けられている。
TFT15は、図15に示すように、ゲート線1から側方に突出するように設けられたゲート電極1aと、ゲート電極1a上にゲート絶縁膜4を介して設けられ、真性アモルファスシリコン層5a、n+アモルファスシリコン層であるソース領域5b、及び同じくn+アモルファスシリコン層であるドレイン領域5cにより構成された半導体層5とを備えている。ソース領域5bとドレイン領域5cとは真性アモルファスシリコン層5a上で互いに対峙するように配置され、その間の真性アモルファスシリコン層5aの表面がチャネル領域cとなっている。
TFT15の上層には、無機絶縁層7aと有機絶縁層7bとにより構成された保護層7が積層されている。そして、保護層7の上層には、コンタクトホール6bを介して半導体層5のソース領域5bに接続されたソース線第1上層部8b、及びコンタクトホール6cを介して半導体層5のドレイン領域5bに接続された画素電極8aが設けられている。さらに、画素電極8aの上層には、配向膜(不図示)が設けられている。
ソース線3は、ゲート線1などと同一層(ゲート層)に形成され、ゲート線1と容量線2との各間に配置されたソース線下層部3aと、画素電極8aと同一層に形成され、ゲート線1を跨ぐように配置されたソース線第1上層部8bと、同じく、画素電極8aと同一層に形成され、容量線2を跨ぐように配置されたソース線第2上層部8cとにより構成されている。ここで、ソース線下層部3aと、ソース線第1上層部8b及びソース線第2上層部8cとは、図14に示すように、コンタクトホール6aを介して接続されている。
容量線2は、ゲート絶縁膜4及び容量形成部5を挟んで画素電極8aに重畳されており、それらとともに補助容量を構成している。
対向基板30は、絶縁基板10上に、カラーフィルター層16、共通電極17及び配向膜(不図示)が順に積層された多層積層構造になっている。
カラーフィルター層16は、アクティブマトリクス基板20aの各画素に対応して、赤、緑及び青のうちのいずれか1つの着色層が設けられている。
液晶層40には、電気光学特性を有するネマチック液晶分子が含まれている。
このような構成の液晶表示装置50は、各画素電極8a毎に1つの画素が構成されており、各画素において、ゲート線1からゲート信号がゲート電極1aを介して送られてTFT15がオン状態になったときに、ソース線3からソース信号(表示信号)が送られてソース領域(電極)5b及びドレイン領域(電極)5cを介して、画素電極8aに所定の電荷が書き込まれ、画素電極8aと共通電極17との間で電位差が生じることになり、液晶層40からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置50では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
次に、液晶表示装置50を構成するアクティブマトリクス基板20aの製造方法について、図1〜図18を用いて、説明する。このアクティブマトリクス基板20aは、図1のフローチャートに示す、ゲート層形成工程と、半導体層形成工程と、保護層形成工程と、画素電極形成工程とにより製造される。
まず、ゲート層形成工程では、ガラス基板などの絶縁基板10上の基板全体に、スパッタリング法により、チタン、アルミニウム、タンタル、モリブデンなどからなる金属導電膜(厚さ3000Å程度)を成膜する。ここで、金属導電膜は、チタン、アルミニウム、タンタル、モリブデンなどを複数成膜して多層膜としてもよい。
続いて、成膜された金属導電膜上にレジスト膜を塗布し、第1のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図2及び図3に示すように、ゲート線1、ゲート電極1a、容量線2及びソース線下層部3aを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第1のフォトマスクは、図2に示すゲート線1、ゲート電極1a、容量線2及びソース線下層部3aとなる部分以外の領域が開口するように構成されている。
次に行う半導体層形成工程では、まず、基板全体に、プラズマCVD法により、窒化シリコン膜などからなるゲート絶縁膜4(厚さ4000Å程度)、真性アモルファスシリコン膜(厚さ1500Å程度)及びリンなどの不純物がドープされたn+アモルファスシリコン膜(厚さ500Å程度)を順に成膜する。
続いて、成膜された真性アモルファスシリコン膜上にレジスト膜を塗布し、図16に示すような第2のフォトマスク11を用いてパターニングして、図17に示すようなレジスト層12を形成する(レジスト層形成工程)。ここで、フォトマスク11は、3μm四方以上に開口した完全露光部11aと、1μm〜2μm四方に多数に開口したハーフ露光部11bとを備えている。各ハーフ露光部11bの間隔は、0.2μm〜0.5μm程度である。そして、上記レジスト膜としてポジ型のレジスト材料を使用した場合、レジスト層12には、第2のフォトマスク11の完全露光部11aに対応して第1開口部12aが、第2のフォトマスク11のハーフ露光部11bに対応して底部を有する第2開口部12bがそれぞれ形成される。また、第1開口部12a(完全露光部11a)は、図4に示す真性アモルファスシリコン層5a及び容量形成部5dとなる部分以外の領域に対応し、第2開口部12b(ハーフ露光部11b)は、図4に示す真性アモルファスシリコン層5aのうちソース領域5b及びドレイン領域5cと重ならない領域に対応する。ここで、レジスト層12は、例えば、非露光部12cの厚さが0.5μm〜3μm程度であるのに対し、第2開口部12b(底部)の厚さが0.2μm〜2.7μm程度である。
そして、レジスト層12を介して、n+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜をエッチングする(エッチング工程)。さらに、レジスト層12をアッシングすることにより薄肉化して図18に示すようなレジスト層13を形成して、そのレジスト層13を介して、n+アモルファスシリコン膜をエッチングして、ソース領域5b及びドレイン領域5cを形成する。
次に行う保護層形成工程では、まず、基板全体に、プラズマCVD法により窒化シリコン膜などからなる無機絶縁膜(厚さ2000Å程度)を、スピンコート法によりポジ型の感光性有機絶縁膜(厚さ2μm〜5μm程度)を順に成膜する。
続いて、第3のフォトマスクを用いて、上記感光性有機絶縁膜を露光、現像を行い、有機絶縁層7bを形成して、さらに、その有機絶縁層7bをマスクとして、無機絶縁膜をエッチングして、無機絶縁層7aを形成する。これにより、図7〜図10に示すように、ソース線下層部3aにつながるコンタクトホール6a、半導体層5のソース領域5bにつながるコンタクトホール6b、半導体層5のドレイン領域5cにつながるコンタクトホール6c、及び容量形成部5dにつながるコンタクトホール6dを有し、無機絶縁層7a及び有機絶縁層7bの2層により構成された保護層7が形成される。ここで、第3のフォトマスクは、図7に示すコンタクトホール6a、6b、6c及び6dとなる部分が開口するように構成されている。
次に行う画素電極形成工程では、まず、基板全体に、スパッタリング法により、ITO(Indium Tin Oxide)膜などからなる透明導電膜(厚さ1000Å程度)を成膜する。
続いて、成膜された透明導電膜上にレジスト膜を塗布し、第4のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して透明導電膜をエッチングして、図11〜図14に示すように、画素電極8a、ソース線第1上層部8b及びソース線第2上層部8cを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第4のフォトマスクは、図11に示す画素電極8a、ソース線第1上層部8b及びソース線第2上層部となる部分以外の領域が開口するように構成されている。これにより、画素電極8aは、コンタクトホール6cを介して半導体層5のドレイン領域5cに接続され、ソース線第1上層部8bは、コンタクトホール6bを介して半導体層5のソース領域5bに接続される。また、ソース線第1上層部8b及びソース線第2上層部8cは、コンタクトホール6aを介して、ソース線下層部3aに接続されてソース線3となっている。
透明導電膜は、特に、ITO膜に限定されるものではなく、IZO(Indium Zinc Oxide)膜、酸化亜鉛膜、酸化スズ膜など、所望の抵抗値が得られるものであればよい。
以上のようにして、アクティブマトリクス基板20aを製造することができる。
以上説明したように、本実施形態のアクティブマトリクス基板20aに製造方法によれば、まず、ゲート層形成工程において、第1のフォトマスクを用いて、ゲート線1、ゲート電極1a及びソース線下層部3aが形成される。続いて、レジスト層形成工程において、レジスト膜を第2のフォトマスク11を用いてパターニングして第1開口部12a及び第2開口部12bを有するレジスト層12が形成される。そして、第1エッチング工程において、レジスト層12を用いて、第1開口部12aから露出したn+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜4がエッチングされる。さらに、半導体層形成工程において、レジスト層12の第2開口部12bの底部を除去した後、その第2開口部12bから露出したn+アモルファスシリコン膜をエッチングすることにより、ソース領域5b及びドレイン領域5cをパターニングして半導体層5が形成される。その後、保護層形成工程において、第3のフォトマスクを用いて、ソース領域5b、ドレイン領域5c及びソース線下層部3aにそれぞれつながるコンタクトホール6b、6c及び6aが形成される。最後に、画素電極形成工程において、第4のフォトマスクを用いて画素電極8a及びソース線3(ソース線第1上層部8b及びソース線第2上層部8c)が形成される。
以上のようにして、第1、第2、第3及び第4の計4枚のフォトマスクを用いて、アクティブマトリクス基板20aを製造することができる。
また、ゲート線1とソース線3との間は、通常、ゲート線1と半導体層5との間に形成されるゲート絶縁膜4ではなく、ゲート絶縁膜4よりも肉厚な保護層7によって絶縁されるので、ゲート線1とソース線3との交差部分に形成される容量がゲート絶縁膜4により絶縁される場合よりも小さくなる。そのため、薄膜トランジスタ15を駆動するための消費電力が低くなり、低消費電力による駆動を実現することができる。
したがって、アクティブマトリクス基板20aを製造する際に必要なフォトマスクの枚数が従来の5枚よりも4枚に減らすことができると共に、低消費電力駆動を実現することができる。
また、本実施形態では、第2のフォトマスク11のハーフ露光部11bが微細なメッシュ状に加工されたものを例示したが、微細な複数のスリットを有するフォトマスクとしていてもよい。
さらに、本実施形態では、保護層7が無機絶縁層7aと有機絶縁層7bとの2層構造であるものを例示したが、保護層7を有機絶縁層7bのみにより構成させてもよい。これによれば、保護層7が有機絶縁層7bの単層構造となるので、製造工程を簡略化することができる。
また、本実施形態では、透過型の液晶表示装置を構成するアクティブマトリクス基板について例示したが、画素電極8aを透明導電膜ではなくアルミニウム膜などの低抵抗で高反射率の金属導電膜により形成することにより、反射型の液晶表示装置を構成するアクティブマトリクス基板としてもよい。
さらに、本実施形態では、表示装置として液晶表示装置を例示したが、画素電極8aをZnS:Mnなどの発光材料により構成して、EL(Electro Luminescence)表示装置としてもよい。
《発明の実施形態2》
図19は、本発明の実施形態2のアクティブマトリクス基板20bを示す平面図である。なお、以下の各実施形態では図1〜図18と同じ部分については同じ符号を付して、その詳細な説明を省略する。
図19は、本発明の実施形態2のアクティブマトリクス基板20bを示す平面図である。なお、以下の各実施形態では図1〜図18と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態1のアクティブマトリクス基板20aでは、ソース線3がソース線下層部3aとソース線上層部8b及び8cとをコンタクトホール6aを介して接続することにより構成されていたが、このアクティブマトリクス基板20bでは、図19に示すように、ソース線8eが画素電極8dと同一層に線状に形成された透明導電膜のみにより構成されている。これによれば、多数のコンタクトホール6aを形成することなくによってソース線8eを構成することができる。その他の構成及び効果については、上記実施形態1と同様であるので、その説明を省略する。
次に、上記構成のアクティブマトリクス基板20bの製造方法について説明する。このアクティブマトリクス基板20bは、上記実施形態1と同様に、図1のフローチャートに示す、ゲート層形成工程と、半導体層形成工程と、保護層形成工程と、画素電極形成工程とにより製造される。
まず、ゲート層形成工程では、ガラス基板などの絶縁基板上の基板全体に、スパッタリング法により、チタン、アルミニウム、タンタル、モリブデンなどからなる金属導電膜(厚さ3000Å程度)を成膜する。ここで、金属導電膜は、チタン、アルミニウム、タンタル、モリブデンなどを複数成膜した多層膜としてもよい。
続いて、成膜された金属導電膜上にレジスト膜を塗布し、第1のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図19に示すように、ゲート線1、ゲート電極1a及び容量線2を形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第1のフォトマスクは、図19に示すゲート線1、ゲート電極1a及び容量線2となる部分以外の領域が開口するように構成されている。
次に行う半導体層形成工程は、上記実施形態1と同様であるので、その説明を省略する。
次に行う保護層形成工程では、まず、基板全体に、プラズマCVD法により窒化シリコン膜などからなる無機絶縁膜(厚さ2000Å程度)を、スピンコート法によりポジ型の感光性有機絶縁膜(厚さ2μm〜5μm程度)を順に成膜する。
続いて、第3のフォトマスクを用いて、上記感光性有機絶縁膜を露光、現像を行い、有機絶縁層を形成して、さらに、その有機絶縁層をマスクとして、無機絶縁膜をエッチングして、無機絶縁層を形成する。これにより、図19に示すように、半導体層5のソース領域5bにつながるコンタクトホール6b、半導体層5のドレイン領域5cにつながるコンタクトホール6c、及び容量形成部5dにつながるコンタクトホール6dを有し、無機絶縁層及び有機絶縁層の2層により構成された保護層が形成される。ここで、第3のフォトマスクは、図19に示すコンタクトホール6b、6c及び6dとなる部分が開口するように構成されている。
次に行う画素電極形成工程では、まず、基板全体に、スパッタリング法により、ITO(Indium Tin Oxide)膜などからなる透明導電膜(厚さ1000Å程度)を成膜する。
続いて、成膜された透明導電膜上にレジスト膜を塗布し、第4のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して透明導電膜をエッチングして、図19に示すように、画素電極8d及びソース線8eを形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第4のフォトマスクは、図19に示す画素電極8d及びソース線8eとなる部分以外の領域が開口するように構成されている。これにより、画素電極8dは、コンタクトホール6cを介して半導体層5のドレイン領域5cに接続され、ソース線8eは、コンタクトホール6bを介して半導体層5のソース領域5bに接続される。
以上のようにして、アクティブマトリクス基板20bを製造することができる。
《発明の実施形態3》
図20及び図21は、本発明の実施形態3のアクティブマトリクス基板20cを示す平面図及び断面図である。
図20及び図21は、本発明の実施形態3のアクティブマトリクス基板20cを示す平面図及び断面図である。
上記実施形態1及び2では、主に透過型の液晶表示装置を構成するアクティブマトリクス基板について説明したが、第5のフォトマスクを用いて、半透過型の液晶表示装置を構成するアクティブマトリクス20cを製造することができる。
このアクティブマトリクス基板20cでは、上記実施形態1で説明したアクティブマトリクス基板20aの画素電極8aの一部がモリブデン層9a及びアルミニウム層9bからなる反射電極9に覆われている。その他の構成については、上記実施形態1と同様であるので、その説明を省略する。
このアクティブマトリクス基板20cを備えた液晶表示装置では、各画素において、反射電極9の形成された領域が対向基板側から入射する光を反射する反射領域となり、画素電極8aのみの領域がバックライトからの光を透過する透過領域となっている。
このアクティブマトリクス基板20cを製造するには、上記実施形態1における画素電極形成工程の次に行う反射電極形成工程において、まず、基板全体に、スパッタリング法により、例えば、モリブデン膜(厚さ1000Å程度)及びアルミニウム膜(厚さ1000Å程度)を順に成膜する。
続いて、成膜されたモリブデン膜及びアルミニウム膜からなる金属導電膜上にレジスト膜を塗布し、第5のフォトマスクを用いてパターニングしてレジスト層を形成した後、そのレジスト層を介して金属導電膜をエッチングして、図20及び図21に示すように、画素電極8a上にモリブデン層9a及びアルミニウム層9bからなる反射電極9を形成する。ここで、上記レジスト膜としてポジ型のレジスト材料を使用した場合、第5のフォトマスクは、図20に示す反射電極9となる部分以外の領域が開口するように構成されている。
以上説明したように、本実施形態のアクティブマトリクス基板20cの製造方法によれば、まず、ゲート層形成工程において、第1のフォトマスクを用いて、ゲート線1、ゲート電極1a及びソース線下層部3aが形成される。続いて、レジスト層形成工程において、レジスト膜を第2のフォトマスク11を用いてパターニングして第1開口部12a及び第2開口部12bを有するレジスト層12が形成される。そして、第1エッチング工程において、レジスト層12を用いて、第1開口部12aから露出したn+アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜及びゲート絶縁膜4がエッチングされる。さらに、半導体層形成工程において、レジスト層12の第2開口部12bの底部を除去した後、その第2開口部12bから露出したn+アモルファスシリコン膜をエッチングすることにより、ソース領域5b及びドレイン領域5cをパターニングして半導体層5が形成される。その後、保護層形成工程において、第3のフォトマスクを用いて、ソース領域5b、ドレイン領域5c及びソース線下層部3aにそれぞれつながるコンタクトホール6b、6c及び6aが形成される。さらに、画素電極形成工程において、第4のフォトマスクを用いて画素電極8a及びソース線3(ソース線第1上層部8b及びソース線第2上層部8c)が形成される。最後に、反射電極形成工程において、第5のフォトマスクを用いて反射電極9が形成される。
以上のようにして、第1、第2、第3、第4及び第5の計5枚のフォトマスクを用いて、半透過型の液晶表示装置を構成するアクティブマトリクス基板20cを製造することができる。
なお、本実施形態では、上記実施形態1で説明したアクティブマトリクス基板20aの画素電極8aの上層に反射電極9を形成させたものを例示したが、上記実施形態2で説明したアクティブマトリクス基板20bの画素電極8dの上層に反射電極9を形成してもよい。
以上説明したように、本発明は、アクティブマトリクス基板を従来よりも少ない枚数のフォトマスクによって製造することができるので、アクティブマトリクス基板を有する表示装置について有用である。
1 ゲート線
1a ゲート電極
3,8e ソース線
3a ソース線下層部
4 ゲート絶縁膜
5 半導体層
5a 真性アモルファスシリコン層
5b ソース領域(n+アモルファスシリコン層)
5c ドレイン領域(n+アモルファスシリコン層)
6a,6b,6c,6d コンタクトホール
7 保護層
8a,8d 画素電極
8b ソース線第1上層部
8c ソース線第2上層部
9 反射電極
10 絶縁基板
11 第2のフォトマスク
12 レジスト層
12a 第1開口部
12b 第2開口部
15 TFT
20a,20b,20c アクティブマトリクス基板
50 液晶表示装置
1a ゲート電極
3,8e ソース線
3a ソース線下層部
4 ゲート絶縁膜
5 半導体層
5a 真性アモルファスシリコン層
5b ソース領域(n+アモルファスシリコン層)
5c ドレイン領域(n+アモルファスシリコン層)
6a,6b,6c,6d コンタクトホール
7 保護層
8a,8d 画素電極
8b ソース線第1上層部
8c ソース線第2上層部
9 反射電極
10 絶縁基板
11 第2のフォトマスク
12 レジスト層
12a 第1開口部
12b 第2開口部
15 TFT
20a,20b,20c アクティブマトリクス基板
50 液晶表示装置
Claims (8)
- マトリクス状に設けられた複数の画素電極と、
上記各画素電極の間に互いに平行に延びる複数のゲート線と、
上記各画素電極の間に上記各ゲート線に交差する方向に互いに平行に延びる複数のソース線と、
上記各画素電極毎に設けられ、上記各ゲート線に接続されたゲート電極、及び上記各ソース線に接続されたソース領域と上記各画素電極に接続されたドレイン領域とを含む半導体層を有する薄膜トランジスタと備えたアクティブマトリクス基板を製造する方法であって、
第1のフォトマスクを用いたフォトリソグラフィによって、基板に上記各ゲート線及び各ゲート電極を形成するゲート層形成工程と、
上記形成された各ゲート線及び各ゲート電極を覆うように、ゲート絶縁膜、真性アモルファスシリコン膜、n+アモルファスシリコン膜、及びレジスト膜を順に成膜して、第2のフォトマスクによって、上記レジスト膜に対し、上記半導体層となる部分以外の領域にn+アモルファスシリコン膜を露出させる第1開口部と、上記半導体層のソース領域及びドレイン電極となる部分以外の領域に所定厚さの底部を有する第2開口部とをそれぞれパターニングしてレジスト層を形成するレジスト層形成工程と、
上記レジスト層の第1開口部を介して、上記ゲート絶縁膜、真性アモルファスシリコン膜、及びn+アモルファスシリコン膜をエッチングするエッチング工程と、
上記レジスト層の第2開口部の底部を除去して露出させた上記n+アモルファスシリコン膜をエッチングして、上記半導体層のソース領域及びドレイン領域を形成する半導体層形成工程と、
上記形成された半導体層を覆うように、上記ゲート絶縁膜よりも厚肉の保護膜を成膜して、第3のフォトマスクを用いたフォトリソグラフィによって、上記保護膜に対し、上記半導体層のソース領域及びドレイン電極のそれぞれにつながるコンタクトホールをパターニングして保護層を形成する保護層形成工程と、
第4のフォトマスクを用いたフォトリソグラフィによって、上記形成された保護層の上に上記各画素電極及び各ソース線を形成する画素電極形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記ゲート層形成工程において、上記各ゲート線の間に上記各ソース線の一部となるソース線下層部を形成し、
上記保護層形成工程において、上記保護膜に対し、上記ソース線下層部の両端部分にそれぞれつながるコンタクトホールをパターニングし、
上記画素電極形成工程において、上記ソース線下層部とともに上記各ソース線を構成するソース上層部を形成することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記画素電極形成工程の後に、第5のフォトマスクを用いたフォトリソグラフィによって、上記画素電極の一部を覆うように反射電極を形成する反射電極形成工程を備えることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記レジスト膜は、ポシ型のレジスト材料に構成され、
上記第2のフォトマスクは、上記レジスト層の第2開口部に対応する部分が、微細なメッシュ状に加工されている、又は、微細な複数のスリットを有していることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記保護層は、無機絶縁膜と、該無機絶縁膜を覆うように設けられた有機絶縁膜とにより構成されていることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記保護層は、有機絶縁膜により構成されていることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1に記載されたアクティブマトリクス基板の製造方法において、
上記画素電極は、発光材料により構成されていることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1乃至7のいずれか1つに記載されたアクティブマトリクス基板の製造方法により製造されたアクティブマトリクス基板を備えた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272565A JP2007086197A (ja) | 2005-09-20 | 2005-09-20 | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272565A JP2007086197A (ja) | 2005-09-20 | 2005-09-20 | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007086197A true JP2007086197A (ja) | 2007-04-05 |
Family
ID=37973270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005272565A Pending JP2007086197A (ja) | 2005-09-20 | 2005-09-20 | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007086197A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249498A (ja) * | 2010-05-26 | 2011-12-08 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに電子機器 |
JP2015167265A (ja) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1068971A (ja) * | 1996-05-23 | 1998-03-10 | Lg Electron Inc | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法 |
JPH10228033A (ja) * | 1997-02-17 | 1998-08-25 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
JP2001125134A (ja) * | 1999-10-26 | 2001-05-11 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
JP2001320059A (ja) * | 2000-05-05 | 2001-11-16 | Chi Mei Electronics Corp | 薄膜トランジスタ液晶表示装置とその製造方法 |
JP2002107758A (ja) * | 2000-09-21 | 2002-04-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
JP2003046090A (ja) * | 2001-07-21 | 2003-02-14 | Samsung Electronics Co Ltd | 液晶表示パネル用基板及びその製造方法 |
JP2004212532A (ja) * | 2002-12-27 | 2004-07-29 | Mitsubishi Electric Corp | 半透過型表示装置の製造方法および半透過型表示装置 |
JP2004334214A (ja) * | 2003-05-06 | 2004-11-25 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタ・アレイ基板及びその製造方法 |
-
2005
- 2005-09-20 JP JP2005272565A patent/JP2007086197A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1068971A (ja) * | 1996-05-23 | 1998-03-10 | Lg Electron Inc | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法 |
JPH10228033A (ja) * | 1997-02-17 | 1998-08-25 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
JP2001125134A (ja) * | 1999-10-26 | 2001-05-11 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
JP2001320059A (ja) * | 2000-05-05 | 2001-11-16 | Chi Mei Electronics Corp | 薄膜トランジスタ液晶表示装置とその製造方法 |
JP2002107758A (ja) * | 2000-09-21 | 2002-04-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
JP2003046090A (ja) * | 2001-07-21 | 2003-02-14 | Samsung Electronics Co Ltd | 液晶表示パネル用基板及びその製造方法 |
JP2004212532A (ja) * | 2002-12-27 | 2004-07-29 | Mitsubishi Electric Corp | 半透過型表示装置の製造方法および半透過型表示装置 |
JP2004334214A (ja) * | 2003-05-06 | 2004-11-25 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタ・アレイ基板及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167265A (ja) * | 2010-05-20 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011249498A (ja) * | 2010-05-26 | 2011-12-08 | Sony Corp | 薄膜トランジスタおよびその製造方法、ならびに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101201017B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
KR101085132B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4537946B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4408271B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5269402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4560005B2 (ja) | 液晶表示パネル及びその製造方法 | |
JP4392390B2 (ja) | 液晶表示装置およびその製造方法 | |
US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
US20110220902A1 (en) | Transflective Liquid Crystal Display Device and Method of Fabricating the Same | |
KR20060136287A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR101217157B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
US7489379B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR20050112644A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
US8031298B2 (en) | Liquid crystal display and method of manufacturing the same | |
US20070184586A1 (en) | Thin film transistor panel and method of manufacturing the same | |
JP2006163355A (ja) | 液晶表示装置及びその製造方法 | |
KR20060079033A (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
US20070188682A1 (en) | Method for manufacturing a display device | |
JP2007086197A (ja) | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |