JP2816982B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2816982B2 JP2816982B2 JP6204889A JP6204889A JP2816982B2 JP 2816982 B2 JP2816982 B2 JP 2816982B2 JP 6204889 A JP6204889 A JP 6204889A JP 6204889 A JP6204889 A JP 6204889A JP 2816982 B2 JP2816982 B2 JP 2816982B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning circuit
- liquid crystal
- vertical scanning
- horizontal scanning
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ラップトップパソコン等の表示装置として
用いる液晶表示装置に関する。
用いる液晶表示装置に関する。
（従来の技術） 近年、液晶を用いた表示装置（以下「液晶表示装置」
という）は軽量，薄型，低消費電力或いは低価格等の特
長を有し、従来のCRT表示装置に代わって、小型，軽量
が要求されるラップトップ型パソコン或いは可搬型測定
器等の表示装置に用いられる傾向にある。
という）は軽量，薄型，低消費電力或いは低価格等の特
長を有し、従来のCRT表示装置に代わって、小型，軽量
が要求されるラップトップ型パソコン或いは可搬型測定
器等の表示装置に用いられる傾向にある。
第３図は従来の液晶表示装置の平面構成を示す図、第
４図は第３図のＡ−Ｂ線断面図、第５図は第３図の画素
部の一部を示す断面図で、40は石英基板、41はゲート酸
化膜、42はゲート電極、43はゲート信号線、44はソース
領域、45はドレイン領域、46は層間絶縁層、47はソース
・コンタクト、48はドレイン・コンタクト、49はソース
信号線、50はボンディングパッド、51はコンタクト膜、
52は画素電極、53は保護膜、54は液晶配向膜、55は共通
電極、56は上面ガラス板、57は液晶、58は接着剤、59は
画素部、60は垂直走査回路、61は水平走査回路である。
４図は第３図のＡ−Ｂ線断面図、第５図は第３図の画素
部の一部を示す断面図で、40は石英基板、41はゲート酸
化膜、42はゲート電極、43はゲート信号線、44はソース
領域、45はドレイン領域、46は層間絶縁層、47はソース
・コンタクト、48はドレイン・コンタクト、49はソース
信号線、50はボンディングパッド、51はコンタクト膜、
52は画素電極、53は保護膜、54は液晶配向膜、55は共通
電極、56は上面ガラス板、57は液晶、58は接着剤、59は
画素部、60は垂直走査回路、61は水平走査回路である。
以下、従来の液晶表示装置について第５図を参照しな
がら説明する。
がら説明する。
先ず、石英基板40の上に厚さ0.2μｍ程度のポリシリ
コン層を形成した上、フォトレジストをマスクにしてド
ライエッチングすることにより、トランジスタ領域を形
成し、チャネル領域を形成するために熱酸化によって厚
さ0.1μｍ程度の酸化シリコン層を形成する。そして、
この酸化シリコン層の上に厚さ0.3μｍ程度のポリシリ
コン層を形成した上、フォトレジストをマスクにしてド
ライエッチングすることにより、第３図に示すようにポ
リシリコン層によるゲート電極42とゲート信号線43とを
形成し、又、フォトレジストをマスクにしてウェットエ
ッチングすることにより、チャネル領域上にゲート酸化
膜41を形成する。
コン層を形成した上、フォトレジストをマスクにしてド
ライエッチングすることにより、トランジスタ領域を形
成し、チャネル領域を形成するために熱酸化によって厚
さ0.1μｍ程度の酸化シリコン層を形成する。そして、
この酸化シリコン層の上に厚さ0.3μｍ程度のポリシリ
コン層を形成した上、フォトレジストをマスクにしてド
ライエッチングすることにより、第３図に示すようにポ
リシリコン層によるゲート電極42とゲート信号線43とを
形成し、又、フォトレジストをマスクにしてウェットエ
ッチングすることにより、チャネル領域上にゲート酸化
膜41を形成する。
次に、フォトレジストをマスクにしてトランジスタ領
域上にＰ+又はAs+をイオン注入することにより、ｎ+領
域であるソース領域44とドレイン領域45とを形成する。
その後、ソースコンタクト用の窓とドレインコンタクト
用の窓を有する厚さ0.8μｍ程度の層間絶縁層46をNSG
（Non-doped Silicate Glass）によって形成した上、厚
さ１μｍ程度のソース・コンタクト47とドレイン・コン
タクト48とをAl−Si合金膜によって形成すると同時に、
第３図に示すようにソース信号線49とボンディングパッ
ド50とを形成する。更に、厚さ0.3μｍ程度のコンタク
ト膜51をCr等によって形成し、厚さ0.2μｍ程度の画素
電極52を酸化インジウム錫膜等によって形成した上、厚
さ0.3μｍ程度の保護膜53を窒化シリコン膜によって形
成する。
域上にＰ+又はAs+をイオン注入することにより、ｎ+領
域であるソース領域44とドレイン領域45とを形成する。
その後、ソースコンタクト用の窓とドレインコンタクト
用の窓を有する厚さ0.8μｍ程度の層間絶縁層46をNSG
（Non-doped Silicate Glass）によって形成した上、厚
さ１μｍ程度のソース・コンタクト47とドレイン・コン
タクト48とをAl−Si合金膜によって形成すると同時に、
第３図に示すようにソース信号線49とボンディングパッ
ド50とを形成する。更に、厚さ0.3μｍ程度のコンタク
ト膜51をCr等によって形成し、厚さ0.2μｍ程度の画素
電極52を酸化インジウム錫膜等によって形成した上、厚
さ0.3μｍ程度の保護膜53を窒化シリコン膜によって形
成する。
又、垂直走査回路60と水平走査回路61とは、画素部59
を石英基板40の上に形成すると同時に、石英基板40の上
の相互に直交する二側辺部に、相互に直交する方向に、
CMOSプロセスによって、形成される（第３図参照）。
を石英基板40の上に形成すると同時に、石英基板40の上
の相互に直交する二側辺部に、相互に直交する方向に、
CMOSプロセスによって、形成される（第３図参照）。
最後に、液晶工程において、画素部59の上に液晶配向
膜54を形成した上、ラビングして、液晶57を注入した
後、共通電極55が形成された上面ガラス板56を石英基板
40と対向させて接着剤58で石英基板40に接着して、液晶
57を封止することにより、第４図に示すような液晶表示
装置を形成する。
膜54を形成した上、ラビングして、液晶57を注入した
後、共通電極55が形成された上面ガラス板56を石英基板
40と対向させて接着剤58で石英基板40に接着して、液晶
57を封止することにより、第４図に示すような液晶表示
装置を形成する。
このように製造された液晶表示装置の画素部59,垂直
走査回路60及び水平走査回路61の厚さは２μｍ程度、上
面ガラス板56と石英基板40との間隔は４μｍ程度にな
る。
走査回路60及び水平走査回路61の厚さは２μｍ程度、上
面ガラス板56と石英基板40との間隔は４μｍ程度にな
る。
（発明が解決しようとする課題） ところで、上記構成において、接着剤58は、垂直走査
回路60及び水平走査回路61の上を含む石英基板40の四側
辺部に均一の厚さで塗布されるので、石英基板40と上面
ガラス板56との間隔が、垂直走査回路60及び水平走査回
路61が形成された石英基板40の二側辺部と垂直走査回路
60及び水平走査回路61が形成されていない石英基板40の
二側辺部との間に２μｍ程度の差が生じて、石英基板40
と上面ガラス板56との間に封入した液晶の厚さが不均一
になるため、各画素の液晶の電界制御特性が不均一にな
って、画素表示を不均一にしたり、低コントラスト表示
等の表示晶質を劣化させるという問題があった。
回路60及び水平走査回路61の上を含む石英基板40の四側
辺部に均一の厚さで塗布されるので、石英基板40と上面
ガラス板56との間隔が、垂直走査回路60及び水平走査回
路61が形成された石英基板40の二側辺部と垂直走査回路
60及び水平走査回路61が形成されていない石英基板40の
二側辺部との間に２μｍ程度の差が生じて、石英基板40
と上面ガラス板56との間に封入した液晶の厚さが不均一
になるため、各画素の液晶の電界制御特性が不均一にな
って、画素表示を不均一にしたり、低コントラスト表示
等の表示晶質を劣化させるという問題があった。
又、特開明61-177481号公報のように、垂直走査回路
及び水平走査回路をそれぞれ２つに分割して基板の四側
辺部に配置すると、これ等の４つの回路の各回路要素の
特性が揃わなくなるという問題があった。
及び水平走査回路をそれぞれ２つに分割して基板の四側
辺部に配置すると、これ等の４つの回路の各回路要素の
特性が揃わなくなるという問題があった。
本発明は、このような問題を解決するためになされた
もので、封止した液晶の厚さが均一で、垂直走査回路及
び水平走査回路の各回路要素の特性が揃った、画像品質
及び信頼性の高い液晶表示装置を提供することを目的と
するものである。
もので、封止した液晶の厚さが均一で、垂直走査回路及
び水平走査回路の各回路要素の特性が揃った、画像品質
及び信頼性の高い液晶表示装置を提供することを目的と
するものである。
（課題を解決するための手段） 本発明は、薄膜トランジスタによって駆動される複数
の画素からなる画素部を形設した基板の相互に交わる二
側辺部には、薄膜トランジスタを順次駆動させて画素を
走査する垂直走査回路及び水平走査回路が相互に直交的
に配設され、基板の相互に交わる他の二側辺部には、疑
似垂直走査回路及び疑似水平走査回路の各回路要素が画
素部を挾んで垂直走査回路及び水平走査回路と互いに対
向し且つ相互に直交的に配設されており、垂直走査回
路，水平走査回路，疑似垂直走査回路及び疑似水平走査
回路の上を含む基板の四側辺部に塗布した接着剤によ
り、上面ガラス板が基板に接着されて、液晶が基板と上
面ガラス板との間に封止されるものである。
の画素からなる画素部を形設した基板の相互に交わる二
側辺部には、薄膜トランジスタを順次駆動させて画素を
走査する垂直走査回路及び水平走査回路が相互に直交的
に配設され、基板の相互に交わる他の二側辺部には、疑
似垂直走査回路及び疑似水平走査回路の各回路要素が画
素部を挾んで垂直走査回路及び水平走査回路と互いに対
向し且つ相互に直交的に配設されており、垂直走査回
路，水平走査回路，疑似垂直走査回路及び疑似水平走査
回路の上を含む基板の四側辺部に塗布した接着剤によ
り、上面ガラス板が基板に接着されて、液晶が基板と上
面ガラス板との間に封止されるものである。
（作用） 本発明によれば、垂直走査回路及び水平走査回路の各
回路要素の特性が均等に揃って、各回路の特性の安定性
が向上する上、上面ガラス板と石英基板との間隔が全面
にわたって均一になって、封止された液晶の厚さが均一
になるため、各画素における液晶の電界制御特性が均一
になるので、液晶表示装置の全表示画面上での表示精度
が高くなって、表示品質が画素部全域にわたって良好に
なる。
回路要素の特性が均等に揃って、各回路の特性の安定性
が向上する上、上面ガラス板と石英基板との間隔が全面
にわたって均一になって、封止された液晶の厚さが均一
になるため、各画素における液晶の電界制御特性が均一
になるので、液晶表示装置の全表示画面上での表示精度
が高くなって、表示品質が画素部全域にわたって良好に
なる。
（実施例） 以下、本発明の一実施例の液晶表示装置を図面により
説明する。
説明する。
第１図は本発明の液晶表示装置の構成図、第２図は第
１図のＥ−Ｆ線断面図で、１は石英基板、２はゲート信
号線、３はソース信号線、４はボンディングパッド、５
は液晶配向膜、Ｇは共通電極、７は上面ガラス板、８は
液晶、９は接着剤、10は画素部、11は垂直走査回路、12
は水平走査回路、13は疑似垂直走査回路、14は疑似水平
走査回路である。
１図のＥ−Ｆ線断面図で、１は石英基板、２はゲート信
号線、３はソース信号線、４はボンディングパッド、５
は液晶配向膜、Ｇは共通電極、７は上面ガラス板、８は
液晶、９は接着剤、10は画素部、11は垂直走査回路、12
は水平走査回路、13は疑似垂直走査回路、14は疑似水平
走査回路である。
以下、本発明の一実施例について第１図を参照しなが
ら説明する。
ら説明する。
先ず、ゲート信号線2,ソース信号線3,ボンディングパ
ッド４及び薄膜トランジスタを有する画素部10を、石英
基板１の上に、CMOSプロセスによって形成すると共に、
垂直走査回路11及び水平走査回路12を石英基板１の相互
に交わる二側辺部にそれぞれ集中させて形成することに
より、垂直走査回路11及び水平走査回路12の各回路要素
の特性がよく揃って、垂直走査回路11及び水平走査回路
12の安定性が向上する。
ッド４及び薄膜トランジスタを有する画素部10を、石英
基板１の上に、CMOSプロセスによって形成すると共に、
垂直走査回路11及び水平走査回路12を石英基板１の相互
に交わる二側辺部にそれぞれ集中させて形成することに
より、垂直走査回路11及び水平走査回路12の各回路要素
の特性がよく揃って、垂直走査回路11及び水平走査回路
12の安定性が向上する。
同時に、垂直走査回路11及び水平走査回路12に近似の
疑似垂直走査回路13及び疑似水平走査回路14を、それぞ
れ、画素部10を挾んで垂直走査回路11及び水平走査回路
12と対向し且つ石英基板１の相互に交わる他の二側辺部
に位置に形成する。
疑似垂直走査回路13及び疑似水平走査回路14を、それぞ
れ、画素部10を挾んで垂直走査回路11及び水平走査回路
12と対向し且つ石英基板１の相互に交わる他の二側辺部
に位置に形成する。
最後に、液晶工程において、画素部10の上にポリイミ
ド系樹脂による液晶配向膜５を形成した上、ラビングし
て、液晶８を注入した後、共通電極６が形成された液晶
封止用の上面ガラス板７を石英基板１と対向させて接着
剤９で石英基板１に接着して、液晶を封止することによ
り、第２図に示すような本発明の一実施例の液晶表示装
置を形成する。
ド系樹脂による液晶配向膜５を形成した上、ラビングし
て、液晶８を注入した後、共通電極６が形成された液晶
封止用の上面ガラス板７を石英基板１と対向させて接着
剤９で石英基板１に接着して、液晶を封止することによ
り、第２図に示すような本発明の一実施例の液晶表示装
置を形成する。
このように、本発明の液晶表示装置は、従来の製造プ
ロセスを変更することなく、マスクだけを単に変更する
だけで形成することができる。
ロセスを変更することなく、マスクだけを単に変更する
だけで形成することができる。
なお、前述の実施例では、石英基板１と上面ガラス板
７との間に封止する液晶の厚さを均一にするプロセスを
簡易にするために、マスクを変更して疑似垂直走査回路
13或いは疑似水平走査回路14を形設したが、それに代わ
る新たなプロセスにより、石英基板１と上面ガラス板７
との間に封止する液晶の厚さを均一にする垂直走査回路
或いは水平走査回路に近似の島状体を設けてもよいこと
は当然である。
７との間に封止する液晶の厚さを均一にするプロセスを
簡易にするために、マスクを変更して疑似垂直走査回路
13或いは疑似水平走査回路14を形設したが、それに代わ
る新たなプロセスにより、石英基板１と上面ガラス板７
との間に封止する液晶の厚さを均一にする垂直走査回路
或いは水平走査回路に近似の島状体を設けてもよいこと
は当然である。
（発明の効果） 以上説明したように、本発明によれば、垂直走査回路
及び水平走査回路を基板の相互に交わる二側辺部に集中
して配設すると共に、疑似垂直走査回路及び疑似水平走
査回路を画素部を挾んで垂直走査回路及び水平走査回路
と互いに対向し且つ基板の相互に交わる他の二側辺部に
位置するように設けることにより、垂直走査回路及び水
平走査回路の各回路要素の特性が均等に揃って、各回路
の特性の安定性が向上する上、上面ガラス板と石英基板
との間隔が全面にわたって均一になって、封止された液
晶の厚さが均一になるため、各画素における液晶の電界
制御特性が均一になるので、液晶表示装置の全表示画面
上での表示精度が高くなって、表示晶質が画素部全域に
わたって良好になるという効果があり、液晶の平面性，
軽量性，経済性等と相まって、可搬型装置の表示装置等
への利用に貢献する。
及び水平走査回路を基板の相互に交わる二側辺部に集中
して配設すると共に、疑似垂直走査回路及び疑似水平走
査回路を画素部を挾んで垂直走査回路及び水平走査回路
と互いに対向し且つ基板の相互に交わる他の二側辺部に
位置するように設けることにより、垂直走査回路及び水
平走査回路の各回路要素の特性が均等に揃って、各回路
の特性の安定性が向上する上、上面ガラス板と石英基板
との間隔が全面にわたって均一になって、封止された液
晶の厚さが均一になるため、各画素における液晶の電界
制御特性が均一になるので、液晶表示装置の全表示画面
上での表示精度が高くなって、表示晶質が画素部全域に
わたって良好になるという効果があり、液晶の平面性，
軽量性，経済性等と相まって、可搬型装置の表示装置等
への利用に貢献する。
第１図は本発明の液晶表示装置の構成図、第２図は第１
図のＥ−Ｆ線断面図、第３図は従来の液晶表示装置の平
面構成を示す図、第４図は第３図のＡ−Ｂ線断面図、第
５図は第３図の画素部の一部を示す断面図である。 １……石英基板、２……ゲート信号線、３……ソース信
号線、４……ボンディングパッド、５……液晶配向膜、
６……共通電極、７……上面ガラス板、８……液晶、９
……接着剤、10……画素部、11……垂直走査回路、12…
…水平走査回路、13……疑似垂直走査回路、14……疑似
水平走査回路。
図のＥ−Ｆ線断面図、第３図は従来の液晶表示装置の平
面構成を示す図、第４図は第３図のＡ−Ｂ線断面図、第
５図は第３図の画素部の一部を示す断面図である。 １……石英基板、２……ゲート信号線、３……ソース信
号線、４……ボンディングパッド、５……液晶配向膜、
６……共通電極、７……上面ガラス板、８……液晶、９
……接着剤、10……画素部、11……垂直走査回路、12…
…水平走査回路、13……疑似垂直走査回路、14……疑似
水平走査回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千田 耕司 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 藤井 英治 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 江本 文昭 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭63−218927（ＪＰ，Ａ) 特開 昭62−251723（ＪＰ，Ａ) 特開 昭62−252964（ＪＰ，Ａ) 特開 昭60−166927（ＪＰ，Ａ) 特開 昭61−177481（ＪＰ，Ａ)
Claims (1)
- 【請求項１】薄膜トランジスタによって駆動される複数
の画素からなる画素部を形設した基板の相互に交わる二
側辺部には、前記薄膜トランジスタを順次駆動させて前
記画素を走査する垂直走査回路及び水平走査回路が相互
に直交的に配設され、 前記基板の相互に交わる他の二側辺部には、疑似垂直走
査回路及び疑似水平走査回路の各回路要素が前記画素部
を挾んで前記垂直走査回路及び前記水平走査回路と互い
に対向し且つ相互に直交的に配設されており、 前記垂直走査回路，前記水平走査回路，前記疑似垂直走
査回路及び前記疑似水平走査回路の上を含む前記基板の
四側辺部に塗布した接着剤により、上面ガラス板が前記
基板に接着されて、液晶が前記基板と前記上面ガラス板
との間に封止されることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204889A JP2816982B2 (ja) | 1989-03-16 | 1989-03-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204889A JP2816982B2 (ja) | 1989-03-16 | 1989-03-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242230A JPH02242230A (ja) | 1990-09-26 |
| JP2816982B2 true JP2816982B2 (ja) | 1998-10-27 |
Family
ID=13188885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204889A Expired - Lifetime JP2816982B2 (ja) | 1989-03-16 | 1989-03-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816982B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0159123B1 (ko) * | 1992-07-15 | 1999-01-15 | 사토 후미오 | 액정표시장치 |
| JPH0682811A (ja) * | 1992-07-15 | 1994-03-25 | Toshiba Corp | 液晶表示装置 |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JP3778964B2 (ja) * | 1995-02-15 | 2006-05-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| US6011607A (en) | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US7053973B1 (en) * | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPH09311342A (ja) * | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7298447B1 (en) | 1996-06-25 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3640224B2 (ja) | 1996-06-25 | 2005-04-20 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
| JPH10153785A (ja) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
| JP2002023196A (ja) * | 2001-04-23 | 2002-01-23 | Seiko Epson Corp | 液晶表示装置 |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP5679532B2 (ja) * | 2013-06-05 | 2015-03-04 | 株式会社半導体エネルギー研究所 | アクティブマトリックス型表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713712B2 (ja) * | 1984-02-09 | 1995-02-15 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH065465B2 (ja) * | 1985-02-01 | 1994-01-19 | セイコー電子工業株式会社 | 液晶表示装置の封止構造 |
| JPS62251723A (ja) * | 1986-04-25 | 1987-11-02 | Seiko Epson Corp | ドライバ−内蔵液晶パネル |
| JPH07114281B2 (ja) * | 1986-04-25 | 1995-12-06 | セイコーエプソン株式会社 | ドライバ−内蔵アクティブマトリックス基板 |
| JPS63218927A (ja) * | 1987-03-06 | 1988-09-12 | Matsushita Electronics Corp | 画像表示装置 |
-
1989
- 1989-03-16 JP JP6204889A patent/JP2816982B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02242230A (ja) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816982B2 (ja) | 液晶表示装置 | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JP3174497B2 (ja) | 液晶表示装置 | |
| JP2013065028A (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP4196645B2 (ja) | 液晶表示装置及び電子機器 | |
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3265687B2 (ja) | 液晶表示装置 | |
| JPH11183925A (ja) | 液晶装置、及びその製造方法 | |
| JPH1070276A (ja) | 順スタガード型薄膜トランジスタ | |
| JP3397810B2 (ja) | 液晶表示装置 | |
| US20120013830A1 (en) | Liquid crystal display device | |
| JPH0720496A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09222616A (ja) | 液晶表示装置 | |
| JP4197046B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP2005275432A (ja) | 電気光学装置および電子機器 | |
| JP2568734B2 (ja) | 液晶表示装置の製造方法 | |
| JP3913954B2 (ja) | 液晶装置および電子機器 | |
| JP4023111B2 (ja) | 電気光学装置の製造方法 | |
| KR20060037514A (ko) | 액정표시장치 | |
| JPS6138472B2 (ja) | ||
| KR100471766B1 (ko) | 반도체장치의제조장치 | |
| JPH10246882A (ja) | 液晶表示装置 | |
| JPH01267518A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |