JP3778964B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置 Download PDFInfo
- Publication number
- JP3778964B2 JP3778964B2 JP5052795A JP5052795A JP3778964B2 JP 3778964 B2 JP3778964 B2 JP 3778964B2 JP 5052795 A JP5052795 A JP 5052795A JP 5052795 A JP5052795 A JP 5052795A JP 3778964 B2 JP3778964 B2 JP 3778964B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- active matrix
- matrix display
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、アクティブマトリクス表示装置の小型化、及び高信頼性を得るための技術に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス表示装置を構成するパネルの状態を示す断面図を図４に示す。図４から明らかなように、封止材（４０２）（シール材ともいう）で画素領域（４０４）を取り囲んでいるため、アクティブマトリクス表示装置の画素領域（４０４）のみが液晶に接しており、周辺駆動回路領域（４０３）のＴＦＴは大気に接している。これは、以前アクティブマトリクス表示装置の基板上に画素ＴＦＴしか存在せず、駆動回路が外付けＩＣであった頃の名残である。このように従来の技術においては、画素領域（４０４）と周辺駆動回路領域（４０３）とが同一ガラス基板（４０１）上に形成される場合の駆動回路の実装位置の最適化が行われていなかった。
【０００３】
【発明が解決しようとする課題】
従来のアクティブマトリクス表示装置では、駆動回路ＴＦＴが外部に剥き出しになっていたため、パネル組立工程中のアクティブマトリクス表示装置の基板のハンドリングに細心の注意が必要であった。このような状況において、その作製プロセスにおいて、ハンドリングが楽なアクティブマトリクス表示装置の形態が望まれていた。また、信頼性上の点からも画素が液晶材、シール材等で保護されているのに対して、駆動回路は薄い酸化膜で覆われているのみであり、耐温性や汚染に対して弱くなっている。
【０００４】
【課題を解決するための手段】
アクティブマトリクス表示装置の駆動回路のパネル組立工程中における損傷を最小限にし、信頼性上の問題を解決するには、前記アクティブマトリクス表示装置の駆動回路が直接触れられない形態であればよい。従って、図１に示すように前記アクティブマトリクス表示装置の周辺駆動回路領域（１０３）を液晶材中または封止材中に実装する。
【０００５】
以下に本明細書で開示する発明を示す。
本明細書で開示する発明の一つは、
アクティブマトリクス表示装置において、前記アクティブマトリクス表示装置の画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記画素薄膜トランジスタと駆動回路薄膜トランジスタの双方が直接または薄膜を介して液晶材に接するように液晶封入が行われていることを特徴とする。
【０００６】
一般には、薄膜トランジスタは酸化珪素膜等でなる層間絶縁膜で覆われているので、この絶縁膜を介して、液晶に接することとなる。上記のような構成を採用することで、周辺駆動回路の薄膜トランジスタを実質的に液晶中に封入するとができる。即ち、周辺駆動回路の薄膜トランジスタを液晶で封止した状態とすることができる。
【０００７】
他の発明の構成は、
一対の透光性基板間に液晶を保持した構成を有し、
前記一対の基板の一方の表面上には、マトリクス状に配置された薄膜トランジスタ回路と、
前記マトリクス回路に接続された薄膜トランジスタで構成された周辺駆動回路と、
が形成されており、
前記周辺駆動回路の上面には液晶または封止材が存在しており、
前記一対の基板間には、前記周辺駆動回路に接続される集積回路を配置するための空隙が形成されていることを特徴とするアクティブマトリクス表示装置。
【０００８】
上記構成の具体的な例を図２に示す。図２に示すのは、一対のガラス基板２０２間に液晶２０９を挟持したアクティブマトリクス型の液晶表示装置の概略の構成を示す断面図である。図２に示す構成においては、２０７で示されるアクティブマトリクス回路の薄膜トランジスタと、この薄膜トランジスタ２０７を駆動するための周辺駆動回路の薄膜トランジスタ２０８と、この周辺駆動回路の薄膜トランジスタ２０８にビデオ信号や各種制御信号を送る集積回路（ＩＣ）２１１を有している。
【０００９】
図２に示す構成においては、周辺駆動回路の薄膜トランジスタ２０８の上面には、液晶が存在している。また、封止材２１０で封止された集積回路２１１は、一対のガラス基板２０２間に形成された空隙に配置されている。
【００１０】
他の発明の構成は、
アクティブマトリクス表示装置において、前記アクティブマトリクス表示装置の画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記駆動回路薄膜トランジスタを封止材によって封入したことを特徴とする。
【００１１】
上記構成の具体的な例を図３に示す。図３に示す構成においては、周辺駆動回路を構成する薄膜トランジスタ３０８が、封止材３１０によって封止された構成となっている。
【００１２】
【作用】
周辺駆動回路領域を液晶が存在している領域、あるいは封止材中に存在させることにより、周辺駆動回路領域が実質的に液晶材料や封止材料中に封止された状態とすることができる。そして、実装密度の高い周辺駆動回路領域に外部から水分が進入したりすることを防ぐことができる。また応力の影響を緩和することができる。
【００１３】
【実施例】
〔実施例１〕
本発明によるアクティブマトリクス表示装置の断面図を図２に示す。アクティブマトリクス表示装置では、ガラス基板（２０２）には画素ＴＦＴ（２０７）の上に透明電極（２０４）と配向膜（２０５）が付けられている。このガラス基板はＴＦＴ基板と呼ぶ。ＴＦＴ基板は液晶材（２０９）に遠い方から偏光板（２０１）、ガラス基板（２０２）の順で並んでいる。
また、他方のガラス基板はカラーフィルタ基板と呼ぶ。液晶材（２０９）に近い方から配向膜（２０５）、透明電極（２０４）、カラーフィルタ（２０３）、ガラス基板（２０２）、偏光板（２０１）と並んでいる。
そして、２枚のガラス基板の間隔を一定に保つためのガラスまたは樹脂製のスペーサ（２０６）が液晶材（２０９）中に多数散布されている。
【００１４】
偏光板（２０１）は通過させる光の振動方向を限定する厚さ８０〜２１０μｍ程度のフィルタである。偏光板の構造は図６のように、真中にＰＶＡ（ポリビニルアルコール）製の偏光フィルム６０４があり、さらにセルロース系の保護層６０３が付けられている。さらにその外側は液晶材に近い方には粘着層６０２と離型フィルム６０１、反対側には表面を保護する保護フィルム６０５が取りつけられている。その使用に際しては、離型フィルム６０１を剥がしガラス基板に粘着層６０２を張りつけて使用する。配向膜（２０５）の役割は、液晶分子が電圧ＯＦＦ時に配向膜（２０５）に刻まれた溝に入り込んで一定方向に配列させることである。配向膜材料には、ポリイミドやポリアミド酸を溶媒に５〜１０重量％溶解させたものが用いられる。また、配向膜（２０５）の厚さは０．０５〜０．１μｍ程度で膜厚が均一であることが要求される。
液晶材（２０９）は、アクティブマトリクス表示装置の真中にあり、電圧がＯＮの場合には立ち、ＯＦＦの場合は捩れることにより、光の通過・遮断を制御するスイッチの役割を果たす。液晶材（２０９）の原料は、ベンゼン、トルエン等である。
カラーフィルタ（２０３）は、モノクロの液晶表示をカラー化するための色合成フィルタである。カラーフィルタ（２０３）はＲＧＢ（Red,Green,Blue）の３色から成り、画素ＴＦＴの１個とカラーフィルタ（２０３）の１個の色が重なるようになっている。
封止材（２１０）は、２枚のガラス基板を貼り付ける接着剤の役割を果たす。封止材（２１０）の原料としては、シリコン、アクリル、エポキシ等がある。
【００１５】
画素ＴＦＴが液晶領域にあることは、従来のアクティブマトリクス表示装置と同様であるが、本発明では、従来封入の外にあった駆動回路ＴＦＴ（２０８）を液晶封入領域内に配置している。この液晶封入領域内に駆動回路を入れることは、以下のような利点を得ることができる。
１．耐汚染性の向上。
２．画素に接続される信号線の短縮による画質向上。
３．液晶材料が緩衝材となり、不要な応力が薄膜トランジスタに加わることを抑制することができる。
また、本実施例では駆動回路を液晶封入領域に入れるのみなるず、駆動回路を制御するマイクロプロセッサ（２１１）等の制御用集積回路を封入材の中にいれることによって、駆動回路と制御用集積回路との距離を小さく抑え、信号の不要ノイズを軽減する等の効果を得ることができる。ここで、制御用集積回路を封入する場合、対向側の基板を一部厚みを薄くすることにより、実装し易くすることも行っている。制御用集積回路は封止領域に入れることによって、従来の構造と比較して、信頼性が向上される。またここでいう制御回路は、シリコン単結晶ウエハーを用いて形成された集積回路であり、その具体的な例として、メモリ、Ｉ／Ｏポート、その他各種制御回路、ビデオ信号を扱う回路、さらにはそれらの任意の組み合わせを有する集積回路を挙げることができる。勿論、これら集積回路は必要とする数でもって配置される。
【００１６】
また集積回路の配置方法は、ＣＯＧ（Chip On Glass ）で基板上に実装されることが望ましい。しかし、ワイヤボンディング形式で配線を形成しても、配線が封止材によって実質的に封止されるので、その信頼性は高いものとすることができる。
【００１７】
また、図には示されていないが、周辺駆動回路領域の上面には光を遮蔽するクロム膜やアルミ膜等の遮蔽膜を形成する必要がある。
【００１８】
また、図２における構成では、ガラス基板２０２の一部を薄くし、その部分に集積回路２１１を配置している。これは、液晶が注入されるギャップが数μｍ程度にあるのに対して、集積回路の厚さが数百μｍ程度あるからである。図２においては、上側のガラス基板２０２側の一部を薄くしているが、ＴＦＴが配置されたガラス基板２０２側の一部を薄くしてもよい。また両方のガラス基板を薄くし、その部分に集積回路を配置する構成としてもよい。
【００１９】
本実施例のアクティブマトリクス回路を得る作製工程について、図５を用いて説明する。図の左側に周辺駆動回路のＴＦＴの作製工程を、右側にアクティブマトリクス回路のＴＦＴの作製工程を、それぞれ示す。まず、石英基板またはガラス基板（５０１）上に下地酸化膜（５０２）として厚さ１０００〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。
【００２０】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å形成する。そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させる。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平６−２４４１０３、同６−２４４１０４に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。
【００２１】
次にシリコン膜をエッチングして、島状の周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０５）を形成する。さらに、酸素雰囲気中でのスパッタ法によって、厚さ５００〜２０００Åの酸化珪素のゲイト絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモンシラン（ＳｉＨ4 ）を用いることが好ましい。
【００２２】
その後、厚さ２０００Å〜５μｍ、好ましくは２０００〜６０００Åの多結晶シリコン膜（導電性を高めるため微量の燐を含有する）をＬＰＣＶＤ法によって基板全面に形成する。そして、これをエッチングして、ゲイト電極（５０７、５０８、５０９）を形成する。（図５（Ａ））
その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極をマスクとして自己整合的にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入する。ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。この結果、弱いＮ型領域（５１０、５１１、５１２）が形成される。（図５（Ｂ））
【００２３】
次に、Ｐチャネル型ＴＦＴの活性層（５０３）を覆うフォトレジストのマスク（５１３）、および、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極に平行にゲイト電極（５０９）の端から３μｍ離れた部分までを覆うフォトレジストのマスク（５１４）を形成する。そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入する。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。この結果、強いＮ型領域（ソース／ドレイン）（５１５、５１６）が形成される。画素ＴＦＴの活性層（５０５）の弱いＮ型領域（５１２）のうち、マスク（５１４）に覆われていた領域（５１７）は今回のドーピングでは燐が注入されないので、弱いＮ型のままでとなる。（図５（Ｃ））
【００２４】
次に、Ｎチャネル型ＴＦＴの活性層（５０４、５０５）をフォトレジストのマスク（５１８）で覆い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イオンドーピング法により、島状領域（５０３）に硼素を注入する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とする。このドーピングでは、硼素のドーズ量が図５（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域（５１０）は強いＰ型領域（５１９）に反転する。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）（５１５、５１６）、強いＰ型領域（ソース／ドレイン）（５１９）、弱いＮ型領域（低濃度不純物領域）（５１７）が形成される。本実施例においては、低濃度不純物領域（５１７）の幅ｘは、約３μｍとする。（図５（Ｄ））
【００２５】
その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させる。その後、全面に層間絶縁物（５２０）として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å形成する。これは、窒化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物（５２０）をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成する。
【００２６】
そして、スパッタ法によって、厚さ２０００〜６０００Åのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線（５２１、５２２、５２３）および画素ＴＦＴの電極・配線（５２４、５２５）を形成する。さらに、プラズマＣＶＤ法によって、厚さ１０００〜３０００Åの窒化珪素膜（５２６）をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極（５２５）に達するコンタクトホールを形成する。最後に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッチングして、画素電極（５２７）を形成する。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成する。（図５（Ｅ））
【００２７】
本実施例のアクティブマトリクス表示装置の組立工程を以下に説明する。
ＴＦＴ基板・カラーフィルタ基板は、各々表面処理に用いられたエッチング液レジスト剥離液等の各種薬品を十分に洗浄する。
次に配向膜をカラーフィルタ基板及びＴＦＴ基板に付着させる。配向膜はある一定の溝が刻まれ、その溝に沿って液晶分子が均一に配列する。配向膜材料にはブチルセルソングかｎ−メチルピロリドンといった溶媒に、溶媒の約１０重量％のポリイミドを溶解したものを用いる。これをポリイミドワニスと呼ぶ。ポリイミドワニスは図＊に示すようにフレキソ印刷装置によって印刷する。
そして、ＴＦＴ基板・カラーフィルタ基板の両基板に付着した配向膜を加熱・硬化させる。これをベークと呼ぶ。ベークは最高使用温度約３００℃の熱風を送り加熱し、ポリイミドワニスを焼成・硬化させるものである。
その次に、配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。
そして、ＴＦＴ基板もしくはカラーフィルタ基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。スペーサ散布の方式としては純水・アルコール等の溶媒にスペーサを混ぜ、ガラス基板上に散布するウェット方式と、溶媒を一切使用せずスペーサを散布するドライ方式がある。
その次に、ＴＦＴ基板の外枠に封止材を塗布する。封止材塗布には、ＴＦＴ基板とカラーフィルタ基板を接着する役割と注入する液晶材が外部に流出するのを防ぐ目的がある。封止材の材料は、エポキシ樹脂とフェノール硬化剤をエチルセルソルブの溶媒に溶かしたものが使用される。封止材塗布後に２枚のガラス基板の貼り合わせを行う。方法は約１６０℃の高温プレスによって、約３時間で封止材を硬化する加熱硬化方式をとる。
最後に、ＴＦＴ基板とカラーフィルタ基板を貼り合わせたアクティブマトリクス表示装置の液晶注入口より液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶注入口を封止する。以上のようにして、アクティブマトリクス表示装置が組み立てられる。
【００２８】
〔実施例２〕
本発明によるアクティブマトリクス表示装置の断面図を図３に示す。図からも明らかなように、アクティブマトリクス表示装置を制御するマイクロプロセッサ（３１１）と駆動回路ＴＦＴ（３０８）を封止材（３１０）で封入することで、駆動回路ＴＦＴ（３０８）を保護し、外部に剥き出しにならないようにしている。本実施例は封止材（３１０）で封入する回路量（駆動回路ＴＦＴ（３０８））が異なる以外は、実施例（その１）と構成及び作製工程は同じである。
【００２９】
〔実施例３〕
本実施例は、予備の周辺回路（冗長回路）を設けた構成に関する。図７に本実施例で示す液晶表示パネルの概略の上面図を示す。図７は上面から見た図であるので、ガラス基板としては、７０１が１枚だけ示されている。しかし、実際には、ガラス基板７０１と対となってもう１枚のガラス基板がガラス基板７０１に張り合わせてある。図７に示す構成においては、周辺駆動回路領域７０３とマトリクス状に配置された画素領域７０４とが封止材７０２の内側に配置されている。封止材７０２の内側が液晶で充填されているわけであるから、周辺駆動回路領域７０３と画素領域７０４に配置された薄膜トランジスタは、その上面に液晶が存在している状態となっている。
【００３０】
また周辺駆動回路に接続される各種制御回路を構成する集積回路（ＩＣ）は封止材７０２内に配置され、丁度封止材７０２によってモールドされた状態となっている。
【００３１】
７０５で示されるのが、予備の周辺駆動回路の領域であり、７０３で示される領域に配置された周辺駆動回路に不良が発生した場合に利用される。７０６で示されるのは、外部との接続端子であり、この端子を介して、ビデオ信号や必要とする信号が回部から入力される。図７に示す液晶表示パネルは、一対のガラス基板間に必要とする回路が全て収められている。しかもそれら回路の全てが封止材または液晶によって封止ざれている状態となっているので、信頼性を極めて高いものとすることができる。
【００３２】
また、図面ではその寸法比が正確ではないが、周辺駆動回路の幅は数ミリ程度である。また封止材の幅も周辺駆動回路に接続される集積回路によってその幅が決まるとはいえ、その幅を数ｍｍ程度以下（集積回路を小さくできれば、１ｍｍ程度とすることができる）とすることができる。従って、実際に液晶表示が行われる領域の周囲に数ｍｍ〜１ｃｍ程度の縁が存在するだけで、しかも外部出力端子を除けば、外見上一対のガラス基板で構成されるという極めてシンプルな外観とすることができる。
【００３３】
【発明の効果】
上記のように、アクティブマトリクス表示装置の駆動回路ＴＦＴを封止材領域より内側に配置することにより、駆動回路ＴＦＴの耐温性や耐汚染性を向上させることができる。またアクティブマトリクス表示装置の小型化を計ることができる。また、画像信号線の短縮による電圧降下を低減させることができ、特性の向上を計ることができる。
【００３４】
また周辺駆動回路領域を液晶領域あるいは封止材が設けられた領域に配置することにより、周辺駆動回路領域が液晶あるいは封止材によって封止されることになり、水分の影響による信頼性の低下を防ぐことができる。また、液晶あるいは封止材が緩衝材となるこで、周辺駆動回路領域に不要な応力が加わることを防ぐことができる。
【００３５】
さらに周辺駆動回路に接続される制御用の集積回路を封止材中に配置することで、水分の影響による信頼性の低下を防ぐことができる。また、１対のガラス基板間に必要とする回路を配置することができるので、信頼性を高めることができるとともに、不要な凹凸等がないシンプルな外観を有した小型化された液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明によるアクティブマトリクス表示装置の概略図
【図２】 実施例（その１）におけるアクティブマトリクス表示装置の断面図
【図３】 実施例（その２）におけるアクティブマトリクス表示装置の断面図
【図４】 従来のアクティブマトリクス表示装置の概略図
【図５】 実施例（その１）の作製工程
【図６】 偏光板の構成
【図７】 実施例のアクティブマトリクス表示装置の概略図
【符号の説明】
１０１、２０２、３０２、４０１ ガラス基板
１０２、２１０、３１０、４０２ 封止材
１０３、２０８、３０８、４０３ 駆動回路ＴＦＴ
１０４、２０７、３０７、４０４ 画素ＴＦＴ
２０１、３０１ 偏光板
２０３、３０３ カラーフィルタ
２０４、３０４ 透明電極
２０５、３０５ 配向膜
２０６、３０６ スペーサ
２０９、３０９ 液晶材
２１１、３１１ マイクロプロセッサ
５０１ 基板
５０２ 下地膜（酸化珪素）
５０３〜５０５ 活性層（シリコン）
５０６ ゲイト絶縁膜（酸化珪素）
５０７〜５０９ ゲイト電極・ゲイト線
５１０〜５１２ 弱いＮ型領域
５１３、５１４ フォトレジストのマスク
５１５、５１６ 強いＮ型領域（ソース／ドレイン）
５１７ 低濃度不純物領域
５１８ フォトレジストのマスク
５１９ 強いＰ型領域（ソース／ドレイン）
５２０ 層間絶縁物（酸化珪素）
５２１〜５２５ 金属配線・電極
５２６ パッシベーション膜（窒化珪素）
５２７ 画素電極（ＩＴＯ）
【産業上の利用分野】
本発明は、アクティブマトリクス表示装置の小型化、及び高信頼性を得るための技術に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス表示装置を構成するパネルの状態を示す断面図を図４に示す。図４から明らかなように、封止材（４０２）（シール材ともいう）で画素領域（４０４）を取り囲んでいるため、アクティブマトリクス表示装置の画素領域（４０４）のみが液晶に接しており、周辺駆動回路領域（４０３）のＴＦＴは大気に接している。これは、以前アクティブマトリクス表示装置の基板上に画素ＴＦＴしか存在せず、駆動回路が外付けＩＣであった頃の名残である。このように従来の技術においては、画素領域（４０４）と周辺駆動回路領域（４０３）とが同一ガラス基板（４０１）上に形成される場合の駆動回路の実装位置の最適化が行われていなかった。
【０００３】
【発明が解決しようとする課題】
従来のアクティブマトリクス表示装置では、駆動回路ＴＦＴが外部に剥き出しになっていたため、パネル組立工程中のアクティブマトリクス表示装置の基板のハンドリングに細心の注意が必要であった。このような状況において、その作製プロセスにおいて、ハンドリングが楽なアクティブマトリクス表示装置の形態が望まれていた。また、信頼性上の点からも画素が液晶材、シール材等で保護されているのに対して、駆動回路は薄い酸化膜で覆われているのみであり、耐温性や汚染に対して弱くなっている。
【０００４】
【課題を解決するための手段】
アクティブマトリクス表示装置の駆動回路のパネル組立工程中における損傷を最小限にし、信頼性上の問題を解決するには、前記アクティブマトリクス表示装置の駆動回路が直接触れられない形態であればよい。従って、図１に示すように前記アクティブマトリクス表示装置の周辺駆動回路領域（１０３）を液晶材中または封止材中に実装する。
【０００５】
以下に本明細書で開示する発明を示す。
本明細書で開示する発明の一つは、
アクティブマトリクス表示装置において、前記アクティブマトリクス表示装置の画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記画素薄膜トランジスタと駆動回路薄膜トランジスタの双方が直接または薄膜を介して液晶材に接するように液晶封入が行われていることを特徴とする。
【０００６】
一般には、薄膜トランジスタは酸化珪素膜等でなる層間絶縁膜で覆われているので、この絶縁膜を介して、液晶に接することとなる。上記のような構成を採用することで、周辺駆動回路の薄膜トランジスタを実質的に液晶中に封入するとができる。即ち、周辺駆動回路の薄膜トランジスタを液晶で封止した状態とすることができる。
【０００７】
他の発明の構成は、
一対の透光性基板間に液晶を保持した構成を有し、
前記一対の基板の一方の表面上には、マトリクス状に配置された薄膜トランジスタ回路と、
前記マトリクス回路に接続された薄膜トランジスタで構成された周辺駆動回路と、
が形成されており、
前記周辺駆動回路の上面には液晶または封止材が存在しており、
前記一対の基板間には、前記周辺駆動回路に接続される集積回路を配置するための空隙が形成されていることを特徴とするアクティブマトリクス表示装置。
【０００８】
上記構成の具体的な例を図２に示す。図２に示すのは、一対のガラス基板２０２間に液晶２０９を挟持したアクティブマトリクス型の液晶表示装置の概略の構成を示す断面図である。図２に示す構成においては、２０７で示されるアクティブマトリクス回路の薄膜トランジスタと、この薄膜トランジスタ２０７を駆動するための周辺駆動回路の薄膜トランジスタ２０８と、この周辺駆動回路の薄膜トランジスタ２０８にビデオ信号や各種制御信号を送る集積回路（ＩＣ）２１１を有している。
【０００９】
図２に示す構成においては、周辺駆動回路の薄膜トランジスタ２０８の上面には、液晶が存在している。また、封止材２１０で封止された集積回路２１１は、一対のガラス基板２０２間に形成された空隙に配置されている。
【００１０】
他の発明の構成は、
アクティブマトリクス表示装置において、前記アクティブマトリクス表示装置の画素薄膜トランジスタと前記画素の駆動回路薄膜トランジスタが同一の基板上に存在し、前記駆動回路薄膜トランジスタを封止材によって封入したことを特徴とする。
【００１１】
上記構成の具体的な例を図３に示す。図３に示す構成においては、周辺駆動回路を構成する薄膜トランジスタ３０８が、封止材３１０によって封止された構成となっている。
【００１２】
【作用】
周辺駆動回路領域を液晶が存在している領域、あるいは封止材中に存在させることにより、周辺駆動回路領域が実質的に液晶材料や封止材料中に封止された状態とすることができる。そして、実装密度の高い周辺駆動回路領域に外部から水分が進入したりすることを防ぐことができる。また応力の影響を緩和することができる。
【００１３】
【実施例】
〔実施例１〕
本発明によるアクティブマトリクス表示装置の断面図を図２に示す。アクティブマトリクス表示装置では、ガラス基板（２０２）には画素ＴＦＴ（２０７）の上に透明電極（２０４）と配向膜（２０５）が付けられている。このガラス基板はＴＦＴ基板と呼ぶ。ＴＦＴ基板は液晶材（２０９）に遠い方から偏光板（２０１）、ガラス基板（２０２）の順で並んでいる。
また、他方のガラス基板はカラーフィルタ基板と呼ぶ。液晶材（２０９）に近い方から配向膜（２０５）、透明電極（２０４）、カラーフィルタ（２０３）、ガラス基板（２０２）、偏光板（２０１）と並んでいる。
そして、２枚のガラス基板の間隔を一定に保つためのガラスまたは樹脂製のスペーサ（２０６）が液晶材（２０９）中に多数散布されている。
【００１４】
偏光板（２０１）は通過させる光の振動方向を限定する厚さ８０〜２１０μｍ程度のフィルタである。偏光板の構造は図６のように、真中にＰＶＡ（ポリビニルアルコール）製の偏光フィルム６０４があり、さらにセルロース系の保護層６０３が付けられている。さらにその外側は液晶材に近い方には粘着層６０２と離型フィルム６０１、反対側には表面を保護する保護フィルム６０５が取りつけられている。その使用に際しては、離型フィルム６０１を剥がしガラス基板に粘着層６０２を張りつけて使用する。配向膜（２０５）の役割は、液晶分子が電圧ＯＦＦ時に配向膜（２０５）に刻まれた溝に入り込んで一定方向に配列させることである。配向膜材料には、ポリイミドやポリアミド酸を溶媒に５〜１０重量％溶解させたものが用いられる。また、配向膜（２０５）の厚さは０．０５〜０．１μｍ程度で膜厚が均一であることが要求される。
液晶材（２０９）は、アクティブマトリクス表示装置の真中にあり、電圧がＯＮの場合には立ち、ＯＦＦの場合は捩れることにより、光の通過・遮断を制御するスイッチの役割を果たす。液晶材（２０９）の原料は、ベンゼン、トルエン等である。
カラーフィルタ（２０３）は、モノクロの液晶表示をカラー化するための色合成フィルタである。カラーフィルタ（２０３）はＲＧＢ（Red,Green,Blue）の３色から成り、画素ＴＦＴの１個とカラーフィルタ（２０３）の１個の色が重なるようになっている。
封止材（２１０）は、２枚のガラス基板を貼り付ける接着剤の役割を果たす。封止材（２１０）の原料としては、シリコン、アクリル、エポキシ等がある。
【００１５】
画素ＴＦＴが液晶領域にあることは、従来のアクティブマトリクス表示装置と同様であるが、本発明では、従来封入の外にあった駆動回路ＴＦＴ（２０８）を液晶封入領域内に配置している。この液晶封入領域内に駆動回路を入れることは、以下のような利点を得ることができる。
１．耐汚染性の向上。
２．画素に接続される信号線の短縮による画質向上。
３．液晶材料が緩衝材となり、不要な応力が薄膜トランジスタに加わることを抑制することができる。
また、本実施例では駆動回路を液晶封入領域に入れるのみなるず、駆動回路を制御するマイクロプロセッサ（２１１）等の制御用集積回路を封入材の中にいれることによって、駆動回路と制御用集積回路との距離を小さく抑え、信号の不要ノイズを軽減する等の効果を得ることができる。ここで、制御用集積回路を封入する場合、対向側の基板を一部厚みを薄くすることにより、実装し易くすることも行っている。制御用集積回路は封止領域に入れることによって、従来の構造と比較して、信頼性が向上される。またここでいう制御回路は、シリコン単結晶ウエハーを用いて形成された集積回路であり、その具体的な例として、メモリ、Ｉ／Ｏポート、その他各種制御回路、ビデオ信号を扱う回路、さらにはそれらの任意の組み合わせを有する集積回路を挙げることができる。勿論、これら集積回路は必要とする数でもって配置される。
【００１６】
また集積回路の配置方法は、ＣＯＧ（Chip On Glass ）で基板上に実装されることが望ましい。しかし、ワイヤボンディング形式で配線を形成しても、配線が封止材によって実質的に封止されるので、その信頼性は高いものとすることができる。
【００１７】
また、図には示されていないが、周辺駆動回路領域の上面には光を遮蔽するクロム膜やアルミ膜等の遮蔽膜を形成する必要がある。
【００１８】
また、図２における構成では、ガラス基板２０２の一部を薄くし、その部分に集積回路２１１を配置している。これは、液晶が注入されるギャップが数μｍ程度にあるのに対して、集積回路の厚さが数百μｍ程度あるからである。図２においては、上側のガラス基板２０２側の一部を薄くしているが、ＴＦＴが配置されたガラス基板２０２側の一部を薄くしてもよい。また両方のガラス基板を薄くし、その部分に集積回路を配置する構成としてもよい。
【００１９】
本実施例のアクティブマトリクス回路を得る作製工程について、図５を用いて説明する。図の左側に周辺駆動回路のＴＦＴの作製工程を、右側にアクティブマトリクス回路のＴＦＴの作製工程を、それぞれ示す。まず、石英基板またはガラス基板（５０１）上に下地酸化膜（５０２）として厚さ１０００〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。
【００２０】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å形成する。そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させる。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平６−２４４１０３、同６−２４４１０４に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。
【００２１】
次にシリコン膜をエッチングして、島状の周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０５）を形成する。さらに、酸素雰囲気中でのスパッタ法によって、厚さ５００〜２０００Åの酸化珪素のゲイト絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモンシラン（ＳｉＨ4 ）を用いることが好ましい。
【００２２】
その後、厚さ２０００Å〜５μｍ、好ましくは２０００〜６０００Åの多結晶シリコン膜（導電性を高めるため微量の燐を含有する）をＬＰＣＶＤ法によって基板全面に形成する。そして、これをエッチングして、ゲイト電極（５０７、５０８、５０９）を形成する。（図５（Ａ））
その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極をマスクとして自己整合的にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入する。ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。この結果、弱いＮ型領域（５１０、５１１、５１２）が形成される。（図５（Ｂ））
【００２３】
次に、Ｐチャネル型ＴＦＴの活性層（５０３）を覆うフォトレジストのマスク（５１３）、および、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極に平行にゲイト電極（５０９）の端から３μｍ離れた部分までを覆うフォトレジストのマスク（５１４）を形成する。そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入する。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。この結果、強いＮ型領域（ソース／ドレイン）（５１５、５１６）が形成される。画素ＴＦＴの活性層（５０５）の弱いＮ型領域（５１２）のうち、マスク（５１４）に覆われていた領域（５１７）は今回のドーピングでは燐が注入されないので、弱いＮ型のままでとなる。（図５（Ｃ））
【００２４】
次に、Ｎチャネル型ＴＦＴの活性層（５０４、５０５）をフォトレジストのマスク（５１８）で覆い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イオンドーピング法により、島状領域（５０３）に硼素を注入する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とする。このドーピングでは、硼素のドーズ量が図５（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域（５１０）は強いＰ型領域（５１９）に反転する。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）（５１５、５１６）、強いＰ型領域（ソース／ドレイン）（５１９）、弱いＮ型領域（低濃度不純物領域）（５１７）が形成される。本実施例においては、低濃度不純物領域（５１７）の幅ｘは、約３μｍとする。（図５（Ｄ））
【００２５】
その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させる。その後、全面に層間絶縁物（５２０）として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å形成する。これは、窒化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物（５２０）をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成する。
【００２６】
そして、スパッタ法によって、厚さ２０００〜６０００Åのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線（５２１、５２２、５２３）および画素ＴＦＴの電極・配線（５２４、５２５）を形成する。さらに、プラズマＣＶＤ法によって、厚さ１０００〜３０００Åの窒化珪素膜（５２６）をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極（５２５）に達するコンタクトホールを形成する。最後に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッチングして、画素電極（５２７）を形成する。このようにして、周辺論理回路とアクティブマトリクス回路を一体化して形成する。（図５（Ｅ））
【００２７】
本実施例のアクティブマトリクス表示装置の組立工程を以下に説明する。
ＴＦＴ基板・カラーフィルタ基板は、各々表面処理に用いられたエッチング液レジスト剥離液等の各種薬品を十分に洗浄する。
次に配向膜をカラーフィルタ基板及びＴＦＴ基板に付着させる。配向膜はある一定の溝が刻まれ、その溝に沿って液晶分子が均一に配列する。配向膜材料にはブチルセルソングかｎ−メチルピロリドンといった溶媒に、溶媒の約１０重量％のポリイミドを溶解したものを用いる。これをポリイミドワニスと呼ぶ。ポリイミドワニスは図＊に示すようにフレキソ印刷装置によって印刷する。
そして、ＴＦＴ基板・カラーフィルタ基板の両基板に付着した配向膜を加熱・硬化させる。これをベークと呼ぶ。ベークは最高使用温度約３００℃の熱風を送り加熱し、ポリイミドワニスを焼成・硬化させるものである。
その次に、配向膜の付着したガラス基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。
そして、ＴＦＴ基板もしくはカラーフィルタ基板のいずれかに、ポリマー系・ガラス系・シリカ系等の球のスペーサを散布する。スペーサ散布の方式としては純水・アルコール等の溶媒にスペーサを混ぜ、ガラス基板上に散布するウェット方式と、溶媒を一切使用せずスペーサを散布するドライ方式がある。
その次に、ＴＦＴ基板の外枠に封止材を塗布する。封止材塗布には、ＴＦＴ基板とカラーフィルタ基板を接着する役割と注入する液晶材が外部に流出するのを防ぐ目的がある。封止材の材料は、エポキシ樹脂とフェノール硬化剤をエチルセルソルブの溶媒に溶かしたものが使用される。封止材塗布後に２枚のガラス基板の貼り合わせを行う。方法は約１６０℃の高温プレスによって、約３時間で封止材を硬化する加熱硬化方式をとる。
最後に、ＴＦＴ基板とカラーフィルタ基板を貼り合わせたアクティブマトリクス表示装置の液晶注入口より液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶注入口を封止する。以上のようにして、アクティブマトリクス表示装置が組み立てられる。
【００２８】
〔実施例２〕
本発明によるアクティブマトリクス表示装置の断面図を図３に示す。図からも明らかなように、アクティブマトリクス表示装置を制御するマイクロプロセッサ（３１１）と駆動回路ＴＦＴ（３０８）を封止材（３１０）で封入することで、駆動回路ＴＦＴ（３０８）を保護し、外部に剥き出しにならないようにしている。本実施例は封止材（３１０）で封入する回路量（駆動回路ＴＦＴ（３０８））が異なる以外は、実施例（その１）と構成及び作製工程は同じである。
【００２９】
〔実施例３〕
本実施例は、予備の周辺回路（冗長回路）を設けた構成に関する。図７に本実施例で示す液晶表示パネルの概略の上面図を示す。図７は上面から見た図であるので、ガラス基板としては、７０１が１枚だけ示されている。しかし、実際には、ガラス基板７０１と対となってもう１枚のガラス基板がガラス基板７０１に張り合わせてある。図７に示す構成においては、周辺駆動回路領域７０３とマトリクス状に配置された画素領域７０４とが封止材７０２の内側に配置されている。封止材７０２の内側が液晶で充填されているわけであるから、周辺駆動回路領域７０３と画素領域７０４に配置された薄膜トランジスタは、その上面に液晶が存在している状態となっている。
【００３０】
また周辺駆動回路に接続される各種制御回路を構成する集積回路（ＩＣ）は封止材７０２内に配置され、丁度封止材７０２によってモールドされた状態となっている。
【００３１】
７０５で示されるのが、予備の周辺駆動回路の領域であり、７０３で示される領域に配置された周辺駆動回路に不良が発生した場合に利用される。７０６で示されるのは、外部との接続端子であり、この端子を介して、ビデオ信号や必要とする信号が回部から入力される。図７に示す液晶表示パネルは、一対のガラス基板間に必要とする回路が全て収められている。しかもそれら回路の全てが封止材または液晶によって封止ざれている状態となっているので、信頼性を極めて高いものとすることができる。
【００３２】
また、図面ではその寸法比が正確ではないが、周辺駆動回路の幅は数ミリ程度である。また封止材の幅も周辺駆動回路に接続される集積回路によってその幅が決まるとはいえ、その幅を数ｍｍ程度以下（集積回路を小さくできれば、１ｍｍ程度とすることができる）とすることができる。従って、実際に液晶表示が行われる領域の周囲に数ｍｍ〜１ｃｍ程度の縁が存在するだけで、しかも外部出力端子を除けば、外見上一対のガラス基板で構成されるという極めてシンプルな外観とすることができる。
【００３３】
【発明の効果】
上記のように、アクティブマトリクス表示装置の駆動回路ＴＦＴを封止材領域より内側に配置することにより、駆動回路ＴＦＴの耐温性や耐汚染性を向上させることができる。またアクティブマトリクス表示装置の小型化を計ることができる。また、画像信号線の短縮による電圧降下を低減させることができ、特性の向上を計ることができる。
【００３４】
また周辺駆動回路領域を液晶領域あるいは封止材が設けられた領域に配置することにより、周辺駆動回路領域が液晶あるいは封止材によって封止されることになり、水分の影響による信頼性の低下を防ぐことができる。また、液晶あるいは封止材が緩衝材となるこで、周辺駆動回路領域に不要な応力が加わることを防ぐことができる。
【００３５】
さらに周辺駆動回路に接続される制御用の集積回路を封止材中に配置することで、水分の影響による信頼性の低下を防ぐことができる。また、１対のガラス基板間に必要とする回路を配置することができるので、信頼性を高めることができるとともに、不要な凹凸等がないシンプルな外観を有した小型化された液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明によるアクティブマトリクス表示装置の概略図
【図２】 実施例（その１）におけるアクティブマトリクス表示装置の断面図
【図３】 実施例（その２）におけるアクティブマトリクス表示装置の断面図
【図４】 従来のアクティブマトリクス表示装置の概略図
【図５】 実施例（その１）の作製工程
【図６】 偏光板の構成
【図７】 実施例のアクティブマトリクス表示装置の概略図
【符号の説明】
１０１、２０２、３０２、４０１ ガラス基板
１０２、２１０、３１０、４０２ 封止材
１０３、２０８、３０８、４０３ 駆動回路ＴＦＴ
１０４、２０７、３０７、４０４ 画素ＴＦＴ
２０１、３０１ 偏光板
２０３、３０３ カラーフィルタ
２０４、３０４ 透明電極
２０５、３０５ 配向膜
２０６、３０６ スペーサ
２０９、３０９ 液晶材
２１１、３１１ マイクロプロセッサ
５０１ 基板
５０２ 下地膜（酸化珪素）
５０３〜５０５ 活性層（シリコン）
５０６ ゲイト絶縁膜（酸化珪素）
５０７〜５０９ ゲイト電極・ゲイト線
５１０〜５１２ 弱いＮ型領域
５１３、５１４ フォトレジストのマスク
５１５、５１６ 強いＮ型領域（ソース／ドレイン）
５１７ 低濃度不純物領域
５１８ フォトレジストのマスク
５１９ 強いＰ型領域（ソース／ドレイン）
５２０ 層間絶縁物（酸化珪素）
５２１〜５２５ 金属配線・電極
５２６ パッシベーション膜（窒化珪素）
５２７ 画素電極（ＩＴＯ）
Claims (5)
- 基板上に、画素電極及び薄膜トランジスタを有するマトリクス回路と、前記薄膜トランジスタを駆動する駆動回路と、前記駆動回路を制御する制御用集積回路と、液晶材が外部に流出するのを防ぐ封止材とを有するアクティブマトリクス表示装置であって、
前記基板のうち、前記画素電極が形成された位置の基板の部分の厚さよりも、前記制御用集積回路が実装された位置の基板の部分の厚さは薄く、
前記制御用集積回路は、前記封止材中に封止されており、
前記制御用集積回路はＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で前記基板上に実装され、
前記駆動回路は、前記封止材中に封止されていることを特徴とするアクティブマトリクス表示装置。 - 請求項１において、
前記基板に対向する基板のうち、前記画素電極が形成された位置の基板の部分に対向する基板の部分の厚さよりも、前記制御用集積回路が実装された位置の基板の部分に対向する基板の部分の厚さを薄くしたことを特徴とするアクティブマトリクス表示装置。 - 請求項１又は２において、
前記制御用集積回路は、マイクロプロセッサであることを特徴とするアクティブマトリクス表示装置。 - 請求項１乃至３のいずれか一において、
前記制御用集積回路は単結晶シリコン基板を用いて作製されていることを特徴とするアクティブマトリクス表示装置。 - 請求項１乃至４のいずれか一において、
前記封止材は、緩衝材であることを特徴とするアクティブマトリクス表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052795A JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
| US08/601,956 US6011607A (en) | 1995-02-15 | 1996-02-15 | Active matrix display with sealing material |
| US09/287,551 US6355942B1 (en) | 1995-02-15 | 1999-04-05 | Active matrix display and forming method thereof |
| US10/037,103 US6703643B2 (en) | 1995-02-15 | 2001-12-31 | Active matrix display device with an integrated circuit covered with a sealing material |
| US10/754,702 US7538849B2 (en) | 1995-02-15 | 2004-01-12 | Active matrix display and forming method thereof |
| US12/469,773 US7924392B2 (en) | 1995-02-15 | 2009-05-21 | Active matrix display and forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052795A JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08220560A JPH08220560A (ja) | 1996-08-30 |
| JP3778964B2 true JP3778964B2 (ja) | 2006-05-24 |
Family
ID=12861469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5052795A Expired - Lifetime JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778964B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10148842A (ja) * | 1996-11-18 | 1998-06-02 | Hitachi Ltd | 液晶表示装置 |
| US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| KR100654927B1 (ko) * | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
| JP4498489B2 (ja) * | 1999-03-19 | 2010-07-07 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| US8853696B1 (en) * | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP4352598B2 (ja) * | 2000-08-24 | 2009-10-28 | ソニー株式会社 | 液晶表示装置および携帯端末 |
| JP3702859B2 (ja) * | 2001-04-16 | 2005-10-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4518747B2 (ja) * | 2003-05-08 | 2010-08-04 | 三洋電機株式会社 | 有機ｅｌ表示装置 |
| KR101010509B1 (ko) * | 2004-05-31 | 2011-01-21 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 |
| JP5127178B2 (ja) * | 2005-07-29 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7863188B2 (en) | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7906695A (nl) * | 1979-09-07 | 1981-03-10 | Philips Nv | Weergeefinrichting. |
| JPS58160923A (ja) * | 1982-03-19 | 1983-09-24 | Sharp Corp | 液晶表示装置付電子機器の製造方法 |
| JPH065465B2 (ja) * | 1985-02-01 | 1994-01-19 | セイコー電子工業株式会社 | 液晶表示装置の封止構造 |
| JPS62251723A (ja) * | 1986-04-25 | 1987-11-02 | Seiko Epson Corp | ドライバ−内蔵液晶パネル |
| JP2580617B2 (ja) * | 1987-09-09 | 1997-02-12 | セイコーエプソン株式会社 | 液晶装置 |
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
| JP2816982B2 (ja) * | 1989-03-16 | 1998-10-27 | 松下電子工業株式会社 | 液晶表示装置 |
| JPH03110486U (ja) * | 1990-02-27 | 1991-11-13 | ||
| JP2505046Y2 (ja) * | 1990-05-01 | 1996-07-24 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2967126B2 (ja) * | 1990-09-05 | 1999-10-25 | セイコーインスツルメンツ株式会社 | 平板型光弁基板用半導体集積回路装置 |
| FR2693005B1 (fr) * | 1992-06-26 | 1995-03-31 | Thomson Lcd | Disposition d'encapsulation et de passivation de circuit pour écrans plats. |
| JPH06118404A (ja) * | 1992-10-09 | 1994-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
-
1995
- 1995-02-15 JP JP5052795A patent/JP3778964B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08220560A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6355942B1 (en) | Active matrix display and forming method thereof | |
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JP3737176B2 (ja) | 液晶表示装置 | |
| JPH09171192A (ja) | アクティブマトリクス型液晶表示装置及びその製造方 法 | |
| JP3778964B2 (ja) | アクティブマトリクス表示装置 | |
| JPH08248427A (ja) | 液晶表示装置 | |
| JP4067588B2 (ja) | 液晶表示装置の作製方法 | |
| US5764320A (en) | Liquid crystal display device | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| KR20060087726A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3706867B2 (ja) | 表示装置の作製方法 | |
| JP3799021B2 (ja) | 液晶表示装置 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP2006146277A (ja) | 液晶表示装置 | |
| JPH0272329A (ja) | 液晶表示装置 | |
| JPH11238887A (ja) | 薄膜トランジスタ | |
| JP2006154866A (ja) | 液晶表示装置 | |
| KR19980084840A (ko) | 정전기 방전에 의한 손상 방지 수단을 갖는 액정 표시 소자 | |
| JP2008165255A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |