KR101146418B1 - 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 - Google Patents

폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101146418B1
KR101146418B1 KR1020040090334A KR20040090334A KR101146418B1 KR 101146418 B1 KR101146418 B1 KR 101146418B1 KR 1020040090334 A KR1020040090334 A KR 1020040090334A KR 20040090334 A KR20040090334 A KR 20040090334A KR 101146418 B1 KR101146418 B1 KR 101146418B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
active layer
contact hole
source
Prior art date
Application number
KR1020040090334A
Other languages
English (en)
Other versions
KR20060041338A (ko
Inventor
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040090334A priority Critical patent/KR101146418B1/ko
Priority to US11/267,335 priority patent/US7344926B2/en
Publication of KR20060041338A publication Critical patent/KR20060041338A/ko
Application granted granted Critical
Publication of KR101146418B1 publication Critical patent/KR101146418B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 마스크를 저감하는 폴리 실리콘형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명은 폴리 실리콘형 CMOS 구조의 액정 표시 장치에 관한 것으로, 회절 노광을 이용하여 스토리지 배선과 액티브층을 형성하고, 게이트 전극과 화소전극을 투명한 도전성 전극을 이용하여 동시에 형성하고, 상기 게이트 전극과 연결되는 게이트 배선을 소스 및 드레인 전극 금속으로 형성함으로써 마스크를 저감하여 공정이 단순화되어 제조 수율이 향상되고 제조 코스트가 감소한다.
마스크 저감, CMOS, 폴리 실리콘, 회절 노광, 연결 배선

Description

폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조 방법{poly silicon type array substrate for Liquid Crystal Display device and the fabrication method}
도 1a 및 도 1b는 종래 액정표시장치에 구비되는 화소부 박막트랜지스터 및 구동회로부 CMOS 박막트랜지스터의 구조를 각각 나타낸 단면도.
도 2는 종래 액정표시장치의 제조방법을 나타낸 공정 흐름도.
도 3은 본 발명에 따른 일 실시예로서, 액정 표시 장치용 어레이 기판의 평면도.
도 4는 도 3에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 순서도.
도 6은 본 발명에 따른 다른 실시예로서, 액정 표시 장치용 어레이 기판의 평면도.
도 7은 도 6에서 Ⅱ-Ⅱ'로 절단하여 보여주는 단면도.
<도면의 주요부분에 대한 부호 설명>
201, 301 : 기판 202, 302 : 게이트 배선
203, 303 : 데이터 배선 205, 305 : 연결 배선
206, 306 : 게이트 전극 208, 308 : 소스 전극
210, 310 : 드레인 전극 212, 312 : 게이트 절연막
214, 314 : 액티브층 214S, 214D, 314S, 314D : 소스 및 드레인 영역
214C, 314C : 채널 영역 214L, 314L : LDD영역
216, 316 : 버퍼층 220, 320 : 화소 콘택홀
224S, 224D, 324S, 324D : 소스 및 드레인 콘택홀
226, 326 : 층간 절연막 250, 350 : 스토리지 배선
260, 360 : 화소 전극 291, 391 : 게이트 콘택홀
292, 392 : 연결 콘택홀 351 : 캐패시터 전극
본 발명은 액정 표시 장치에 관한 것으로, 마스크를 저감하는 폴리 실리콘형 액정 표시 장치 및 그 제조 방법에 관한 것이다.
오늘날 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다. 상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter)기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 박막트랜지스터 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판 온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(danglingbond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히, 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다는 단점이 있다.
즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워 진다.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 다결정 실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해 진다.
또한, 다결정 실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 조사되는 디스플레이 장치에도 적용할 수 있다.
그러면, 도 1a 및 도 1b를 참조하여 종래 액정표시장치에 구비되는 박막트랜지스터의 구조에 대하여 살펴 보기로 한다. 도 1a 및 도 1b는 종래 액정표시장치에 구비되는 화소부 박막트랜지스터 및 구동회로부 CMOS 박막트랜지스터의 구조를 각각 나타낸 단면도로서, 상기 화소부 및 구동회로부 모두 반도체층 상부에 게이트 전극이 위치하는 탑(top) 게이트형 박막트랜지스터에 관한 것이다.
도 1a의 화소부 박막트랜지스터부(I)는, 절연기판(101) 상부에 버퍼층(114)이 기판 전면에 걸쳐 형성되어 있고, 이 상부에는 반도체층(116)이 형성되어 있고, 상기 반도체층(116) 상의 중앙부에는 게이트 절연막(118), 게이트 전극(120)이 차례대로 적층되어 있다.
그리고, 상기 게이트 전극(120) 상부에는, 제 1, 2 반도체층 콘택홀(122a, 122b)을 포함하는 층간 절연막(124 ;interlayer)이 형성되어 있으며, 상기 제 1, 2 반도체층 콘택홀(122a, 122b)과 각각 연결되며, 상기 게이트 전극(120)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(126, 128)이 서로 일정간격 이격되어 형성되어 있다.
여기서, 상기 소스 및 드레인 전극(126, 128) 상부에는 드레인 콘택홀(130)을 포함하는 보호층(132)이 형성되어 있고, 상기 보호층(132) 상부에는 상기 드레인 콘택홀(130)을 통해 드레인 전극(128)과 연결되어 화소 전극(134)이 형성되어 있다.
또한 상기 반도체층(116)은, 상기 게이트 절연막(118)과 대응되는 영역은 활성화층(116a)을 이루고, 상기 소스 및 드레인 전극(126, 128)과 접촉되는 부분은 n+ 도핑 처리된 n형 불순물층(116c)을 이루며, 상기 활성화층(116a)과 n형 불순물층(116c) 사이의 드레인 전극(128)과 게이트 전극(120) 간의 정션(junction) 부분에는 LDD(Lightly Doped Drain)층(116b)이 위치한다.
상기 LDD층(116b)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑 처리하여 누설 전류의 증가를 막고 온 상태의 전류 손실을 막는 역할을 한다.
한편, 도 1b에 나타낸 바와 같이, 상기 구동회로부의 CMOS 구조 박막트랜지스터는 n형 이온도핑 처리에 의한 채널(channel)을 갖는 박막트랜지스터부(II)와, p형 이온도핑 처리에 의한 채널을 갖는 박막트랜지스터부(Ⅲ)로 구성되며, 설명의 편의상 동일한 소자에 대해서는 II, Ⅲ 순서대로 부호를 함께 기재한다.
도 1b에 도시된 바와 같이, 버퍼층(114)이 형성된 투명기판(101) 상에는 n형 반도체층(140)과 p형 반도체층(142)이 서로 일정간격 이격되어 형성되어 있다.
그리고, n형 및 p형 반도체층(140, 142) 상부에는 각각 게이트 절연막(144a, 144b) 및 게이트 전극(146a, 146b)이 형성되어 있고, 상기 게이트 전극(146a, 146b) 상부에는 기판 전면에 걸쳐 반도체층 콘택홀(147a, 147b, 147c, 147d)을 포함하는 층간 절연막(124)이 형성되어 있다.
또한, 상기 층간 절연막(124) 상부에는 반도체층 콘택홀(147a, 147b, 147c, 147d)을 통해 각각 n형 및 p형 반도체층(140, 142)과 연결되어, 각각 소스 및 드레인 전극((150a, 152a),(150b, 152b))이 형성되어 있고, 상기 소스 및 드레인 전극((150a, 152a),(150b, 152b)) 상부에는 기판 전면에 걸쳐 보호층(132)이 형성되어 있다.
상기 n형 반도체층(140)은 상기 도 1a의 반도체층(116)과 같이 게이트 절연막(144a)과 접촉하는 영역을 활성화층(140a)으로 하고, 상기 소스 및 드레인 전극(150a, 152a)과 접촉하는 영역을 포함하여 n형 불순물층(140c)으로 하며, 그 사이 영역을 LDD층(140b)으로 구성한다.
또한, 상기 p형 반도체층(142)은 양전기로 충전된 캐리어를 이용하는 방식이므로, n형 박막트랜지스터부(II) 보다 캐리어의 열화 및 누설전류의 영향이 크지 않으므로, 별도의 LDD층을 구성하지 않고, 상기 제 2 게이트 절연막(144b)과 접촉하는 영역을 활성화층(142a)으로 하고, 상기 활성화층(142a)의 외곽영역을 p형 불순물층(142b)으로 구성하여 이루어진다.
이하, 도 2를 참조하여 종래 액정표시장치에 구비되는 화소부의 박막트랜지스터 및 구동회로부의 CMOS 구조 박막트랜지스터의 제조공정에 대하여 간략하게 살펴보기로 한다. 도 2는 종래 액정표시장치의 제조방법을 나타낸 공정 흐름도이다.
도 2에 나타낸 제조공정의 각 단계에서는 감광성 포토 레지스트(PR ; photo resist)를 이용한 포토리소그래피(Photolithography) 공정(이하, 마스크 공정으로 약칭함)이 수반된다.
도시된 바와 같이, 먼저 절연기판 상에 활성화층(active layer)을 형성한다(단계 200).
좀 더 부연하여 설명하면, 먼저 투명 절연기판 상에 버퍼층(buffer layer)을 형성한다. 여기서, 상기 버퍼층을 이루는 물질로는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 무기절연막이 주로 이용된다. 이후, 상기 버퍼층이 형성된 기판 상에 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후, 결정화 단계를 통해 다결정 또는 단결정 실리콘과 같은 결정질 실리콘을 형성한다. 그리고, 이 결정질 실리콘에 대하여 제 1 마스크 공정에 의해 활성화층과 제 1 캐패시터 전극을 형성하는 단계이다.
그리고, 제 2 마스크 공정으로 상기 제 1 캐패시터 전극을 노출시키고, 상기 활성화층을 완전히 덮는 포토 레지스트 패턴을 형성한다(단계 201). 그리고, 상기 포토 레지스트 패턴을 마스크로 이용하여 n+ 도핑하여 상기 제 1 캐패시터 전극을 불순물처리하는 단계이다.
여기서, 상기 도핑 공정이 종료된 후에는 상기 포토 레지스트 패턴을 스트립(strip)한다.
이후, 게이트 절연막 및 게이트 전극을 형성하는 공정이 수행된다(단계 202). 여기서는, 상기 활성화층이 형성된 기판 상에 실리콘 질화막, 알루미늄(Al)을 연속해서 증착한 후, 제 3 마스크 공정을 통해 게이트 절연막 및 게이트 전극을 형성한다.
그리고, n형 반도체층을 형성하는 단계가 수행된다(단계 203). 여기서는, 상기 게이트 절연막 및 게이트 전극이 형성된 기판 상에, n- 도핑처리를 하여 LDD층을 형성한 후, 제 4 마스크 공정을 통해 n+ 도핑이 처리된 n형 불순물층을 형성한다.
이어서, p형 반도체층을 형성하는 단계가 수행된다(단계 204). 여기서는, 상기 n형 불순물층이 형성된 기판 상에, 제 5 마스크 공정을 통해 p+ 도핑처리된 p형 불순물층을 형성한다.
그리고, 층간 절연막을 형성하는 단계가 수행된다(단계 205). 여기서는, 상기 p형 불순물층이 형성된 기판 상에 실리콘 질화막 또는 실리콘 산화막과 같은 무기절연막을 증착한 후, 제 6 마스크 공정에 의해 반도체층과의 접촉을 위한 콘택홀을 층간 절연막에 형성한다.
다음으로는, 소스 및 드레인 전극을 형성하는 단계가 수행된다(단계 206). 이 단계에서는, 상기 층간 절연막이 형성된 기판 상에 몰리브덴과, 알루미늄 네오듐(AlNd)을 차례대로 증착한다. 그리고, 제 7 마스크 공정에 의해 일괄 에칭을 수행하여, 상기 단계 205에서 형성된 콘택홀을 통해 불순물층과 연결되는 소스 및 드레인 전극을 형성한다.
이후, 보호층을 형성하는 단계가 수행된다(단계 207). 이 단계에서는, 상기 소스 및 드레인 전극이 형성된 기판 상에 실리콘 질화막을 증착하고, 이 실리콘 질화막의 수소화 열처리과정을 거친다. 이때, 상기 수소화 열처리 과정은, 어닐링 단 계를 포함하여 실리콘 질화막에 포함된 수소를 저면에 몰아주기 위한 공정으로서, 일반적으로 380℃에서 질소(N2)가스를 이용하여 1 회 실시된다.
그리고, 화소부 박막트랜지스터부(I)에 있어서는, 제 8 마스크 공정에 의해 상기 드레인 전극과의 접촉을 위한 드레인 콘택홀을 보호층에 형성한다.
이어서, 화소 전극을 형성하는 단계가 수행된다(단계 208). 이 단계에서는, 화소부 박막트랜지스터부(I)에 해당하는 공정으로서, 상기 보호층이 형성된 기판 상에 ITO(Indium Tin Oxide)를 증착한다. 그리고, 제 9 마스크 공정에 의해 단계 207에서 형성된 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소전극을 형성한다.
이상에서 설명된 액정표시장치 및 그 제조방법에 의하면, 총 9번의 마스크 공정을 필요로 하게 된다. 그런데, 이용되는 마스크 공정의 숫자가 줄어들게 되는 경우에는, 액정표시장치의 제조 공정이 보다 단순해질 수 있게 된다. 또한, 액정표시장치의 제조 공정이 보다 단순해짐에 따라 제조 원가가 절감되는 효과가 발생된다.
이에 따라, 액정표시장치를 제조함에 있어, 이용되는 마스크 공정의 숫자를 줄일 수 있는 새로운 제조 공정에 대한 연구가 활발하게 진행되고 있는 실정이다.
본 발명은 폴리 실리콘형 CMOS 구조의 액정 표시 장치에 관한 것으로, 회절 노광을 이용하여 스토리지 배선과 액티브층을 형성하고 게이트 전극과 화소전극을 투명한 도전성 전극을 이용하여 형성하고 상기 게이트 전극과 연결되는 게이트 배선을 소스 및 드레인 전극 금속으로 형성함으로써 마스크를 저감할 수 있는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 폴리 실리콘형 액정 표시 장치의 일 실시예는 기판 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 폴리 실리콘으로 형성된 액티브층과; 상기 기판 상에서 액티브층 패턴과 적층된 캐패시터 전극과; 상기 액티브층 및 캐패시터 전극 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에서 상기 액티브층 중앙부분에 형성된 게이트 전극 및 화소 영역에 형성된 화소 전극과 데이터 배선과 게이트 배선의 교차부에 형성된 연결 배선과; 상기 기판 상에 형성된 층간 절연막과; 상기 층간 절연막과 상기 게이트 절연막을 관통하여 형성된 소스, 드레인 콘택홀, 연결 콘택홀, 게이트 콘택홀, 및 상기 화소 전극을 노출시키는 화소 콘택홀과; 상기 소스, 드레인 콘택홀을 통해서 상기 액티브층과 접속하는 소스, 드레인 전극, 상기 게이트 콘택홀을 통해서 상기 게이트 전극과 접속하는 게이트 배선과, 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되는 데이터 배선을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상에 폴리 실리콘층과 금속층을 적층하여 형성하고 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용하여 액티브층 및 캐패시터 전극을 형성하는 단계와; 상기 액티브층 및 캐패시터 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 투명한 도전성 전극 물질을 형성하는 단계와; 상기 투명한 도전성 전극 물질을 패터닝하여 게이트 전극, 화소 전극을 형성하는 단계와; 상기 액티브층 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 액티브층을 형성하는 단계와; 상기 액티브층 상에 콘택홀을 포함하는 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상에 금속막을 형성시키고 패터닝하여, 상기 화소 전극 및 상기 액티브층의 드레인 영역과 연결되는 드레인 전극과, 상기 드레인 전극과 이격되며 배치되고 상기 액티브층의 소스 영역과 연결되는 소스 전극과, 상기 소스 전극과 연결되는 데이터 배선과, 상기 게이트 전극과 연결되는 게이트 배선을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판에 대해서 구체적으로 설명한다.
<제 1 실시예>
도 3은 본 발명에 따른 일 실시예로서, 액정 표시 장치용 어레이 기판의 평면도이고, 도 4는 도 3에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 폴리 실리콘형 CMOS( complementary metal oxide semiconductor) 구조의 액정 표시 장치용 어레이 기판에서, 절연되게 교차하는 게이트배선(202) 및 데이터배선(203)과, 상기 게이트 배선(202) 및 데이터 배선(203)의 교차부에 위치하는 박막 트랜지스터(TFT)와, 상기 게이트 배선(202) 및 데이터 배선(203)의 교차로에 정의된 영역에 형성되어 박막 트랜지스터와 접속하는 화소 전극(260)이 형성되어 있다.
이때, 상기 데이터 배선(203)은 상기 게이트 배선(202)과 교차하는 지점에서 서로 이격하여 형성되어 있으며, 이는 게이트 전극 물질인 투명한 도전성 전극 물질로 형성된 연결 배선(205)에 의해서 전기적으로 연결된다.
상기 박막 트랜지스터는 게이트 배선(202)으로부터의 스캔 펄스에 응답하여 상기 데이터 배선(203)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다.
상기 박막트랜지스터에는 액티브층(214) 상에 게이트 절연막(212)을 사이에 두고 형성된 투명 도전성 전극 물질로 이루어진 게이트 전극(206)이 형성되고, 상기 게이트 전극(206) 상에 층간 절연막(226)을 사이에 두고 서로 소정 간격 이격하여 형성된 소스 및 드레인 전극(208, 210)이 형성되어 있다.
상기 액티브층(214)은 상기 게이트 전극(206)과 중첩되는 채널 영역(214C)과, 상기 소스 전극(208)과 소스 콘택홀(224S)을 통해 접촉되며 n+이온이 주입된 소스 영역(214S)과, 상기 드레인 전극(210)과 드레인 콘택홀(224D)을 통해서 접촉되며 n+이온이 주입된 드레인 영역(214D)과, 상기 채널 영역(214C)과 드레인 영역(214D), 채널 영역(214C)과 소스 영역(214S) 사이에 형성되는 LDD영역(214L)을 포함한다.
그리고, 상기 게이트 전극(206) 형성시에 동일 물질인 상기 투명 도전성 전극 물질을 이용하여 화소 영역에 화소 전극(260)을 형성한다.
상기 층간 절연막(226)에는 상기 게이트 전극(206)을 소정 노출시키는 게이 트 콘택홀(291)이 형성되어 있고, 상기 소스 및 드레인 전극(208, 210)을 노출시키는 소스 및 드레인 전극 콘택홀(224S, 224D)과, 상기 화소 전극(260)을 노출시키는 화소 콘택홀(220)과, 상기 데이터 배선(203)을 연결시키는 연결 배선(205)을 소정 노출시키는 연결 콘택홀(292)을 형성하고 있다.
그리고, 상기 화소 영역의 소정 영역에 스토리지가 형성되는데, 이는 상기 버퍼층(216) 상에 형성된 액티브층(214) 패턴과 적층된 스토리지 배선(250)으로 이루어진다.
상기 스토리지 배선(250) 상에는 게이트 절연막(212)을 사이에 두고 화소 전극(260)이 형성되어 있어 스토리지 캐패시터(storage capacitor)를 형성한다.
이와 같이, 상기 게이트 전극(206), 연결 배선(205)은 화소 전극(260)과 동일한 물질인 투명한 도전성 전극 물질로 이루어지며, 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성된다.
그리고, 상기 소스 전극(208)은 상기 데이터 배선(203)에서 연장되어 상기 소스 콘택홀(224S)을 통 하여 상기 액티브층(214)의 소스 영역(214S)과 접촉하며, 상기 드레인 전극(210)은 상기 소스 전극(208)과 소정 간격 이격하여 상기 드레인 콘택홀(224D)을 통하여 상기 액티브층(214)의 드레인 영역(214D)과 접촉한다.
그리고, 상기 드레인 전극(210)은 상기 화소 콘택홀(220)을 통하여 상기 화소 전극(260)과 접촉하며, 상기 데이터 배선(203)은 상기 연결 콘택홀(292)을 통하여 상기 연결 배선(205)과 접촉한다.
또한, 도시되지는 않았지만, 게이트 구동 회로부 및 데이터 구동 회로부는 CMOS 구조로 연결된 다수의 구동 p형 박막 트랜지스터와 n형 박막 트랜지스터를 포함하게 된다.
이때, 상기 n형 박막 트랜지스터는 비소나 인 불순물이 주입되며, 상기 p형 박막 트랜지스터는 액티브층의 소스 및 드레인 영역에 붕소 불순물이 주입된다.
이하, 상기 폴리 실리콘형 CMOS 구조의 액정 표시 장치용 어레이 기판의 제조 방법에 대해서 구체적으로 설명한다.
도 5a 내지 도 5e는 본 발명에 따른 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법을 보여주는 순서도이다.
먼저, 도 5a에 나타낸 바와 같이, 기판(201) 위의 전체 영역에 버퍼층(216)이 형성된다.
여기서, 상기 버퍼층(216)을 이루는 물질로는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 무기절연막이 주로 이용된다.
그리고, 도 5b에 도시된 바와 같이, 상기 버퍼층(216) 위의 소정 영역에 n형 박막 트랜지스터 및 p형 박막 트랜지스터 각각의 액티브층(214) 및 액티브층(214) 패턴 상에 스토리지 배선(250)이 형성된다.
이를 상세히 설명하면, 상기 버퍼층(216)이 형성된 기판(201) 상에 PECVD, 스퍼터링(sputtering) 등의 증착 방법을 통해 아몰퍼스 실리콘(a-si)막이 전면 증착된다.
이후, 상기 아몰퍼스 실리콘막에 혼입된 수소에 의해 추후에 진행되는 결정 화공정의 효율저하를 방지하기 위하여 상기 아몰퍼스 실리콘막을 약 400℃의 온도로 가열하는 탈수소공정이 진행된다.
이 탈수소공정에 의해 아몰퍼스 실리콘막에 혼입된 수소는 제거된다. 상기 수소가 제거된 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다.
이어서, 상기 폴리실리콘막 상에 금속막을 증착시키고, 상기 폴리실리콘막과 금속막의 2중 구조를 패터닝하기 위하여 포토 레지스트를 도포하고 회절 마스크를 이용한 회절노광 방법을 이용하며, 이는 상기 금속막 물질만을 제거하는 공정을 별도의 마스크를 이용하여 진행하지 않기 위함이다.
상기 회절 마스크는 광이 그대로 통과시키는 부분과 격자로 이루어져 광의 회절 및 소멸 현상을 이용하여 광을 일부만 통과시키는 부분과 광을 완전히 차단시키는 부분으로 이루어져 있어, 상기 스토리지 배선(250)을 형성하고자 하는 부분에는 광을 완전히 차단 시키는 부분이 대향되도록 하고, 상기 액티브층(214)을 형성하고자 하는 부분에는 격자 구조로 광을 일부만 통과시키는 부분이 대향되도록 하여 회절 노광한다.
따라서, 상기 스토리지 배선(250)은 액티브층(214) 패턴과 금속막의 2중 구조로 형성된다.
그리고, 상기 스토리지 배선(250)은 게이트 배선(202)과 평행한 방향으로 형성된다.
그리고, 도 5c에 도시된 바와 같이, 상기 액티브층(214) 및 스토리지 배선(250)이 형성된 기판(201) 상에 게이트 절연막(212)이 형성된다.
상기 게이트 절연막(212)을 이루는 물질로는 SiO2 등의 무기 절연물질이 주로 이용된다.
그리고, 상기 게이트 절연막(212) 상에 투명한 도전성 전극 물질을 도포하고 패터닝하여 화소 전극(260), 게이트 전극(206), 데이터 배선(203)을 이어줄 연결 배선(205)을 형성한다.
상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성된다.
이때, 상기 게이트 절연막(212) 상에 상기 액티브층(214) 중앙 부분의 위치에 게이트 전극(206)이 형성되고, 상기 화소 전극(260)은 스토리지 배선(250)을 덮어 스토리지 캐패시터를 형성한다.
그리고, 상기 게이트 전극(206) 상에 포토레지스트가 전면 형성되고 포토리쏘그래피(photolithography)공정을 통하여 상기 포토레지스트가 패터닝되어 포토레지스트 패턴이 형성되며, 상기 포토레지스트 패턴을 마스크로 이용한 불순물 이온 주입 공정에 의해서 n형, p형 박막 트랜지스터의 액티브층(214)이 형성된다. (이때, 상기 포토레지스트 패턴은 제거된다.)
보다 구체적으로 설명하면, 상기 p형 박막 트랜지스터와 상기 게이트 전극 주변을 포함하여 포토 레지스트 패턴으로 블로킹하고 이를 마스크로 하여 고농도의 n+ 이온과 저농도의 n- 이온으로 상기 액티브층을 도핑하여 LDD영역과 소스, 드레인 영역을 형성한다.
그리고, 도시되지는 않았으나, 상기 포토 레지스트 패턴을 제거한 후, 상기 n형 박막 트랜지스터를 포토 레지스트 패턴으로 블로킹하고, 이를 마스크로 하여 고농도의 p+ 이온을 도핑하여 p형 박막 트랜지스터에 소스, 드레인 영역을 형성한다.
상기와 같이, 도시되지는 않았으나, 게이트 구동 회로부 및 데이터 구동 회로부는 CMOS 구조로 연결된 다수의 구동 p형 박막 트랜지스터와 n형 박막 트랜지스터를 포함하게 된다.
이때, 상기 n형 박막 트랜지스터는 비소나 인 불순물이 주입되며, 상기 p형 박막 트랜지스터는 액티브층의 소스 및 드레인 영역에 붕소 불순물이 주입되며 LDD 영역을 형성하지 않는다.
그리고, 도 5d에 도시된 바와 같이, 상기 게이트 전극(206) 상에 층간 절연막(226)을 형성한다.
그리고, 상기 층간 절연막(226) 상에 포토 레지스트 막(도시되지 않음)을 도포하여 포토 리쏘그래피 공정으로 상기 층간 절연막(226), 게이트 절연막(212)을 관통하여 상기 액티브층(214)의 소스, 드레인 영역(214S, 214D)을 노출시키는 소스, 드레인 콘택홀(224S, 224D)을 형성한다.
또한, 상기 층간 절연막(226)에는 상기 게이트 전극(206)을 소정 노출시키는 게이트 콘택홀(291)과, 상기 화소 전극(260)을 노출시키는 화소 콘택홀(220)과, 상 기 데이터 배선(203)을 연결시키는 연결 배선(205)을 소정 노출시키는 연결 콘택홀(292)을 형성하고 있다.
이어서, 도 5e에 도시된 바와 같이, 상기 포토 레지스트 막을 제거하고, 상기 층간 절연막(226) 상에 금속막을 형성시킨다.
상기 금속막은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴 합금(Mo alloy), 알루미늄 합금(Al alloy)등이 이용된다.
그리고, 상기 금속막을 포토리쏘그래피 공정으로 패터닝하여 소스 및 드레인 전극(208, 210)과, 데이터 배선(203), 게이트 배선(202)을 형성한다.
여기서, 상기 데이터 배선(203)과 게이트 배선(202)은 서로 교차하는 지점에서 접선하지 않도록 상기 데이터 배선(203)이 단절되어 있다.
이때, 상기 소스 및 드레인 전극(208, 210)은 소스 및 드레인 콘택홀(224S, 224D)을 통해서 액티브층(214)의 소스, 드레인 영역(214S, 214D)과 접촉하며, 상기 데이터 배선은 연결 콘택홀(292)을 통해 연결 배선(205)과 접촉하여 전기적으로 연결된다.
그리고, 상기 게이트 전극(206)과 게이트 배선(202)은 게이트 콘택홀(291)을 통해서 전기적으로 연결된다.
<제 2 실시예>
도 6은 본 발명에 따른 다른 실시예로서, 액정 표시 장치용 어레이 기판의 평면도이고, 도 7은 도 6에서 Ⅱ-Ⅱ'로 절단하여 보여주는 단면도이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 폴리 실리콘형 CMOS( complementary metal oxide semiconductor) 구조의 액정 표시 장치용 어레이 기판에서, 절연되게 교차하는 게이트배선(302) 및 데이터배선(303)과, 상기 게이트 배선(302) 및 데이터 배선(303)의 교차부에 위치하는 박막 트랜지스터(TFT)와, 상기 게이트 배선(302) 및 데이터 배선(303)의 교차로에 정의된 영역에 형성되어 박막 트랜지스터와 접속하는 화소 전극(360)이 형성되어 있다.
이때, 상기 데이터 배선(303)은 상기 게이트 배선(302)과 교차하는 지점에서 서로 이격하여 형성되어 있으며, 이는 게이트 전극 물질인 투명한 도전성 전극 물질로 형성된 연결 배선(305)에 의해서 전기적으로 연결된다.
상기 박막 트랜지스터는 게이트 배선(302)으로부터의 스캔 펄스에 응답하여 상기 데이터 배선(303)으로부터의 비디오 신호, 즉 화소 신호를 액정셀에 충전되게 한다.
상기 박막트랜지스터에는 액티브층(314) 상에 게이트 절연막(312)을 사이에 두고 형성된 투명 도전성 전극 물질로 이루어진 게이트 전극(306)이 형성되고, 상기 게이트 전극(306) 상에 층간 절연막(326)을 사이에 두고 서로 소정 간격 이격하여 형성된 소스 및 드레인 전극(308, 310)이 형성되어 있다.
상기 액티브층(314)은 상기 게이트 전극(306)과 중첩되는 채널 영역(314C)과, 상기 소스 전극(308)과 소스 콘택홀(324S)을 통해 접촉되며 n+이온이 주입된 소스 영역(314S)과, 상기 드레인 전극(310)과 드레인 콘택홀(324D)을 통해서 전기적으로 연결되며 n+이온이 주입된 드레인 영역(314D)을 포함한다.
이때, 상기 액티브층(314)의 드레인 영역(314D)과 상기 드레인 전극(310) 사 이에는 캐패시터 전극(351)이 연장되어 형성되어 있다.
또한, 상기 액티브층(314)은 상기 채널 영역(314C)과 드레인 영역(314D), 채널 영역(314C)과 소스 영역(314S) 사이에 LDD영역(314L)을 포함하여 형성한다.
상기 캐패시터 전극(351)은 상기 버퍼층(316) 상에서 액티브층(314) 패턴과 적층되어 형성된다.
그리고, 상기 게이트 전극(306) 형성시에 동일 물질인 상기 투명 도전성 전극 물질을 이용하여 화소 영역에 화소 전극(360)을 형성한다.
그리고, 상기 투명 도전성 전극 물질을 이용하여 상기 캐패시터 전극(351) 상부에 형성되며 상기 게이트 배선(302)과 동일한 방향으로 스토리지 배선(350)이 형성되어 스토리지 캐패시터(storage capacitor)를 형성한다.
상기 층간 절연막(326)에는 상기 게이트 전극(306)을 소정 노출시키는 게이트 콘택홀(391)이 형성되어 있고, 상기 소스 및 드레인 전극(308, 310)을 노출시키는 소스 및 드레인 전극 콘택홀(324S, 324D)과, 상기 화소 전극(360)을 노출시키는 화소 콘택홀(320)과, 상기 데이터 배선(303)을 연결시키는 연결 배선(305)을 소정 노출시키는 연결 콘택홀(392)을 형성하고 있다.
이와 같이, 상기 게이트 전극(306), 연결 배선(305), 스토리지 배선(350)은 화소 전극(360)과 동일한 물질인 투명한 도전성 전극 물질로 이루어지며, 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나로 형성된다.
그리고, 상기 소스 전극(308)은 상기 데이터 배선(303)에서 연장되어 상기 소스 콘택홀(324S)을 통 하여 상기 액티브층(314)의 소스 영역(314S)과 접촉하며, 상기 드레인 전극(310)은 상기 소스 전극(308)과 소정 간격 이격하여 상기 드레인 콘택홀(324D)을 통하여 상기 캐패시터 전극(351)에서 연장된 금속과 접촉하며 상기 액티브층(314)의 드레인 영역(314D)과 전기적으로 연결한다.
그리고, 상기 드레인 전극(310)은 상기 화소 콘택홀(320)을 통하여 상기 화소 전극(360)과 접촉하며, 상기 데이터 배선(303)은 상기 연결 콘택홀(392)을 통하여 상기 연결 배선(305)과 접촉한다.
또한, 도시되지는 않았지만, 게이트 구동 회로부 및 데이터 구동 회로부는 CMOS 구조로 연결된 다수의 구동 p형 박막 트랜지스터와 n형 박막 트랜지스터를 포함하게 된다.
이때, 상기 n형 박막 트랜지스터는 비소나 인 불순물이 주입되며, 상기 p형 박막 트랜지스터는 액티브층의 소스 및 드레인 영역에 붕소 불순물이 주입된다.
여기서, 본 발명에 따른 실시예에서는 상기 연결 배선을 단절된 상기 데이터 배선을 연결해 주기 위하여 상기 데이터 배선과 게이트 배선 부분의 교차 지점에 형성하였으나, 상기 교차 지점에서 상기 게이트 배선을 소정 이격하여 단절 시킨 후 상기 게이트 배선을 전기적으로 연결시켜주는 구조도 가능하다.
이상, 본 발명은 도면에 도시된 실시 예를 참고로 하여 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조 방법이 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술 적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 폴리실리콘형 액정 표시 장치에 있어서, 스토리지를 액티브층 형성시에 회절 노광을 이용하여 형성하고, 게이트 전극을 화소 전극 물질로 동시에 형성함으로써 마스크를 저감하여 공정이 단순화되어 제조 수율을 향상시키고 제조 코스트가 감소되는 효과가 있다.

Claims (23)

  1. 기판 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 폴리 실리콘으로 형성된 액티브층과;
    상기 기판 상에서 액티브층 패턴과 적층된 캐패시터 전극과;
    상기 액티브층 및 캐패시터 전극 상에 형성된 게이트 절연막과;
    상기 게이트 절연막 상에서 상기 액티브층 중앙부분에 형성된 게이트 전극과;
    상기 게이트 절연막 상에서 화소 영역에 형성된 화소 전극과;
    상기 게이트 절연막 상에서 데이터 배선과 게이트 배선의 교차부에 형성된 연결 배선과;
    상기 기판 상에 형성된 층간 절연막과;
    상기 층간 절연막과 상기 게이트 절연막을 관통하여 형성된 소스, 드레인 콘택홀, 연결 콘택홀, 게이트 콘택홀, 및 상기 화소 전극을 노출시키는 화소 콘택홀과;
    상기 층간 절연막 상에 배치되며 상기 소스, 드레인 콘택홀을 통해서 상기 액티브층과 접속하는 소스, 드레인 전극과;
    상기 층간 절연막 상에 배치되며 상기 게이트 콘택홀을 통해서 상기 게이트 전극과 접속하는 게이트 배선과;
    상기 층간 절연막 상에 배치되며 상기 게이트 배선과 교차하는 지점에서 이격되되 상기 이격된 부분들을 상기 연결배선에 의해 서로 연결되고 상기 소스 전극과 연결되는 데이터 배선을 포함하여 이루어지는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  2. 제 1항에 있어서,
    상기 드레인 전극은 상기 화소 콘택홀을 통해서 상기 화소 전극과 접속하는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  3. 제 1항에 있어서,
    상기 데이터 배선은 연결 콘택홀을 통해서 상기 연결 배선과 전기적으로 연결되는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  4. 제 1항에 있어서,
    상기 게이트 배선은 상기 연결 콘택홀을 통해서 상기 연결 배선과 전기적으로 연결되는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  5. 제 1항에 있어서,
    상기 게이트 배선, 화소 전극, 연결 배선은 투명한 도전성 전극 물질로 이루어지는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  6. 제 1항에 있어서,
    상기 박막 트랜지스터에서, 상기 액티브층에 소스, 드레인 영역과 채널 영역 사이에 저농도 영역을 더 구비하는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  7. 제 5항에 있어서,
    상기 투명한 도전성 전극 물질은 인듐-주석-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide)들 중 어느 하나인 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  8. 제 1항에 있어서,
    상기 캐패시터 전극은 상기 화소 전극과 스토리지를 형성한 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  9. 제 1항에 있어서,
    상기 캐패시터 전극 상에 스토리지 배선을 더 형성한 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  10. 제 9항에 있어서,
    상기 스토리지 배선은 상기 화소 전극과 동일한 물질로 이루어진 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  11. 제 1항에 있어서,
    상기 드레인 전극은 상기 캐패시터 전극을 사이에 두고 상기 액티브층과 접촉하는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판.
  12. 기판 상에 액티브층 및 캐패시터 전극을 형성하는 단계와;
    상기 액티브층 및 캐패시터 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 투명한 도전성 전극 물질을 형성하는 단계와;
    상기 투명한 도전성 전극 물질을 패터닝하여 게이트 전극, 화소 전극 및 연결배선을 형성하는 단계와;
    상기 액티브층 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 액티브층을 형성하는 단계와;
    상기 액티브층 상에 콘택홀을 포함하는 층간 절연막을 형성하는 단계와;
    상기 층간 절연막 상에 금속막을 형성시키고 패터닝하여, 상기 화소 전극 및 상기 액티브층의 드레인 영역과 연결되는 드레인 전극과, 상기 드레인 전극과 이격되며 배치되고 상기 액티브층의 소스 영역과 연결되는 소스 전극과, 상기 게이트 전극과 연결되는 게이트 배선 및 상기 소스 전극과 연결되고 상기 게이트 배선과 교차하는 지점에서 이격되지만 상기 연결배선에 의해 이격된 부분들이 연결되는 데이터 배선을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  13. 제 12항에 있어서,
    상기 액티브층 상에 불순물이 주입되어 소스 영역, 드레인 영역, 채널 영역을 이루는 액티브층을 형성하는 단계에 있어서,
    상기 소스, 드레인 영역과 상기 채널 영역 사이에 LDD 영역을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  14. 제 12항에 있어서,
    상기 층간 절연막에 형성된 콘택홀은 상기 액티브층의 소스 및 드레인 영역의 각 일부를 노출시키는 소스 및 드레인 콘택홀과, 상기 게이트 전극을 노출시키는 게이트 콘택홀과, 상기 연결 배선을 노출시키는 연결 콘택홀과, 상기 화소 전극을 노출시키는 화소 콘택홀인 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  15. 제 12항에 있어서,
    상기 캐패시터 전극 아래에 액티브층 패턴이 형성되어 있는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  16. 삭제
  17. 제 12항에 있어서,
    상기 게이트 배선, 화소 전극, 연결 배선은 투명한 도전성 전극 물질로 이루어지는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  18. 제 12항에 있어서,
    상기 층간 절연막에 형성된 콘택홀은 상기 액티브층의 소스 및 드레인 영역의 각 일부를 노출시키는 소스 및 드레인 콘택홀과, 상기 게이트 전극을 노출시키는 게이트 콘택홀과, 상기 연결 배선을 노출시키는 연결 콘택홀과, 상기 화소 전극을 노출시키는 화소 콘택홀인 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  19. 삭제
  20. 제 12항에 있어서,
    상기 연결 배선은 상기 게이트 배선과 연결되는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  21. 제 12항에 있어서,
    상기 캐패시터 전극은 상기 화소 전극과 스토리지를 형성하는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  22. 제 12항에 있어서,
    상기 화소 전극을 형성하는 단계에 있어서,
    상기 캐패시터 전극 상에 상기 게이트 배선과 동일한 방향으로 스토리지 배선을 더 형성하는 것을 특징으로 하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
  23. 제 12항에 있어서,
    상기 액티브층 및 캐패시터 전극은 상기 기판상에 폴리 실리콘층과 금속층을 적층하여 형성하고 완전 노광부와 부분 노광부를 가지는 회절 마스크를 이용하여 형성하는 폴리 실리콘형 액정 표시 장치용 어레이 기판의 제조 방법.
KR1020040090334A 2004-11-08 2004-11-08 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 KR101146418B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040090334A KR101146418B1 (ko) 2004-11-08 2004-11-08 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
US11/267,335 US7344926B2 (en) 2004-11-08 2005-11-07 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090334A KR101146418B1 (ko) 2004-11-08 2004-11-08 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060041338A KR20060041338A (ko) 2006-05-11
KR101146418B1 true KR101146418B1 (ko) 2012-05-17

Family

ID=36315418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090334A KR101146418B1 (ko) 2004-11-08 2004-11-08 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US7344926B2 (ko)
KR (1) KR101146418B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250317B1 (ko) 2006-08-11 2013-04-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
KR101226661B1 (ko) * 2006-01-26 2013-01-25 삼성디스플레이 주식회사 표시 기판의 제조 방법
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
KR101251376B1 (ko) * 2006-08-11 2013-04-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101287968B1 (ko) * 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102292514B1 (ko) * 2014-11-19 2021-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN108206182A (zh) * 2017-12-28 2018-06-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011984A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR20040082796A (ko) * 2003-03-20 2004-09-30 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859623A (en) * 1988-02-04 1989-08-22 Amoco Corporation Method of forming vertical gate thin film transistors in liquid crystal array
JP3024661B2 (ja) * 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP5020428B2 (ja) * 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100307456B1 (ko) * 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100437473B1 (ko) * 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100997964B1 (ko) * 2003-06-16 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR101031674B1 (ko) * 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
KR101050899B1 (ko) * 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TWI260774B (en) * 2005-07-19 2006-08-21 Quanta Display Inc Method for manufacturing liquid crystal display substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011984A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR20040082796A (ko) * 2003-03-20 2004-09-30 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250317B1 (ko) 2006-08-11 2013-04-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20060097261A1 (en) 2006-05-11
KR20060041338A (ko) 2006-05-11
US7344926B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
KR101108369B1 (ko) 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101151799B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100584716B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR20070049742A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101211265B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101189147B1 (ko) 액정표시장치와 그 제조방법
KR20070038824A (ko) 액정표시장치와 그 제조방법
KR100938886B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101189136B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100908850B1 (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR100482162B1 (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR20050031249A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
KR101226975B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판 및 그제조방법
KR101032603B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100915148B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
KR101045461B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8