KR101031674B1 - 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 - Google Patents

액정표시소자의 제조방법 및 이에 사용되는 회절마스크 Download PDF

Info

Publication number
KR101031674B1
KR101031674B1 KR1020030099306A KR20030099306A KR101031674B1 KR 101031674 B1 KR101031674 B1 KR 101031674B1 KR 1020030099306 A KR1020030099306 A KR 1020030099306A KR 20030099306 A KR20030099306 A KR 20030099306A KR 101031674 B1 KR101031674 B1 KR 101031674B1
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
region
film
mask
Prior art date
Application number
KR1020030099306A
Other languages
English (en)
Other versions
KR20050068144A (ko
Inventor
하용민
정훈
장정우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030099306A priority Critical patent/KR101031674B1/ko
Priority to US11/010,528 priority patent/US7405776B2/en
Publication of KR20050068144A publication Critical patent/KR20050068144A/ko
Priority to US12/018,745 priority patent/US8013946B2/en
Application granted granted Critical
Publication of KR101031674B1 publication Critical patent/KR101031674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크수를 줄일 수 있는 액정표시소자의 제조방법에 관한 것으로, 기판을 제공하는 단계; 상기 기판 위에 액티브층을 형성하는 단계; 상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층 내에 불순물 이온을 주입하여 소오스영역 및 드레인영역을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 투명한 도전막으로 이루어진 투과전극을 형성하는 단계; 상기 투과전극이 형성된 상기 기판 위에 제 2 금속막을 증착한 다음, 마스크공정을 통해 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고, 상기 드레인전극의 타측은 상기 투과전극과 접속하도록 형성하는 단계; 상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극 및 드레인전극을 포함하는 기판 전면에 제 3 절연막을 도포한 후, 마스크공정을 통해 상기 제 3 절연막을 패터닝하여 상기 드레인전극을 노출시키는 제 3 콘택홀을 형성하는 단계; 및 상기 제 3 콘택홀을 포함하는 제 3 절연막 위에 제 3 금속막을 증착한 후, 상기 제 3 금속막을 패터닝함으로써 상기 제 3 콘택홀을 통해 상기 드레인전극과 접속하는 한편 직접 투과전극과 접속하는 반사전극을 형성하는 단계를 포함한다.
반사투과형, 마스크수, 회절노광, 콘택홀, 투과전극, 회절마스크

Description

액정표시소자의 제조방법 및 이에 사용되는 회절마스크{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE AND DIFFRACTION MASK FOR THEREOF}
도 1a 내지 도 1g는 일반적인 액정표시소자의 제조공정을 순차적으로 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 액정표시소자를 나타내는 예시도.
도 3a 내지 도 3f는 도 2에 도시된 액정표시소자의 II-II'선에 따른 제조공정을 순차적으로 나타내는 예시도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 예시도.
도 5는 본 발명의 실시예에 따른 액정표시소자의 제조에 사용되는 회절마스크를 개략적으로 나타내는 예시도.
도 6a 내지 도 6c는 도 5에 도시된 회절마스크의 다른 예를 나타내는 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 기판 111 : 액티브층
111' : 스토리지 하부전극 111a : 소오스영역
111b : 드레인영역 112 : 스토리지 상부전극
113 : 제 1 절연막 115a : 제 1 게이트전극
115a' : 제 2 게이트전극 116 : 제 3 절연막
117a : 제 1 콘택홀 117b : 제 2 콘택홀
117c : 제 3 콘택홀 119a : 소오스전극
119b : 드레인전극 121 : 투과전극
125 : 반사전극 130 : 감광막
130a : 제 1 감광막패턴 130b : 제 2 감광막패턴
140,240a~240c : 회절마스크
본 발명은 액정표시소자에 관한 것으로, 특히 콘택홀과 투과전극을 1회의 마스크공정을 통해 형성함으로써 공정을 단순화하여 생산성을 향상시킬 수 있는 반사투과형 액정표시소자의 제조방법 및 이에 사용되는 회절마스크에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크 탑 모니터 등에 활발하게 적용되고 있다.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
이를 위하여, 상기 액정표시장치는 구동회로 유닛(unit)을 포함하여 영상을 출력하는 액정표시패널, 상기 액정표시패널의 하부에 설치되어 액정표시패널에 빛을 방출하는 백라이트(backlight) 유닛, 상기 백라이트 유닛과 액정표시패널을 결합시켜 지지하는 케이스(case) 등으로 이루어져 있다.
이 때, 상기 액정표시패널은 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 컬러필터 기판은 색상을 구현하는 서브컬러필터(적, 녹, 청)를 포함하는 컬러필터와 상기 서브컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix), 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.
또한, 상기 어레이 기판은 상기 기판 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT) 및 상기 화소영역 위에 형성된 화소전극으로 구성된다.
이와 같이 구성된 상기 컬러필터 기판과 어레이 기판은 화상표시 영역의 외 곽에 형성된 실런트(sealant)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
이 때, 상기 액정표시패널의 스위칭소자로는 일반적으로 박막 트랜지스터를 사용하며, 상기 박막 트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘을 사용할 수 있다.
특히, 다결정 실리콘 박막 트랜지스터는 높은 전계 효과 이동도(field effect mobility)를 가지고 있어 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해지는 장점이 있다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
상기한 바와 같이 구성된 액정표시소자를 포함하여 어레이 기판은 다수회의 마스크공정(포토리소그래피(photolithography)공정)을 통해 제작되는데, 이를 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f는 일반적인 액정표시소자의 제조공정을 순차적으로 나타내는 단면도로써, 특히 화소전극이 투과전극 및 반사전극으로 이루어진 반사투과형 액정표시소자의 어레이 기판을 나타내고 있다.
먼저, 도 1a에 도시된 바와 같이, 투명한 기판(10) 위에 다결정 실리콘 박막을 형성한 후, 제 1 마스크공정을 통해 상기 다결정 실리콘 박막을 패터닝하여 아일랜드 형태의 액티브층(11)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 액티브층(11)이 형성된 기판(10) 전면에 제 1 절연막(13) 및 제 1 금속막을 순차적으로 증착한 다음, 상기 제 1 금속막을 제 2 마스크공정을 통해 패터닝함으로써 상기 액티브층(11) 위에 제 1 절연막(13)이 개재된 게이트전극(15)을 형성한다.
이후, 상기 게이트전극(15)을 마스크로 적용하여 상기 액티브층(11)의 양측에 불순물 이온을 주입하여 소오스/드레인영역(11a, 11b)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 게이트전극(15)이 형성된 기판(10) 전면에 제 2 절연막(13)을 증착한 후, 제 3 마스크공정을 통해 상기 제 1 절연막(13) 및 제 2 절연막(14)의 일부를 제거함으로써 상기 소오스영역(11a) 및 드레인영역(11b)의 일부를 노출시키는 제 1 콘택홀(17a) 및 제 2 콘택홀(17b)을 형성한다.
그리고, 도 1d에 도시된 바와 같이, 상기 제 1 콘택홀(17a) 및 제 2 콘택홀(17b)이 형성된 제 2 절연막(14) 위에 투명한 도전물질을 증착한 다음, 제 4 마스크공정을 통해 화소전극(21)을 형성한다.
이후, 도 1e에 도시된 바와 같이, 상기 콘택홀(17a, 17b) 및 화소전극(21) 상부에 제 2 금속막을 증착한 다음, 제 5 마스크공정을 통해 패터닝함으로써 소오스전극(19a) 및 드레인전극(19b)을 형성한다.
이 때, 상기 소오스전극(17a)은 제 1 콘택홀(17a)을 통해 소오스영역(11a)과 전기적으로 접속하며, 상기 드레인전극(17b)은 제 2 콘택홀(11b)을 통해 드레인영역(11b)과 전기적으로 접속한다.
다음으로, 도 1f에 도시된 바와 같이, 상기 소오스/드레인전극(11a, 11b)을 포함하는 기판(10) 전면에 제 3 절연막(19)을 증착한 다음, 제 6 마스크공정을 통해 상기 드레인전극(23)의 일부를 노출시키는 제 3 콘택홀(17b)을 형성하고, 투과부(T)의 화소전극을 노출시킨다.
마지막으로, 도 1g에 도시된 바와 같이, 상기 제 3 콘택홀(17c)을 포함하는 제 3 절연막(19) 위에 제 2 금속막을 증착한 후, 제 7 마스크공정을 이용하여 상기 투과부(T)를 노출시키는 반사전극(21)을 형성한다.
이 때, 상기 반사전극(21)은 제 3 콘택홀(17c)을 통해 드레인전극(11b)과 전기적으로 접속하며, 이 영역은 반사부(R)가 된다.
상기한 바와 같이, 일반적인 반사투과형 액정표시소자는 7차례 반복되는 마스크공정, 즉 포토리소그래피공정을 통해 하부 어레이기판이 제작되게 된다. 그러나, 상기 포토리소그래피공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적 용되는 마스크수가 증가하면 액정표시소자의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터의 드레인영역을 노출시키는 콘택홀 및 상기 콘택홀과 접속되는 투과전극을 1회의 마스크공정을 통해 형성함으로써, 공정을 단순화하고 생산성을 향상시킬 수 있는 액정표시소자의 제조방법을 제공하는데 목적이 있다.
또한, 본 발명의 다른 목적은 상기와 같은 1회의 마스크공정에 사용되어 콘택홀과 투과전극을 동시에 형성할 수 있는 대면적의 회절마스크를 제공하는데 있다.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시소자의 제조방법은 기판을 제공하는 단계; 상기 기판 위에 액티브층을 형성하는 단계; 상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층 내에 불순물 이온을 주입하여 소오스영역 및 드레인영역을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 투명한 도전막으로 이루어진 투과전극을 형성하는 단계; 상기 투과전극이 형성된 상기 기판 위에 제 2 금속막을 증착한 다음, 마스크공정을 통해 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고, 상기 드레인전극의 타측은 상기 투과전극과 접속하도록 형성하는 단계; 상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극 및 드레인전극을 포함하는 기판 전면에 제 3 절연막을 도포한 후, 마스크공정을 통해 상기 제 3 절연막을 패터닝하여 상기 드레인전극을 노출시키는 제 3 콘택홀을 형성하는 단계; 및 상기 제 3 콘택홀을 포함하는 제 3 절연막 위에 제 3 금속막을 증착한 후, 상기 제 3 금속막을 패터닝함으로써 상기 제 3 콘택홀을 통해 상기 드레인전극과 접속하는 한편 직접 투과전극과 접속하는 반사전극을 형성하는 단계를 포함한다.
이 때, 상기 액티브층은 다결정 실리콘으로 형성할 수 있으며, 상기 다결정 실리콘을 형성하는 방법은 상기 기판 위에 비정질 실리콘 박막을 증착하는 단계 및 상기 비정질 실리콘 박막에 레이저를 조사하여 결정화하는 단계로 이루어질 수 있다.
또한, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계는 회절마스크를 사용하여 이루어질 수 있다.
한편, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계는 상기 제 2 절연막 위에 감광막을 도포하는 단계, 광의 일부만 투과시키는 제 1 투과영역과 광을 모두 투과시키는 제 2 투과영역 및 광을 차단하는 차단영역이 마련된 마스 크를 통해 상기 감광막에 빛을 조사하는 단계, 상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 제 2 절연막 위에 감광막패턴을 형성하되, 제 1 투과영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하고 차단영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계, 상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 제 1 절연막과 제 2 절연막 및 투명한 도전막의 일부를 제거함으로써, 소오스영역 및 드레인영역의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계, 상기 제 1 감광막패턴을 제거하는 단계 및 상기 제 2 감광막패턴을 마스크로 하여 투명한 도전막을 패터닝함으로써, 투과전극을 형성하는 단계로 이루어질 수 있다.
이 때, 상기 회절마스크는 광의 일부만 투과시키는 제 1 투광영역에 회절 패턴이 형성되어 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극이 형성될 영역 이외의 영역에 입사되는 광의 일부만을 투과시킬 수 있다.
또한, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 회절 패턴을 구비하여 대면적에서의 회절을 구현할 수 있으며, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 동시에 콘택홀영역 주위는 동심원 형태로 구성된 회절 패턴 또는 도트 형태의 회절 패턴이 형성되어 있을 수 있다.
또한, 상기 회절마스크는 슬릿 형태의 부분적으로 광을 차단하는 바와 광을 투과시키는 스페이스로 구성될 수 있으며, 이 때 상기 바 또는 스페이스는 그 폭이 1.0㎛~2㎛ 정도로 구성될 수 있다.
한편, 제 1 두께는 제 2 두께보다 얇게 형성할 수 있고, 상기 투명한 도전막 은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 사용하며, 상기 제 3 절연막은 벤조사이클로부텐 또는 포토아크릴과 같은 유기물질로 형성할 수 있다.
또한, 상기 제 3 금속막은 알루미늄 또는 알루미늄 합금과 같은 반사특성이 우수한 물질로 형성할 수 있다,
한편, 상기 불순물 이온은 인과 같은 5족 원소 또는 붕소와 같은 3족 원소일 수 있다.
또한, 본 발명의 액정표시소자의 다른 제조방법은 기판을 제공하는 단계, 상기 기판 위에 액티브층 및 게이트전극을 형성하는 단계, 상기 게이트전극 위에 보호막 및 투명한 도전성물질을 형성한 후, 1회의 패터닝공정을 통해 액티브층의 양측을 노출시키는 콘택홀 및 투과전극을 형성하는 단계, 상기 콘택홀 및 투과전극 위에 소오스/드레인전극용 금속물질을 증착한 다음, 이를 패터닝하여 상기 액티브층의 일측과 접속하는 소오스전극 및 액티브층의 다른 일측과 접속하며 투과전극과 접속하는 드레인전극을 형성하는 단계, 상기 기판 전면에 유기막을 도포한 다음, 이를 패터닝하여 그 표면에 요철을 형성하는 단계, 상기 요철을 포함하는 유기막을 패터닝하여 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함하는 유기막 위에 불투명 금속막을 증착한 다음, 이를 패터닝하여 드레인전극과 접속하고 그 일부가 투과전극과 접속하는 반사전극을 형성하는 단계를 포함한다.
이 때, 상기 액티브층의 양측을 노출시키는 콘택홀 및 투과전극을 형성하는 단계는 상기 보호막 위에 감광막을 도포하는 단계, 광을 일부만 투과시키는 제 1 투과영역과 광을 모두 투과시키는 제 2 투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계, 상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 상기 보호막 상에 감광막패턴을 형성하되, 제 1 투과영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하고, 차단영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계, 상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 보호막 및 투명한 도전막의 일부를 제거함으로써 액티브층의 양쪽 가장자리를 노출시키는 콘택홀을 형성하는 단계, 상기 제 1 감광막패턴을 제거하는 단계 및 상기 제 2 감광막패턴을 마스크로 하여 투명한 도전막을 패터닝함으로써 투과전극을 형성하는 단계로 이루어질 수 있다.
또한, 본 발명의 액정표시소자의 다른 제조방법은 기판을 제공하는 단계, 상기 기판 위에 액티브층을 형성하는 단계, 상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트전극을 형성하는 단계, 상기 게이트전극을 마스크로 하여 액티브층의 양쪽 측면에 불순물을 주입하여 소오스 및 드레인영역을 형성하는 단계, 상기 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전물질을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막의 일부를 제거함으로써 소오스/드레인영역의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극 위에 제 2 금속막을 증착한 다음, 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 제 1 콘택홀을 통해 소오스영역과 연결되며, 상 기 드레인전극은 제 2 콘택홀을 통해 드레인전극과 연결되고 그 일부가 투과전극과 접속하도록 형성하는 단계, 상기 기판 전면에 제 3 절연막을 도포한 후, 이를 패터닝하여 드레인전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계 및 상기 제 3 콘택홀을 포함하는 제 3 절연막 위에 제 3 금속막을 증착한 후, 이를 패터닝함으로써 드레인전극과 접속하고 그 일부가 투과전극과 접속하는 반사전극을 형성하는 단계를 포함한다.
이 때, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계는 상기 제 2 절연막 위에 감광막을 도포하는 단계, 광을 일부만 투과시키는 제 1 투과영역과 광을 모두 투과시키는 제 2 투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계, 상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 제 2 절연막 위에 감광막패턴을 형성하되, 제 1 투과영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하고, 차단영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계, 상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 제 1 절연막과 제 2 절연막 및 투명한 도전막의 일부를 제거함으로써 소오스영역 및 드레인영역의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계, 상기 제 1 감광막패턴을 제거하는 단계 및 상기 제 2 감광막패턴을 마스크로 하여 투명한 도전막을 패터닝함으로써 투과전극을 형성하는 단계로 이루어질 수 있다.
또한, 본 발명의 액정표시소자의 다른 제조방법은 기판을 제공하는 단계; 상기 기판 위에 액티브층을 형성하는 단계; 상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층의 양쪽 측면에 불순물 이온을 주입하여 소오스영역 및 드레인영역을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 투명한 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 제 1 콘택홀과 제 2 콘택홀 및 화소전극 위에 제 2 금속막을 증착한 다음, 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고 상기 드레인전극의 타측은 상기 화소전극과 접속되도록 형성하는 단계; 및 상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함한다.
또한, 본 발명의 액정표시소자의 다른 제조방법은 기판을 제공하는 단계; 상기 기판 위에 액티브층을 형성하는 단계; 상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층의 양쪽 측면에 불순물을 도핑하여 소오스영역 및 드레인영역을 형성하는 단계; 상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 불투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 불투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 불투명한 도전막으로 이루어진 반사전극을 형성하는 단계; 상기 제 1 콘택홀과 제 2 콘택홀 및 반사전극 위에 제 2 금속막을 증착한 다음, 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고 상기 드레인전극의 타측은 상기 반사전극과 접속되도록 형성하는 단계; 및 상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함한다.
이 때, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극, 화소전극 또는 반사전극은 회절마스크를 사용하여 형성할 수 있다.
한편, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 회절 패턴을 구비하여 대면적에서의 회절을 구현할 수 있으며, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 동시에 콘택홀영역 주위는 동심원 형태로 구성된 회절 패턴 또는 도트 형태의 회절 패턴이 형성될 수 있다.
또한, 상기 회절마스크는 슬릿 형태의 부분적으로 광을 차단하는 바와 광을 투과시키는 스페이스로 구성될 수 있으며, 이 때 상기 바 또는 스페이스는 그 폭이 1.0㎛~2㎛ 정도로 구성될 수 있다.
상기한 바와 같이, 본 발명은 드레인영역을 노출시키는 콘택홀과 투과전극을 1회의 마스크공정을 통해 형성함으로써, 종래에 비하여 1회의 마스크공정을 줄일 수 있는 이점이 있다.
이 때, 상기 콘택홀과 투과전극의 형성에 사용되는 마스크는 회절마스크로써, 상기 회절마스크는 광을 일부만 투과시킬 수 있도록 하는 슬릿영역 및 모든 광을 투과시키는 투과영역이 마련되어 있다. 즉, 예를 들어 포지티브 감광막을 사용하는 경우에는 상기 투과영역을 통해 광이 조사된 영역은 감광막이 완전히 제거되 고 상기 슬릿영역을 통해 광이 조사된 영역은 광이 투과된 영역과 투과되지 않은 영역 사이의 중간 두께를 갖는 감광막이 형성되게 된다.
따라서, 상기 회절마스크를 사용하게 되면, 위치에 따라 감광막의 두께를 다르게 형성할 수 있으며, 본 발명은 회절마스크의 이러한 특징으로 이용하여 1회의 마스크공정을 통해 2개의 패턴, 즉 콘택홀과 투과전극을 형성할 수 있게 된다.
한편, 본 발명에서는 가로 또는 세로의 회절 슬릿을 연속적으로 배열하여 상기와 같은 콘택홀과 투과전극을 1회의 마스크공정에서 형성하기 위한 대면적에서의 회절을 구현하는 회절마스크를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자 제조방법 및 이에 사용되는 회절마스크의 바람직한 실시예를 상세히 설명한다.
이 때, 본 실시예에서는 반사투과형 액정표시장치를 예를 들어 설명하고 있는데, 상기 반사투과형 액정표시장치에 대해서 상세히 설명하면 다음과 같다.
일반적으로 사용되는 액정표시장치에서는 액정표시패널의 하부에 위치한 백라이트(backlight)라는 광원으로부터 방출되는 빛에 의해 영상을 표현하게 된다. 그러나, 실제로 상기 액정표시패널을 투과하여 나온 빛의 양은 백라이트에서 생성된 광의 약 7% 정도에 불과하므로 빛의 손실이 심하며, 그 결과 백라이트에 의한 전력 소모가 크다는 문제점이 있었다.
최근에는 이러한 전력 소모의 문제점을 해결하기 위해 백라이트를 사용하지 않는 반사형 액정표시장치가 연구되었다. 상기 반사형 액정표시장치는 영상을 표현하는 수단으로 자연광을 이용하므로 백라이트가 소모하는 전력량을 감소시키는 효 과가 있기 때문에 휴대 상태에서 장시간 사용이 가능하다.
상기 반사형 액정표시장치는 기존의 투과형 액정표시장치와는 달리 화소영역에 불투명의 반사특성이 있는 물질을 사용하여 외부로부터 입사되는 광을 반사시켜 영상을 표현하게 된다.
그러나, 자연광 또는 인조 광원이 항상 존재하는 것은 아니기 때문에 반사형 액정표시장치는 자연광이 존재하는 낮이나 외부의 인조 광원이 존재하는 사무실 및 건물 내부에서만 사용이 가능하고 자연광이 존재하지 않는 어두운 환경에서는 상기 반사형 액정표시장치를 사용할 수 없게 되는 단점이 있다.
따라서, 상기의 문제점을 해결하기 위해 자연광을 사용하는 반사형 액정표시장치와 백라이트를 사용하는 투과형 액정표시장치의 장점을 결합한 반사투과형(trans-reflective) 액정표시장치가 활발하게 연구되고 있다. 상기 반사투과형 액정표시장치는 사용자의 의지에 따라 반사형과 투과형 모드로의 전환이 자유로우며, 백라이트의 빛과 외부의 자연광원 또는 인조광원을 모두 이용할 수 있어 주변환경에 제약을 받지 않으며 전력소비를 줄일 수 있는 장점이 있다.
이하, 본 발명의 실시예에 따른 반사투과형 액정표시소자에 대해서 자세히 살펴본다.
도 2는 본 발명의 실시예에 따른 액정표시소자를 나타내는 예시도로써, 특히 박막 트랜지스터 및 화소의 일부를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명에 의한 액정표시소자(100)는 게이트라인(115) 및 데이터라인(103)이 종횡으로 배열되어 있으며, 이들의 교차영 역에는 더블게이트를 갖는 박막 트랜지스터가 형성되어 있다.
그리고, 상기 박막 트랜지스터는 액티브층(111), 그 위에 형성된 게이트전극(115a, 115a') 및 소오스/드레인전극(117a, 117b)으로 구성되며, 상기 액티브층(111)의 일부는 스토리지 하부전극(111')을 형성하고 상기 스토리지 하부전극(111') 상부에는 스토리지 상부전극(112)이 형성되어 스토리지 커패시터(storage capacitor)(Cst)를 형성한다.
또한, 상기 게이트전극(115a)은 게이트라인(115)으로부터 돌출된 제 1 게이트전극(115a) 및 액티브층(111)과 중첩하는 게이트라인(115)의 일부로 형성된 제 2 게이트전극(115a')으로 형성되며, 상기 소오스전극(119a)은 데이터라인(103)으로부터 돌출되어 형성되어 제 1 콘택홀(117a)을 통해 소오스영역(111a)과 전기적으로 접속한다.
그리고, 상기 드레인전극(119b)은 그 일측이 제 2 콘택홀(117b)을 통해 드레인영역(111b)에 접속되며, 그 타측은 화소전극, 즉 투과부(T)에 형성된 투과전극과 반사부에 형성된 반사전극(R)에 동시에 접속되어 있다.
상기한 바와 같이 구성된 액정표시소자(100)는 게이트전극(115a, 115a')에 하이 레벨(high level)을 갖는 게이트신호가 인가되면 액티브층(111)에 전자가 이동할 수 있는 채널(channel)이 형성되어 소오스전극(119a)의 데이터신호가 액티브층(111)을 경유하여 드레인전극(119b)으로 전달되며, 상기 스토리지 커패시터(Cst)는 게이트전극(115a, 115a')에 게이트신호가 인가되는 동안 게이트전압을 충전한 후, 다음 게이트라인 구동시 화소전극에 데이터전압이 공급되는 동안 충전된 전압 을 방전하여 화소전극의 전압 변동을 방지하는 역할을 한다.
반면에, 상기 게이트전극(115a, 115a')에 로우 레벨(low level)을 갖는 게이트신호가 인가되면 액티브층(111)에 형성된 채널이 차단되어 드레인전극(119b)으로 데이터신호의 전송이 중단된다.
또한, 상기한 바와 같이 듀얼(dual) 게이트전극을 사용하게 되면, 게이트신호가 차단되었을 때 발생되는 누설전류를 줄일 수 있는 이점이 있으나, 본 발명이 이에 한정되는 것은 아니며 단일 게이트전극을 사용하는 것도 가능하다.
아울러, 화소영역(P)에 투과전극만 형성된 투과형 액정표시소자 또는 화소영역에 반사전극만 형성된 반사형 액정표시소자에도 가능하다.
도 3a 내지 도 3f는 도 2에 도시된 액정표시소자의 II-II'선에 따른 제조공정을 순차적으로 나타내는 예시도이다.
먼저, 도 3a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110)을 준비한 다음, 그 상부에 다결정 실리콘 박막(미도시)을 형성한 후, 제 1 마스크공정을 통해 액티브층(111) 및 상기 액티브층(111)의 연장선으로 이루어진 스토리지 하부전극(111')을 형성한다.
이 때, 상기 액티브층(111)은 기판(110) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.
이후, 상기 비정질 실리콘 박막 내에 존재하는 수소원자를 제거하기 위한 탈수소화(dehydrogenation)공정을 진행한 뒤 결정화를 실시한다. 이 때, 비정질 실리콘 박막을 결정화하는 일반적인 열처리방법에는 크게 고상 결정화(Solid Phase Crystallization; SPC)방법과 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
한편, 상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인을 수평방향으로 성장시켜 결정화특성을 획기적으로 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 제안되어 널리 연구되고 있다.
상기 순차적 수평결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997), 레이저 에너지의 크기와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
한편, 도면에는 도시하지 않았지만, 상기 액티브층(111)을 형성하기 전에 기판(110) 위에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNx)과 같은 버퍼층(buffer layer)을 형성할 수도 있다. 상기 버퍼층은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정(특히, 결정화공정) 중에 상부층으로 침투하는 것을 방지하는 역할을 한다.
그 다음으로, 도 3b에 도시된 바와 같이, 상기 액티브층(111) 및 스토리지 하부전극(111')을 포함하는 기판(110) 전면에 게이트절연막인 실리콘산화막 또는 실리콘질화막과 같은 제 1 절연막(113) 및 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 알루미늄 및 몰리브덴의 이중층과 같은 제 1 금속막(미도시)을 증착한다.
이어서, 제 2 마스크공정을 통해 상기 제 1 금속막을 패터닝함으로써 액티브층(111) 상부에 위치하는 게이트전극, 즉 제 1 게이트전극(115)과 제 2 게이트전극(115a') 및 스토리지 하부전극(111') 상부에 위치하는 스토리지 상부전극(112)을 형성한다.
이 때, 상기 스토리지 하부전극(111') 및 스토리지 상부전극(112)은 상기 제 1 절연막(113)을 사이에 두고 스토리지 커패시터(Cst)를 형성하게 된다.
이어서, 상기 제 1 게이트전극(115)과 제 2 게이트전극(115a') 및 스토리지 하부전극(111')을 마스크로 적용하여 상기 액티브층(111) 내로 불순물 이온을 주입함으로써, 불순물 이온이 주입된 영역에 소오스영역(111a) 및 드레인영역(111b)을 각각 형성한다.
이 때, 상기 액티브층(111)의 전기적 특성은 주입되는 도펀트의 종류에 따라 바뀌게 되며, 상기 주입되는 도펀트가 붕소(b) 등의 3족 원소에 해당하면 P-타입 박막 트랜지스터로 인(P) 등의 5족 원소에 해당하면 N-타입 박막 트랜지스터로 동작을 하게 된다.
상기한 바와 같이 불순물 주입을 통해 소오스/드레인영역(117a, 117b)의 형성이 완료되면, 도 3c에 도시된 바와 같이 그 상부에 제 2 절연막(114) 및 인듐-틴-옥사이드(Indium Tin Oxide;; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전성물질(미도시)을 증착한 다음, 제 3 마스크공정을 통해 이들을 패터닝함으로써 상기 소오스영역(117a) 및 드레인영역(117b)의 일부를 노출시키는 제 1 콘택홀(117a)과 제 2 콘택홀(117b) 및 투과전극(121)을 형성한다.
이 때, 상기 제 3 마스크공정에서는 1회의 마스크를 통해 콘택홀(117a, 117b) 및 투과전극(121)을 동시에 형성해야 하기 때문에 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask)를 사용하게 된다.
즉, 회절마스크는 광 투과영역이 슬릿구조를 가지며, 상기 슬릿영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 완전투과영역에 조사된 노광량보다 적기 때문에, 감광막을 도포한 후 상기 감광막에 부분적으로 슬릿영역 및 완전투과영역이 마련된 마스크를 사용하여 노광하게 되면, 슬릿영역에 남아있는 감광막의 두께와 완전투과영역에 남아있는 감광막의 두께가 다르게 형성된다. 즉, 포지티브 감광막인 경우에는 슬릿영역을 통해 빛이 조사된 감광막의 두께가 완전투광영역에 비해 두껍에 형성되는 반면에, 네거티브 감광막인 경우에는 완전투과영역에 남아있는 감광막의 두께가 두껍게 형성된다.
특히, 본 발명은 회절 패턴, 즉 회절 슬릿을 가로 또는 세로로 연속적으로 배치하여 대면적의 회절을 구현함으로써 1회의 마스크를 통해 콘택홀 및 투과전극을 동시에 형성할 수 있으며, 이를 도면을 참조하여 좀 더 상세히 설명한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 예시도로써, 본 발명의 회절마스크를 통해 콘택홀 및 투과전극을 형성하는 공정을 순차적으로 나타내고 있다.
먼저, 도 4a에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(114) 및 투명한 도전성물질(121a)을 증착한 다음 그 상부에 감광막(130)을 도포한다.
이후, 도 4b에 도시된 바와 같이, 본 발명의 회절마스크(140)를 적용하여 상기 감광막(130)에 광(도면에는 화살표로 표시)을 조사한다.
이 때, 상기 회절마스크(140)에는 광을 일부만 투과시키는 제 1 투과영역(A1)과 광을 모두 투과시키는 제 2 투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(140)를 투과한 빛이 감광막(130)에 조사된다.
이어서, 도 4c에 도시된 바와 같이, 상기 회절마스크(140)를 통해 노광된 감광막(130)을 현상하면, 상기 제 1 투과영역(A1) 및 차단영역(A3)을 통해 광이 일부가 조사되거나 또는 조사되지 않은 영역에는 감광막이 남아있게 되고, 광이 완전히 조사된 제 2 투과영역(A2)영역에는 감광막이 제거되게 된다.
이 때, 상기 제 1 투과영역(A1)을 통해 형성된 제 1 감광막패턴(130a)은 차단영역(A3)에 형성된 제 2 감광막패턴(130b)보다 얇게 형성되는데, 이것은 포지티브 감광막을 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 감광막을 사용하여도 무방하다.
이어서, 상기와 같이 형성된 제 1 및 제 2 감광막패턴(130a, 130b)을 마스크 로 하여, 그 하부에 형성된 도전막(121), 제 2 절연막(114) 및 제 1 절연막(113)을 차례대로 제거하여 소오스영역(111a) 및 드레인영역(111b)의 일부를 노출시키는 제1 콘택홀(117a) 및 제 2 콘택홀(117b)을 형성한다.
이와 같이 제1 콘택홀(117a) 및 제 2 콘택홀(117b)이 형성되면, 에슁(ashing)공정을 통해 상기 제 1 감광막패턴(130a)을 제거한다. 이 때, 상기 제 2 감광막패턴(130b)의 일부도 제거되어 그 두께가 얇아진다.
이어서, 도 4d에 도시된 바와 같이, 상기 제 2 감광막패턴(130b)을 마스크로 하여 제 1 감광막패턴(130a)이 제거됨에 따라 노출된 도전막(121a)을 식각 함으로써 투과전극(121)을 형성한다.
이후에, 스트리퍼(striper)를 적용하여 투과전극(121) 위에 잔존하는 제 2 감광막패턴(130b)을 제거할 수 있다.
한편, 상기한 바와 같이 제 3 마스크공정에서는 회절마스크를 사용하여 콘택홀과 투과전극을 1회의 마스크공정에서 형성할 수 있었는데, 특히 상기 회절 슬릿이 적용되는 영역은 상기 콘택홀과 투과전극 형성되는 영역을 제외한 화소영역 전체에 걸쳐있으며, 이에 따라 본 발명에서는 상기 대면적의 회절을 구현하는 회절마스크를 사용하였으며, 이를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 액정표시소자의 제조에 사용되는 회절마스크를 개략적으로 나타내는 예시도로써, 제 3 마스크공정에 사용되는 대면적의 회절마스크를 나타내고 있다.
이 때, 포지티브 타입의 감광막에 적용되도록 설계된 회절마스크를 예를 들 어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 마스크 패턴을 반대로 구성하게 되면 네거티브 타입의 감광막에 적용할 수 있게 된다.
도면에 도시된 바와 같이, 상기 회절마스크(140)는 콘택홀을 형성하기 위한 제 2 투과영역(A2)과 투과전극을 형성하기 위한 차단영역(A3)으로 구성되어 있으며, 상기 제 2 투과영역(A2)과 차단영역(A3) 이외의 영역에는 가로로 슬릿이 연속적으로 배치된 형태의 대면적의 제 1 투과영역(A1)이 형성되어 있다.
즉, 상기 제 2 투과영역(A2)은 입사되는 모든 광을 투과시켜 소오스/드레인영역의 일부를 노출시키는 콘택홀을 형성하게 하며, 상기 제 1 투과영역(A1)은 회절 패턴으로 구성되어 입사되는 광의 일부만 투과되도록 하여 차단영역에만 투과전극이 형성되도록 할 수 있다.
이 때, 상기 제 1 투과영역(A1)을 구성하는 회절 패턴은 가로로 연속적으로 배치된 슬릿 형태의 부분적으로 광을 차단하는 바(bar)(150a)와 광을 투과시키는 스페이스(space)(150b)로 이루어져 있다.
또한, 상기 바(150a) 또는 스페이스(150b)는 노광장비 및 공정조건에 따라 다르지만 그 폭을 1.0㎛~2㎛ 정도로 설계할 수 있다.
한편, 본 실시예에서는 가로방향으로 길게 구성된 회절 패턴을 포함하는 회절마스크를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 다양한 형태의 회절 패턴을 포함할 수 있으며, 예를 들어 나타내면 다음과 같다.
즉, 도 6a 내지 도 6c는 도 5에 도시된 회절마스크의 다른 예를 나타내는 예시도로써, 도면에 도시된 바와 같이 회절마스크(240a~240c)의 제 1 투과영역(A1)에 는 각각 세로방향으로 길게 구성된 슬릿 형태의 회절 패턴, 콘택홀영역 주위는 동심원 형태로 구성된 회절 패턴 또는 도트(dot) 형태의 회절 패턴이 형성되어 있다.
이와 같이 회절 패턴의 형태는 다양할 수 있으며, 본 발명은 상기 패턴의 형태에 관계없이 회절 패턴을 연속적으로 배치하여 대면적에서의 회절을 구현하기 위한 것이다.
한편, 상기와 같이 제 3 마스크공정을 통해 제 1 콘택홀(117a)과 제 2 콘택홀(117b) 및 투과전극(121)이 형성되면, 도 3d에 도시된 바와 같이, 그 상부에 몰리브덴(Mo), 몰리브덴 합금(예를 들면 MoTa, MoW)과 같은 제 2 금속막을 도포한다.
그리고, 제 4 마스크공정을 통해 이를 패터닝함으로써 소오스전극(119a) 및 드레인전극(119b)을 형성한다. 이 때, 상기 소오스전극(119a)은 제 1 콘택홀(117a)을 통해 소오스영역(111a)에 전기적으로 접속하며, 상기 드레인전극(119b)의 일측은 제 2 콘택홀(117b)을 통해 드레인영역(111b)과 전기적으로 접속하고 다른 일측은 투과전극(121)과 접속하게된다.
이후, 도 3e에 도시된 바와 같이, 상기 소오스전극(119a) 및 드레인전극(119b)을 포함하는 기판(110) 전면에 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 포토아크릴(photo acryl)과 같은 유기막을 도포함으로써, 제 3 절연막(116)을 형성한다.
그리고, 제 5 마스크공정을 통해 상기 제 3 절연막(116)을 패터닝함으로써 드레인전극(119b)의 일부를 노출시키는 제 3 콘택홀(117c) 및 투과전극(121)을 노출시키는 투과홀(118)을 형성한다. 이 때, 상기 투과홀(118)을 통해 투과전극(121) 이 노출된 영역은 투과부(T)가 된다.
다음으로, 도 3f에 도시된 바와 같이, 상기 제 3 콘택홀(117c)이 형성된 제 3 절연막(116) 위에 알루미늄 또는 알루미늄-네오디미늄(AlNd)과 같이 반사특성이 우수한 제 3 금속막을 증착한 후, 제 6 마스크공정을 통해 패터닝함으로써 반사전극(125)을 형성하되, 상기 반사전극(125)은 상기 제 3 콘택홀(117c)을 통해 드레인전극(119b)과 전기적으로 연결되도록 한다.
한편, 상기 제 3 절연막 위에 요철패턴을 형성함으로써, 반사효율이 우수한 반사전극을 형성할 수도 있다. 즉, 요철이 형성되지 않은 미러(mirror)형 반사전극의 경우, 측면으로 입사된 빛은 법선 방향에 대하여 입사광과 동일한 각으로만 집중적으로 반사된다. 이 때, 입사된 광은 일반적으로 30도를 고려하기 때문에 반사광의 출사각도 30도에 집중된다. 따라서, 입사각과 동일한 각, 주시야각에 대해서는 반사율이 매우 우수하나, 주시야각(거울각) 이외에 사용자의 주사용 환경에 해당하는 정면 반사각 쪽으로는 반사광 존재하지 않기 때문에 시야각이 매우 좁다.
반면에, 요철형성으로 인해 반사전극 표면에 웨이브를 형성하게 되면, 웨이브의 측면에 반사된 광은 입사각 및 입사각보다 더 넓을 각을 가지고 반사하게 된다. 이 때, 입사각으로 다시 반사되는 빛, 즉 주시야각 방향으로 반사되는 반사광의 밀도가 가장 높으며, 입사각보다 더 작거나 큰 반사각을 가지는 반사광도 존재하게 된다. 따라서, 미러형 반사전극에 하여 시야각을 개선시킬 수 있다.
상기한 바와 같은, 상기와 같은 요철패턴은 마스크공정을 1회 추가함으로써 이루어진다. 즉, 제 3 절연막 위에 감광막을 도포한 다음, 빛에 대하여 선택적으로 투과영역을 갖는 마스크를 사용하여 상기 제 3 절연막을 패터닝함으로써 형성할 수 있다. 이 때, 상기 제 3 절연막 위에 요철형성용 막을 별도로 형성한 후, 이를 패터닝할 수도 있다.
또한, 요철을 형성할 때 사용되는 마스크는 회절마스크 또는 하프톤마스크도 가능하며, 일반 마스크, 즉 투과영역과 차단영역으로 구성된 마스크도 가능하다.
상기한 바와 같이, 본 발명의 기본 개념은 드레인영역을 노출시키는 콘택홀 및 투과전극을 회절마스크를 통한 1회의 마스크공정으로 형성하는 것으로, 상세한 설명에는 반사투과형 액정표시소자의 제조방법이 제시되어 있지만, 투과형 또는 반사형 액정표시소자에 모두 적용할 수 있다. 즉, 투과형인 경우에는 소오스/드레인전극을 형성한 다음, 반사전극 형성공정을 생략함으로써 제작할 수 있으며, 반사형인 경우에는 투과전극 대신에 반사전극을 사용하여 형성할 수 있다.
따라서, 본 발명은 투과형, 반사형 액정표시소자 및 반사투과형 액정표시소자에 모두 적용할 수 있으며, 종래에 비해 마스크공정을 단축시킬 수가 있다. 즉, 종래에는 상기 콘택홀 및 투과전극을 형성할 때, 각각 1회의 마스크공정을 통해 형성한 반면에, 본 발명에서는 회절마스크 또는 하프톤마스크를 사용하여 1회의 마스크공정으로 상기 콘택홀 및 투과전극을 동시에 형성함으로써, 1회의 마스크공정을 줄일 수가 있다.
또한, 상기와 같이 콘택홀과 투과전극을 1회의 마스크공정으로 형성하기 위해서는 상기 콘택홀과 투과전극이 형성되는 영역 이외의 영역을 회절 패턴을 적용한 대면적의 회절마스크를 사용하여야 하며, 이에 따라 본 발명에서는 회절 패턴을 가로 또는 세로로 연속적으로 배치함으로써 대면적에서의 회절을 구현할 수 있는 회절마스크를 제공한다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법은 박막 트랜지스터의 드레인영역을 노출시키는 콘택홀과 투과전극을 1회의 마스크공정으로 형성함으로써, 공정을 단순화하고 공정시간을 단축시켜 생산성을 향상시킬 수 있다.

Claims (27)

  1. 기판을 제공하는 단계;
    상기 기판 위에 액티브층을 형성하는 단계;
    상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층 내에 불순물 이온을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하며, 화소영역에 상기 투명한 도전막으로 이루어진 투과전극을 형성하는 단계;
    상기 투과전극이 형성된 상기 기판 위에 제 2 금속막을 증착한 다음, 마스크공정을 통해 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고, 상기 드레인전극의 타측은 상기 투과전극과 접속하도록 형성하는 단계;
    상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 소오스전극 및 드레인전극을 포함하는 기판 전면에 제 3 절연막을 도포한 후, 마스크공정을 통해 상기 제 3 절연막을 패터닝하여 상기 드레인전극을 노출시키는 제 3 콘택홀을 형성하는 단계; 및
    상기 제 3 콘택홀을 포함하는 제 3 절연막 위에 제 3 금속막을 증착한 후, 상기 제 3 금속막을 패터닝함으로써 상기 제 3 콘택홀을 통해 상기 드레인전극과 접속하는 한편 직접 투과전극과 접속하는 반사전극을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층은 다결정 실리콘으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 2 항에 있어서, 상기 다결정 실리콘을 형성하는 방법은
    상기 기판 위에 비정질 실리콘 박막을 증착하는 단계; 및
    상기 비정질 실리콘 박막에 레이저를 조사하여 결정화하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계는 회절마스크를 사용하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 1 항에 있어서, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극을 형성하는 단계는
    상기 기판 전면에 제 2 절연막과 투명한 도전막을 증착하는 단계;
    상기 투명한 도전막 위에 감광막을 도포하는 단계;
    광을 부분적으로 투과시키는 제 1 투과영역과 광을 모두 투과시키는 제 2 투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계;
    상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 상기 제 2 절연막 위에 감광막패턴을 형성하되, 상기 제 1 투과영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하고 상기 차단영역에는 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써, 상기 액티브패턴의 소오스영역 및 드레인영역을 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계;
    상기 제 1 감광막패턴을 제거하는 단계; 및
    상기 제 2 감광막패턴을 마스크로 하여 상기 투명한 도전막을 패터닝함으로써, 상기 화소영역에 상기 투명한 도전막으로 이루어진 투과전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 5 항에 있어서, 상기 마스크는 광을 부분적으로 투과시키는 제 1 투과영역에 회절 패턴이 형성되어 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극이 형성될 영역 이외의 영역에 입사되는 광을 부분적으로 투과시키는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 5 항에 있어서, 상기 마스크는 가로 또는 세로로 연속적으로 배치되는 회절 패턴을 구비하여 대면적에서의 회절을 구현하는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 5 항에 있어서, 상기 마스크는 가로 또는 세로로 연속적으로 배치되는 동시에 콘택홀영역 주위는 동심원 형태로 구성된 회절 패턴 또는 도트 형태의 회절 패턴이 형성되어 있는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 5 항에 있어서, 상기 마스크는 슬릿 형태의 부분적으로 광을 차단하는 바와 광을 투과시키는 스페이스로 구성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 9 항에 있어서, 상기 바 또는 스페이스는 그 폭이 1.0㎛~2㎛ 정도로 구성되어 있는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 5 항에 있어서, 제 1 두께는 제 2 두께보다 얇게 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 제 1 항에 있어서, 상기 투명한 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 사용하는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 1 항에 있어서, 상기 제 3 절연막은 벤조사이클로부텐 또는 포토아크릴과 같은 유기물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 1 항에 있어서, 상기 제 3 금속막은 알루미늄 또는 알루미늄 합금과 같은 반사특성이 우수한 물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 제 1 항에 있어서, 상기 불순물 이온은 인과 같은 5족 원소인 것을 특징으로 하는 액정표시소자의 제조방법.
  16. 제 1 항에 있어서, 상기 불순물 이온은 붕소와 같은 3족 원소인 것을 특징으로 하는 액정표시소자의 제조방법.
  17. 제 1 항에 있어서, 상기 제 3 콘택홀을 형성하는 단계는
    상기 소오스전극 및 드레인전극을 포함하는 기판 전면에 제 3 절연막을 도포한 후, 마스크공정을 통해 상기 제 3 절연막을 패터닝하여 그 표면에 요철을 형성하는 단계; 및
    상기 요철을 포함하는 제 3 절연막을 패터닝하여 상기 드레인전극을 노출시키는 제 3 콘택홀을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 기판을 제공하는 단계;
    상기 기판 위에 액티브층을 형성하는 단계;
    상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층의 양쪽 측면에 불순물 이온을 주입하여 소오스영역 및 드레인영역을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 투명한 도전막으로 이루어진 화소전극을 형성하는 단계;
    상기 제 1 콘택홀과 제 2 콘택홀 및 화소전극 위에 제 2 금속막을 증착한 다음, 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고 상기 드레인전극의 타측은 상기 화소전극과 접속되도록 형성하는 단계; 및
    상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
  22. 기판을 제공하는 단계;
    상기 기판 위에 액티브층을 형성하는 단계;
    상기 액티브층을 포함하는 기판 전면에 제 1 절연막 및 제 1 금속막을 증착한 후, 마스크공정을 통해 상기 제 1 금속막을 패터닝하여 게이트라인으로부터 돌출된 제 1 게이트전극 및 상기 액티브층과 중첩하는 게이트라인으로 형성된 제 2 게이트전극을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 마스크로 하여 상기 액티브층의 양쪽 측면에 불순물을 도핑하여 소오스영역 및 드레인영역을 형성하는 단계;
    상기 제 1 게이트전극과 제 2 게이트전극을 포함하는 기판 전면에 제 2 절연막 및 불투명한 도전막을 증착한 후, 마스크공정을 통해 상기 제 1 절연막과 제 2 절연막 및 불투명한 도전막을 선택적으로 제거함으로써 상기 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 동시에, 화소영역에 상기 불투명한 도전막으로 이루어진 반사전극을 형성하는 단계;
    상기 제 1 콘택홀과 제 2 콘택홀 및 반사전극 위에 제 2 금속막을 증착한 다음, 상기 제 2 금속막을 패터닝하여 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극은 상기 제 1 콘택홀을 통해 소오스영역과 연결되며, 상기 드레인전극의 일측은 상기 제 2 콘택홀을 통해 드레인영역과 연결되고 상기 드레인전극의 타측은 상기 반사전극과 접속되도록 형성하는 단계; 및
    상기 제 2 금속막을 패터닝하여 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함하는 액정표시소자의 제조방법.
  23. 제 21 항 또는 제 22 항의 어느 한 항에 있어서, 상기 제 1 콘택홀과 제 2 콘택홀 및 투과전극, 화소전극 또는 반사전극은 회절마스크를 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  24. 제 23 항에 있어서, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 회절 패턴을 구비하여 대면적에서의 회절을 구현하는 것을 특징으로 하는 액정표시소자의 제조방법.
  25. 제 23 항에 있어서, 상기 회절마스크는 가로 또는 세로로 연속적으로 배치되는 동시에 콘택홀영역 주위는 동심원 형태로 구성된 회절 패턴 또는 도트 형태의 회절 패턴이 형성되어 있는 것을 특징으로 하는 액정표시소자의 제조방법.
  26. 제 23 항에 있어서, 상기 회절마스크는 슬릿 형태의 부분적으로 광을 차단하는 바와 광을 투과시키는 스페이스로 구성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  27. 제 23 항에 있어서, 상기 바 또는 스페이스는 그 폭이 1.0㎛~2㎛ 정도로 구성되어 있는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020030099306A 2003-12-29 2003-12-29 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 KR101031674B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030099306A KR101031674B1 (ko) 2003-12-29 2003-12-29 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
US11/010,528 US7405776B2 (en) 2003-12-29 2004-12-13 Method for fabrication liquid crystal display device and diffraction mask therefor
US12/018,745 US8013946B2 (en) 2003-12-29 2008-01-23 Method for fabrication liquid crystal display device and diffraction mask therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099306A KR101031674B1 (ko) 2003-12-29 2003-12-29 액정표시소자의 제조방법 및 이에 사용되는 회절마스크

Publications (2)

Publication Number Publication Date
KR20050068144A KR20050068144A (ko) 2005-07-05
KR101031674B1 true KR101031674B1 (ko) 2011-04-29

Family

ID=34698682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099306A KR101031674B1 (ko) 2003-12-29 2003-12-29 액정표시소자의 제조방법 및 이에 사용되는 회절마스크

Country Status (2)

Country Link
US (2) US7405776B2 (ko)
KR (1) KR101031674B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
KR20070075591A (ko) * 2006-01-13 2007-07-24 삼성전자주식회사 마스크, 표시 기판, 표시 기판의 제조 방법 및 표시 패널
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101250788B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN100426490C (zh) * 2006-07-25 2008-10-15 友达光电股份有限公司 有源元件基板的形成方法
KR101304902B1 (ko) * 2006-11-24 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치
JP5013367B2 (ja) * 2007-01-17 2012-08-29 Ｎｌｔテクノロジー株式会社 液晶表示装置、及び、液晶表示装置の製造方法
KR101318305B1 (ko) * 2007-01-30 2013-10-15 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 표시 장치
KR100836472B1 (ko) * 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
TWI357530B (en) * 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101499232B1 (ko) * 2008-04-10 2015-03-06 삼성디스플레이 주식회사 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법
CN102023433B (zh) 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20140322850A1 (en) * 2010-04-27 2014-10-30 Orthogonal, Inc. Method for forming an organic device
KR101284709B1 (ko) * 2010-09-20 2013-07-16 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101775726B1 (ko) * 2010-11-26 2017-09-07 엘지디스플레이 주식회사 액정표시장치 제조방법
CN102244009B (zh) * 2011-07-30 2013-02-13 华映光电股份有限公司 薄膜晶体管及其制造方法
CN103887328B (zh) * 2012-12-21 2017-12-22 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
KR102031682B1 (ko) 2012-12-31 2019-10-14 엘지디스플레이 주식회사 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI518917B (zh) 2013-04-12 2016-01-21 元太科技工業股份有限公司 畫素結構
KR20150039003A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 노광 마스크 및 이를 이용한 표시패널의 제조방법
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN107153324B (zh) * 2017-06-22 2019-09-13 深圳市华星光电半导体显示技术有限公司 光罩结构及阵列基板制造方法
CN107919270A (zh) * 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN108711548B (zh) * 2018-05-21 2020-04-10 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013309A (ko) * 2000-08-14 2002-02-20 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR20030065410A (ko) * 2002-01-30 2003-08-06 산요 덴키 가부시키가이샤 반도체 표시 장치 및 그 제조 방법
KR20030094528A (ko) * 2002-06-04 2003-12-18 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100475111B1 (ko) * 2001-12-28 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100760939B1 (ko) * 2003-05-23 2007-09-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013309A (ko) * 2000-08-14 2002-02-20 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR20030065410A (ko) * 2002-01-30 2003-08-06 산요 덴키 가부시키가이샤 반도체 표시 장치 및 그 제조 방법
KR20030094528A (ko) * 2002-06-04 2003-12-18 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
US20080131818A1 (en) 2008-06-05
US7405776B2 (en) 2008-07-29
KR20050068144A (ko) 2005-07-05
US8013946B2 (en) 2011-09-06
US20050142680A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR101031674B1 (ko) 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
US7804550B2 (en) Liquid crystal display device and method of fabricating the same
US6245602B1 (en) Top gate self-aligned polysilicon TFT and a method for its production
US7379136B2 (en) Transflective type liquid crystal display device and method for fabricating the same
JP4455986B2 (ja) 液晶表示素子及びその製造方法
US8163606B2 (en) Method of manufacturing liquid crystal display device
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR101073403B1 (ko) 액정표시소자 및 그 제조방법
US7184107B2 (en) Liquid crystal display device and method of fabricating the same
KR100386003B1 (ko) 반사형 액정 표시장치 및 그 제조방법_
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR100990278B1 (ko) 반사투과형 액정표시장치의 제조방법
KR101003669B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101021719B1 (ko) 액정표시소자 및 그 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR101043991B1 (ko) 액정표시소자 및 그 제조방법
KR101021715B1 (ko) 스토리지 도핑공정을 개선한 액정표시소자의 제조방법
KR100978256B1 (ko) 액정표시소자 및 그 제조방법
KR20060019130A (ko) 액정표시소자 및 그 제조방법
KR100988575B1 (ko) 다결정질 박막트랜지스터를 포함하는 반사형 액정표시장치용 어레이기판과 제조방법
KR20050061858A (ko) 액정표시장치 및 그 제조방법
KR20100055597A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee