KR101499232B1 - 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 - Google Patents
규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR101499232B1 KR101499232B1 KR1020080033175A KR20080033175A KR101499232B1 KR 101499232 B1 KR101499232 B1 KR 101499232B1 KR 1020080033175 A KR1020080033175 A KR 1020080033175A KR 20080033175 A KR20080033175 A KR 20080033175A KR 101499232 B1 KR101499232 B1 KR 101499232B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- region
- transmitting
- laser
- incomplete
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 33
- 230000008025 crystallization Effects 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 41
- 239000010409 thin film Substances 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000002834 transmittance Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910016006 MoSi Inorganic materials 0.000 claims description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000000746 purification Methods 0.000 claims 1
- 238000006356 dehydrogenation reaction Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 규소 결정화용 마스크는 복수의 완전 투광 영역을 포함하는 주 노광부, 복수의 불완전 투광 영역을 포함하는 예비 노광부를 포함하고, 상기 복수의 불완전 투광 영역은 서로 다른 광투과율을 가진다.
규소결정화, 결정화용마스크, 탈수소, 부분투과부
Description
본 발명은 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막 형성 방법에 관한 것이다.
능동형 액정 표시 장치나 유기 발광 표시 장치 등에 스위칭 소자로 사용되는 박막 트랜지스터를 형성하기 위하여 증착하는 규소 박막은 주로 성막 균일도가 우수하고 증착 속도가 빠른 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법을 사용하여 형성한다. SOG(System on Glass)와 같은 제품을 구현하기 위해서는 고이동도의 소자가 요구되므로 현재는 비정질 규소막을 PECVD를 이용해 성막하고 이를 레이저 결정화를 통해 다결정 규소로 변태시킨 후, 이를 이용해 박막 트랜지스터를 제작하는 LTPS(Low Temperature Poly-Si)방법이 양산 공정으로 적용중이다. 그러나 PECVD를 이용해 성막한 비정질 규소막은 증착 중 소스 가스(source gas)로 이용되는 SiH4 와 더불어 캐리어 가스(carrier gas)로 이용되는 H2 로 인해 막내에 다량의 수소를 포함하게 되고, 이렇게 막내에 함유되어 있는 다량의 수소는 레이저 결정화시 순간적으로 높은 에너지의 레이저가 흡수되므로 기화되어 폭발적으로 분출(out-gassing)한다. 따라서 비정질 규소막은 결정화됨과 동시에 수많은 기공(void)을 가지게 되는 문제로 인해 불가피하게 결정화 전에 열처리를 통해 탈수소 공정을 진행한다. 이로 인해 추가 설비 소요와 공정 시간의 증가를 초래함으로써 LTPS 양산에 적지 않은 걸림돌이 되고 있다.
본 발명이 해결하고자 하는 과제는 탈수소화와 결정화를 동시에 구현할 수 있는 규소 결정화 마스크와 이를 이용하는 다결정 규소 박막의 형성 방법을 제안하고자 한다.
본 발명의 한 실시예에 따른 규소 결정화용 마스크는 복수의 완전 투광 영역을 포함하는 주 노광부, 복수의 불완전 투광 영역을 포함하는 예비 노광부를 포함하고, 상기 복수의 불완전 투광 영역은 서로 다른 광투과율을 가진다.
상기 예비 노광부는 상기 주 노광부의 한쪽에 배치되어 있고, 상기 불완전 투광 영역은 상기 주 노광부로부터 멀어질수록 낮은 광투과율을 가질 수 있다.
상기 복수의 불완전 투광 영역은 각각 복수의 투과 개구부를 포함할 수 있으며, 상기 불완전 투광 영역 사이의 광투과율 차이는 상기 투과 개구부 사이의 간격을 달리하여 얻어질 수 있다. 이웃하는 두 개의 상기 불완전 투광 영역을 통과한 광 에 너지의 밀도 차이는 20 내지 60mJ/cm2일 수 있다.
상기 주 노광부는 복수의 완전 투광 영역이 제1 방향으로 일렬로 배열되어 있는 제1 완전 투광 영역열과 상기 제1 완전 투광 영역열에 인접하여 나란하게 배열되어 있는 제2 완전 투광 영역열을 포함할 수 있다.
상기 제1 방향에 수직인 방향을 제2 방향이라 할 때, 상기 불완전 투광 영역의 폭은 상기 완전 투광 영역의 상기 제2 방향 길이와 같거나 클 수 있다.
상기 복수의 불완전 투광 영역은 각각 서로 다른 광투과율의 불완전 투광막을 포함할 수 있고, 상기 불완전 투광막은 막 두께가 달라짐에 따라 서로 다른 광투과율을 가질 수 있다. 이웃하는 두 개의 상기 불완전 투광 영역을 통과한 광 에너지의 밀도 차이는 20 내지 60mJ/cm2일 수 있다.
상기 불완전 투광막은 MoSi, Al2O3, ZrO, SiO2, MgO 중의 적어도 하나를 포함할 수 있다.
한편, 비정질 규소층을 증착하는 단계, 규소 결정화용 마스크의 제1 부분을 통해 상기 비정질 규소층의 제1 영역에 레이저를 제1 세기로 조사하는 제1차 예비 노광 단계, 상기 규소 결정화용 마스크의 제2 부분을 통해 상기 제1차 예비 노광 단계를 거친 상기 비정질 규소층의 제1 영역에 레이저를 제1 세기보다 강한 제2 세기로 조사하는 제2차 예비 노광 단계, 상기 규소 결정화용 마스크의 제3 부분을 통해 상기 제2차 예비 노광 단계를 거친 상기 비정질 규소층의 제1 영역에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저를 조사하는 주 노광 단계를 포함하는 방법을 통해 다결정 규소 박막을 형성할 수 있다.
상기 제2차 예비 노광 단계에서는 상기 제1 영역과 인접한 제2 영역에도 상기 제1 세기로 레이저를 조사할 수 있고, 상기 주 노광 단계에서는 상기 제2 영역에도 상기 제2 세기로 레이저를 조사하고, 상기 제2 영역과 인접한 제3 영역에도 상기 제1 세기로 레이저를 조사할 수 있다.
상기 제2차 예비 노광 단계와 상기 주 노광 단계 사이에 상기 제2 세기보다 강한 제3 세기로 레이저를 조사하는 제3차 예비 노광 단계를 더 포함할 수 있고, 상기 제1 세기 내지 제3 세기는 100~250mJ/cm2의 에너지 밀도 범위에 들 수 있다.
상기 주 노광 단계는 제1차 노광 단계와 제2차 노광 단계를 포함하고, 상기 제1차 노광 단계에서 상기 제1 영역의 일부에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저가 조사되고, 상기 제2차 노광 단계에서 상기 제1 영역의 나머지 일부에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저가 조사될 수 있다.
위에서 설명한 방법을 사용하여 다결정 규소 박막 형성하는 단계, 상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계, 상기 반도체층을 덮는 게이트 절연막을 형성하는 단계, 상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계, 상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계를 포함하는 제조 방법을 통하여 박막 트랜지스터를 제조할 수 있다.
본 발명의 실시예에 따르면, 증착된 비정질 규소막을 용융하여 결정화할 수 있는 정도의 에너지로 레이저를 조사하기 전에 복수의 단계로 점차 높은 에너지의 레이저를 조사하는 예비 노광 단계를 거치도록 함으로써 안정적이고 완전하게 탈수소화 공정을 진행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
그러면 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 규소 결정화용 마스크의 배치도이다.
도 1을 참고하면, 본 실시예에 따른 규소 결정화용 마스크(300)는 주 노광부(S1)와 복수의 예비 노광부(S2, S3, S4)를 가진다.
주 노광부(S1)에는 직사각형 모양의 완전 투광 영역이 복수 개 배치되어 있고, 완전 투광 영역들은 적어도 2열 이상으로 배열되어 있고, 같은 열에 속하는 완전 투광 영역들은 등간격으로 배치되어 있다. 완전 투광 영역은 양측 에지부에 삼각형상 또는 라운드 된 형상을 포함할 수 있다. 투광 영역열의 완전 투광 영역의 세로 방향의 폭이 불투명 영역의 세로 방향의 폭보다 넓게 형성되어 있다. 첫 번째 완전 투광 영역열에 속하는 완전 투광 영역들 사이의 불투명 영역과 대응하는 위치에 두 번째 완전 투광 영역열에 속하는 완전 투광 영역들이 위치한다. 또한 첫 번째 완전 투광 영역열에 속하는 완전 투광 영역들을 연장하면 두 번째 완전 투광 영역열에 속하는 완전 투광 영역들과 일부 중첩되도록 배치되어 있다. 따라서 첫 번째 완전 투광 영역열을 통해 노광하고 규소 결정화용 마스크(300)를 평행 이동하여 두 번째 완전 투광 영역열을 통해 노광하면 모든 부분에 대한 노광이 이루어지고, 첫 번째 완전 투광 영역열을 통해 노광된 부분과 두 번째 완전 투광 영역열을 통해 노광된 부분 사이의 경계 영역은 중복하여 노광된다. 이는 순차적 측면 고상 결정화(Sequential Lateral Solidification: SLS) 과정에서 미결정화 영역 없이 상하로 연장된 결정립 성장을 유도하기 위함이다.
예비 노광부(S2, S3, S4)는 세로 방향(열 방향)으로 길게 형성되어 있는 복수의 개구부를 가지며, 주 노광부(S1)로부터 멀리 위치한 예비 노광부(S2, S3, S4) 일수록 개구부 사이 간격이 넓다. 즉, S2의 개구부 사이 간격이 가장 좁고, S3의 개구부 사이 간격이 그 다음으로 좁으며, S4의 개구부 사이 간격이 가장 넓다. 예비 노광부(S2, S3, S4)의 각 개구부의 너비는 사용될 레이저의 파장에 따라 다르게 정해질 수 있고, 레이저가 회절을 일으킬 수 있을 정도로 좁은 것이 바람직하다. 예비 노광부(S2, S3, S4)의 수효는 4개 이상일 수도 있고, 2개일 수도 있다. 이러한 예비 노광부(S2, S3, S4)에서는 레이저가 모두 투과하지 못하고, 불완전하게 투과한다. 개구부 사이의 간격이 넓을수록 투과하는 레이저의 세기는 약해진다. 따라서 S4를 투과하는 레이저의 세기가 가장 약하고, S3를 투과하는 레이저의 세기가 중간이며, S2를 투과하는 레이저의 세기가 가장 강하다. 그러나 S2를 투과하는 레이저의 세기도 주 노광부(S1)의 완전 투광 영역을 투과하는 레이저의 세기보다는 약하다. 레이저의 세기는 레이저가 전달하는 에너지 밀도와 비례한다. S2를 통과한 레이저의 평균 에너지 밀도와 S3를 통과한 레이저의 평균 에너지 밀도 차이와 S3를 통과한 레이저의 평균 에너지 밀도와 S4를 통과한 레이저의 평균 에너지 밀도 차이는 20 내지 60mJ/cm2일 수 있다. 여기서, 20mJ/cm2 은 마스크상 완전 투광 영역의 배치 효율을 고려하여 얻어진 하한값이고, 60mJ/cm2를 상한으로 하는 것은 그 이상의 에너지 밀도 차이가 주어지면 수소의 급격한 배출로 인해 비정질 규소 박막이 손상될 수 있기 때문이다. 예비 노광부(S2, S3, S4)의 너비(b1, b2, b3)는 주 노광부(S1)의 투광 영역의 길이(a)와 동일하거나 클 수 있다. 예비 노광부의 개구부는 선형 뿐만 아니라 격자형 패턴으로 형성될 수도 있다.
그러면 이러한 규소 결정화용 마스크를 사용하여 비정질 규소막을 결정화하는 공정에 대하여 설명한다. 도 2 내지 도 5는 본 발명의 한 실시예에 따른 규소 결정화용 마스크를 사용하여 비정질 규소막의 결정화 공정을 진행하는 각 단계의 공정 단면도이다.
먼저, 도 2에 나타낸 바와 같이, 기판(10) 위에 PECVD 방법으로 비정질 규소막(25)을 증착하고, 비정질 규소막(25)의 제1 영역 위에 규소 결정화용 마스크(300)의 개구부 사이 간격이 가장 넓은 예비 노광부(S4)를 배치하고, 레이저를 조사한다. 여기서, 규소 결정화용 마스크(300)는 투명 기판(310)과 개구부 및 완전 투광 영역을 가지는 불투명막(320)을 포함한다. 여기서, 불투명막(320)은 MoSi, Al2O3, ZrO, SiO2, MgO 중의 적어도 하나를 포함하는 막일 수 있다. 이 때, 레이저 빔의 단면은 마스크(300) 전체 면과 대응할 수 있다. 레이저는 예비 노광부(S4)를 투과하면서 세기가 약해져 비정질 규소막(25)을 용융하지는 못하고, 비정질 규소막(25)에 포함되어 있는 수소 가스를 분출시켜 부분적인 탈수소화를 진행시킨다.
다음, 도 3에 나타낸 바와 같이, 규소 결정화용 마스크(300)를 이동하여 개구부 사이 간격이 가장 넓은 예비 노광부(S4)를 제1 영역과 인접한 제2 영역 위에 배치한다. 이 때, 제1 영역 위에는 개구부 사이 간격이 S4 다음으로 넓은 예비 노광부(S3)가 배치된다. 이어서 레이저를 조사하면, 제2 영역과 제1 영역의 탈수소화가 동시에 진행된다. 이 때, S3를 투과하는 레이저의 세기가 S4를 투과하는 레이저의 세기에 비하여 강하기 때문에 제1 영역은 더 깊은 부분까지 추가적인 탈수 소화가 이루어진다.
다음, 도 4에 나타낸 바와 같이, 규소 결정화용 마스크(300)를 이동하여 개구부 사이 간격이 가장 넓은 예비 노광부(S4)를 제2 영역과 인접한 제3 영역 위에 배치한다. 이 때, 제2 영역 위에는 S3가 배치되고, 제1 영역 위에는 S2가 배치된다. 이어서 레이저를 조사하면, 제1 영역 내지 제3 영역 모두에서 탈수소화가 동시에 진행된다. S2를 투과하는 레이저의 세기가 S3보다도 강하므로 제1 영역은 비정질 규소막(25)의 하부까지 탈수소화가 이루어져 보다 완전한 탈수소를 진행할 수 있다.
이어서, 도 5에 나타낸 바와 같이, 규소 결정화용 마스크(300)를 이동하여 개구부 사이 간격이 가장 넓은 예비 노광부(S4)를 제3 영역과 인접한 제4 영역 위에 배치한다. 이 때, 제3 영역 위에는 S3가 배치되고, 제2 영역 위에는 S2가 배치되며, 제1 영역 위에는 주 노광부(S1)의 첫 번째 완전 투광 영역열이 배치된다. 이어서 레이저를 조사하면, 제2 영역 내지 제4 영역에서 탈수소화가 진행되고, 제1 영역에서는 주 노광부(S1)의 완전 투광 영역과 대응된 비정질 규소막(25)의 부분이 용융된다. 이후 용융된 비정질 규소막(25)이 응고되면서 다결정화가 진행된다. 응고는 비정질 규소막(25)이 용융된 부분과 용융되지 않은 부분의 경계로부터 시작되므로 다결정 그레인(grain)이 주로 세로 방향으로 길쭉한 모양을 가지게 된다. 이 때, 예비 노광부(S2, S3, S4)를 통한 레이저 조사에 의해 탈수소가 완전하게 이루어졌으므로 다결정화 과정에서는 수소가 분출하지 않는다. 따라서 기공이 없는 우수한 다결정 규소막이 형성된다. 이 때, 탈수소는 500 옹스트롬 두께의 비정질 규소막의 경우 150~200mJ/cm2에서 개시되므로, 탈수소만을 목적으로 하는 예비 노광부(S2, S3, S4)를 통해 조사되는 레이저의 에너지 밀도는 100~250mJ/cm2의 범위 내로 조절할 수 있다. 또한 S2를 통과한 레이저의 평균 에너지 밀도와 S3를 통과한 레이저의 평균 에너지 밀도 차이와 S3를 통과한 레이저의 평균 에너지 밀도와 S4를 통과한 레이저의 평균 에너지 밀도 차이는 20 내지 60mJ/cm2일 수 있다. 여기서, 20mJ/cm2 은 마스크상 완전 투광 영역의 배치 효율을 고려하여 얻어진 하한값이고, 60mJ/cm2를 상한으로 하는 것은 그 이상의 에너지 밀도 차이가 주어지면 수소의 급격한 배출로 인해 비정질 규소 박막이 손상될 수 있기 때문이다.
다음, 규소 결정화용 마스크(300)를 이동하여 제1 영역 위에 주 노광부(S1)의 두 번째 완전 투광 영역열이 배치되도록 하고 레이저를 조사하면, 이전 레이저 조사 단계에서 완전 투광 영역들 사이에 대응되어 레이저를 조사받지 못했던 부분들이 레이저를 조사받게 되어, 제1 영역의 모든 부분이 다결정화된다.
이와 같은, 과정을 반복적으로 수행하면, 비정질 규소막(25) 전체에 대하여 탈수소 후 다결정화를 진행할 수 있다.
이상과 같이, 본 발명의 실시예에 따르면, 점차 높은 에너지의 레이저를 조사하는 복수의 예비 노광 단계를 통해 탈수소 과정이 진행되므로 탈수소가 완전하게 이루어질 수 있다. 또한, 비정질 규소막의 두께에 따라 레이저의 세기가 달라지더라도 레이저의 세기를 복수의 단계로 조절할 수 있어서 수소가 폭발적으로 분 출되는 것을 방지할 수 있다. 따라서 탈수소를 안정적으로 진행할 수 있다.
이상과 같은 방법으로 결정화된 다결정 규소 박막을 사용하여 박막 트랜지스터를 형성한다. 이에 대하여 도 6 내지 도 8을 참고로 하여 설명한다.
우선, 도 6에 나타낸 바와 같이, 탈수소와 함께 결정화를 진행하여 형성된 다결정 규소막(25)을 액티브용 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(20)을 형성하고, 산화 규소(SiO2)나 질화 규소(SiNx)를 증착하여 게이트 절연막(30)을 형성한 다음, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 반도체층(20)의 채널 영역(21) 상부에 게이트 전극(40)을 형성한다. 이어, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 채널 영역(21)을 중심으로 양쪽에 소스 및 드레인 영역(22, 23)을 형성한다.
이어, 도 7에 나타낸 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)을 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성하고, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
다음, 도 8에 나타낸 바와 같이, 절연 기판(10)의 상부에 절연 물질을 적층하여 보호막(70)을 형성하고, 패터닝하여 드레인 전극(63)을 드러내는 접촉 구 멍(72)을 형성한다. 이어서, 보호막(70)의 상부에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
[실시예 2]
도 9는 본 발명의 다른 실시예에 따른 규소 결정화용 마스크의 배치도이다.
도 9의 규소 결정화용 마스크(300)는 예비 노광부(S2, S3, S4, S5)의 레이저 투과율 조절을 불완전 투광막의 두께를 달리함으로써 구현하는 점이 도 1의 규소 결정화용 마스크와 다르다. 즉, 본 실시예에서는 예비 노광부(S2, S3, S4, S5)에 형성되어 있는 불완전 투광막의 두께를 주 노광부(S1)으로부터 멀수록 두껍게 하여 투과하는 레이저의 세기를 약하게 한다. 예비 노광부(S2, S3, S4, S5)의 수효는 2개 또는 3개이거나 5개 이상일 수도 있다. 불완전 투광막은 MoSi, Al2O3, ZrO, SiO2, MgO 중의 적어도 하나를 포함할 수 있다. 기타 주 노광부(S1)에 대한 내용이나 규소 결정화용 마스크(300)를 이용하여 비정질 규소막을 다결정화하는 방법 등은 모두 실시예 1에서 설명한 것과 같다.
본 발명의 기술은 액정 표시 장치는 물론 유기 발광 표시 장치 등의 능동형 표시 장치에 스위칭 소자로 사용되는 다결정 규소 박막 트랜지스터의 제조 공정에도 모두 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 규소 결정화용 마스크의 배치도이고,
도 2 내지 도 5는 본 발명의 한 실시예에 따른 규소 결정화용 마스크를 사용하여 비정질 규소막의 결정화 공정을 진행하는 각 단계의 공정 단면도이고,
도 6 내지 도 8은 본 발명의 한 실시예에 따른 결정화 공정을 통해 형성된 다결정 규소막을 사용하여 박막 트랜지스터 표시판을 제조하는 공정을 보여주는 공정 단면도이고,
도 9는 본 발명의 다른 실시예에 따른 규소 결정화용 마스크의 배치도이다.
Claims (20)
- 복수의 완전 투광 영역을 포함하는 주 노광부,복수의 불완전 투광 영역을 포함하는 예비 노광부를 포함하고, 상기 복수의 불완전 투광 영역은 서로 다른 광투과율을 가지고, 상기 예비 노광부는 상기 주 노광부의 한쪽에 배치되어 있고, 상기 불완전 투광 영역은 상기 주 노광부로부터 멀어질수록 낮은 광투과율을 가지는 규소 결정화용 마스크.
- 삭제
- 제1항에서,상기 복수의 불완전 투광 영역은 각각 복수의 투과 개구부를 포함하는 규소 결정화용 마스크.
- 제3항에서,상기 불완전 투광 영역 사이의 광투과율 차이는 상기 투과 개구부 사이의 간격을 달리하여 얻어지는 규소 결정화용 마스크.
- 제4항에서,이웃하는 두 개의 상기 불완전 투광 영역을 통과한 광 에너지의 밀도 차이는 20 내지 60mJ/cm2인 규소 결정화용 마스크.
- 제5항에서,상기 주 노광부는 복수의 완전 투광 영역이 제1 방향으로 일렬로 배열되어 있는 제1 완전 투광 영역열과 상기 제1 완전 투광 영역열에 인접하여 나란하게 배열되어 있는 제2 완전 투광 영역열을 포함하는 규소 결정화용 마스크.
- 제6항에서,상기 제1 방향에 수직인 방향을 제2 방향이라 할 때, 상기 불완전 투광 영역의 폭은 상기 완전 투광 영역의 상기 제2 방향 길이와 같거나 큰 규소 결정화용 마스크.
- 제1항에서,상기 복수의 불완전 투광 영역은 각각 서로 다른 광투과율의 불완전 투광막을 포함하는 규소 결정화용 마스크.
- 제8항에서,상기 불완전 투광막은 막 두께가 달라짐에 따라 서로 다른 광투과율을 가지는 규소 결정화용 마스크.
- 제9항에서,이웃하는 두 개의 상기 불완전 투광 영역을 통과한 광 에너지의 밀도 차이는 20 내지 60mJ/cm2인 규소 결정화용 마스크.
- 제10항에서,상기 불완전 투광막은 MoSi, Al2O3, ZrO, SiO2, MgO 중의 적어도 하나를 포함하는 규소 결정화용 마스크.
- 제11항에서,상기 주 노광부는 복수의 완전 투광 영역이 제1 방향으로 일렬로 배열되어 있는 제1 완전 투광 영역열과 상기 제1 완전 투광 영역열에 인접하여 나란하게 배열되어 있는 제2 완전 투광 영역열을 포함하는 규소 결정화용 마스크.
- 제12항에서,상기 제1 방향에 수직인 방향을 제2 방향이라 할 때, 상기 불완전 투광 영역의 폭은 상기 완전 투광 영역의 상기 제2 방향 길이와 같거나 큰 규소 결정화용 마 스크.
- 비정질 규소층을 증착하는 단계,규소 결정화용 마스크의 제1 부분을 통해 상기 비정질 규소층의 제1 영역에 레이저를 제1 세기로 조사하는 제1차 예비 노광 단계,상기 규소 결정화용 마스크의 제2 부분을 통해 상기 제1차 예비 노광 단계를 거친 상기 비정질 규소층의 제1 영역에 레이저를 제1 세기보다 강한 제2 세기로 조사하는 제2차 예비 노광 단계,상기 규소 결정화용 마스크의 제3 부분을 통해 상기 제2차 예비 노광 단계를 거친 상기 비정질 규소층의 제1 영역에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저를 조사하는 주 노광 단계를 포함하는 다결정 규소 박막 형성 방법.
- 제14항에서,상기 제2차 예비 노광 단계에서는 상기 제1 영역과 인접한 제2 영역에도 상기 제1 세기로 레이저를 조사하는 다결정 규소 박막 형성 방법.
- 제15항에서,상기 주 노광 단계에서는 상기 제2 영역에도 상기 제2 세기로 레이저를 조사하고, 상기 제2 영역과 인접한 제3 영역에도 상기 제1 세기로 레이저를 조사하는 다결정 규소 박막 형성 방법.
- 제14항에서,상기 제2차 예비 노광 단계와 상기 주 노광 단계 사이에 상기 제2 세기보다 강한 제3 세기로 레이저를 조사하는 제3차 예비 노광 단계를 더 포함하는 다결정 규소 박막 형성 방법.
- 제14항에서,상기 제1 세기 내지 제3 세기는 100~250mJ/cm2의 에너지 밀도 범위에 드는 다결정 규소 박막 형성 방법.
- 제14항에서,상기 주 노광 단계는 제1차 노광 단계와 제2차 노광 단계를 포함하고, 상기 제1차 노광 단계에서 상기 제1 영역의 일부에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저가 조사되고, 상기 제2차 노광 단계에서 상기 제1 영역의 나머지 일부에 상기 비정질 규소층을 용융할 수 있는 세기로 레이저가 조사되는 다결정 규소 박막 형성 방법.
- 제14항의 방법을 사용하여 다결정 규소 박막 형성하는 단계,상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계,상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계,상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033175A KR101499232B1 (ko) | 2008-04-10 | 2008-04-10 | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 |
| US12/407,405 US8052790B2 (en) | 2008-04-10 | 2009-03-19 | Mask for silicon crystallization, method of forming poly-silicon thin film, and manufacturing method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033175A KR101499232B1 (ko) | 2008-04-10 | 2008-04-10 | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090107747A KR20090107747A (ko) | 2009-10-14 |
| KR101499232B1 true KR101499232B1 (ko) | 2015-03-06 |
Family
ID=41164332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080033175A KR101499232B1 (ko) | 2008-04-10 | 2008-04-10 | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8052790B2 (ko) |
| KR (1) | KR101499232B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969250B (zh) * | 2012-11-22 | 2015-08-19 | 京东方科技集团股份有限公司 | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 |
| KR101818721B1 (ko) * | 2015-03-27 | 2018-02-21 | 에이피시스템 주식회사 | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법 |
| WO2018101154A1 (ja) * | 2016-11-30 | 2018-06-07 | 株式会社ブイ・テクノロジー | レーザ照射装置および薄膜トランジスタの製造方法 |
| US10559465B2 (en) * | 2017-07-24 | 2020-02-11 | Applied Materials, Inc. | Pre-treatment approach to improve continuity of ultra-thin amorphous silicon film on silicon oxide |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161389B1 (ko) * | 1995-02-16 | 1999-01-15 | 윤종용 | 마스크 및 이를 사용한 패턴형성방법 |
| KR20040024711A (ko) * | 2002-09-16 | 2004-03-22 | 삼성전자주식회사 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
| KR20040106994A (ko) * | 2003-06-12 | 2004-12-20 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031674B1 (ko) * | 2003-12-29 | 2011-04-29 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 |
-
2008
- 2008-04-10 KR KR1020080033175A patent/KR101499232B1/ko active IP Right Grant
-
2009
- 2009-03-19 US US12/407,405 patent/US8052790B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161389B1 (ko) * | 1995-02-16 | 1999-01-15 | 윤종용 | 마스크 및 이를 사용한 패턴형성방법 |
| KR20040024711A (ko) * | 2002-09-16 | 2004-03-22 | 삼성전자주식회사 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
| KR20040106994A (ko) * | 2003-06-12 | 2004-12-20 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8052790B2 (en) | 2011-11-08 |
| KR20090107747A (ko) | 2009-10-14 |
| US20090258465A1 (en) | 2009-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101287198B1 (ko) | 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR100712648B1 (ko) | 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법 | |
| KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100796758B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| KR100878240B1 (ko) | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| KR101499232B1 (ko) | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 | |
| KR102034136B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101054339B1 (ko) | 다결정용 마스크 및 이를 이용한 규소 결정화 방법 | |
| KR20080073560A (ko) | 박막 트랜지스터 및 그 제조 방법, 이를 구비하는 표시장치 | |
| KR101100875B1 (ko) | 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060089833A (ko) | 결정화용 마스크, 그를 이용하여 형성한 박막 트랜지스터표시판 및 그의 형성 방법 | |
| KR100878243B1 (ko) | 다결정 규소 박막 트랜지스터의 제조 방법 | |
| KR100992143B1 (ko) | 규소 결정화 시스템 및 규소 결정화 방법 | |
| JP2008243843A (ja) | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 | |
| KR20080085503A (ko) | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 | |
| KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
| KR100620140B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100992124B1 (ko) | 표시 장치용 표시판 및 그의 제조 방법 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR100848098B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2014060184A (ja) | 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法 | |
| KR100744398B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 및 이를 이용한액정표시장치의 어레이 기판 제조방법 | |
| KR20060086168A (ko) | 폴리 실리콘 제조용 마스크 및 이를 이용한박막트랜지스터의 제조방법 | |
| KR20040062085A (ko) | 실리콘 결정화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 6 |