KR100796758B1 - 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 - Google Patents

다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 Download PDF

Info

Publication number
KR100796758B1
KR100796758B1 KR1020010070661A KR20010070661A KR100796758B1 KR 100796758 B1 KR100796758 B1 KR 100796758B1 KR 1020010070661 A KR1020010070661 A KR 1020010070661A KR 20010070661 A KR20010070661 A KR 20010070661A KR 100796758 B1 KR100796758 B1 KR 100796758B1
Authority
KR
South Korea
Prior art keywords
slit
mask
regions
width
thin film
Prior art date
Application number
KR1020010070661A
Other languages
English (en)
Other versions
KR20030039653A (ko
Inventor
강명구
김현재
강숙영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010070661A priority Critical patent/KR100796758B1/ko
Priority to CN028226062A priority patent/CN1586013B/zh
Priority to JP2003544821A priority patent/JP4263609B2/ja
Priority to US10/495,673 priority patent/US7217642B2/en
Priority to PCT/KR2002/000111 priority patent/WO2003043093A1/en
Publication of KR20030039653A publication Critical patent/KR20030039653A/ko
Priority to US11/737,245 priority patent/US7781765B2/en
Application granted granted Critical
Publication of KR100796758B1 publication Critical patent/KR100796758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S260/00—Chemistry of carbon compounds
    • Y10S260/35—Crystallization

Abstract

본 발명의 실시예에 따른 다결정 규소용 마스크에는 가로 방향으로 형성되어 있는 슬릿(slit) 패턴이 각각 세로 방향으로 동일한 폭으로 다수 배열되어 있는 제1 내지 제4 슬릿 영역을 가진다. 여기서. 제1 내지 제4 슬릿 영역에 배열되어 있는 슬릿 패턴의 폭은 가로 방향으로 진행할수록 순차적으로 제1 슬릿 영역의 슬릿 패턴 폭(d)의 배수로 증가하는 폭으로 형성되어 있다. 또한, 가로 방향으로 배열되어 있는 슬릿 패턴의 중심선은 동일선상에 위치하며 각각의 영역에 배치되어 있는 각각의 슬릿 패턴은 8*d의 간격으로 배열되어 있다. 여기서는 슬릿 패턴의 폭이 순차적으로 증가하도록 제1 내지 제4 슬릿 영역을 배치하였지만, 반대로 배치할 수도 있으며, 가로 방향으로 배열된 제1 내지 제4 슬릿 영역을 세로 방향으로 배치할 수도 있다.

Description

다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법{a mask for crystallizing polysilicon and a method for forming thin film transistor using the mask}
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,
도 3은 본 발명의 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 도시한 평면도이고,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행할 때 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고,
도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
이 발명은 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로서, 더 자세하게는 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ∼ 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ∼ 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역이 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향 으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정을 반복적으로 마스크의 슬릿을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행할 수 있다.
하지만, 슬릿의 폭이 너무 큰 경우에는 크면 슬릿의 경계면에서부터 자라는 입자들의 결정립이 슬릿의 가운데까지 성장하지 못하고, 슬릿의 중앙부분에서는 동종 핵생성(homogeneous nucleation)에 의해 작은 입자들이 형성될 수 있다. 이러한 문제점을 해결하기 위해 슬릿 패턴을 두 영역으로 분리하여 형성하고, 두 영역의 슬릿 패턴은 서로 엇갈리도록 배치하여 전체 영역에 레이저를 조사하여 결정화하는 방법이 개발되었다.
하지만, 이러한 방식을 사용하더라도 결정 입자의 크기는 슬릿 패턴의 크기 이상으로는 형성할 수 없어 결정립의 크기를 조절하는데는 한계가 있다.
본 발명의 목적은 입자의 크기를 크게 하여 반도체층에서 채널이 형성되는 활성 영역에서는 결정립계를 최소화할 수 있는 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크에는 레이저빔의 투과 영역을 정의하는 슬릿 패턴이 임의 방향에 대하여 순차적으로 증가하거나 감소하는 폭을 가지면서 배열되어 있다.
슬릿 패턴은 적어도 둘 이상의 영역으로 분리되어 배열되어 있으며 각각의 영역에서 슬릿 패턴은 동일한 폭으로 형성되어 있는 것이 바람직하며, 다수의 영역에서 한 방향으로 배열되어 있는 다수의 슬릿 패턴은 동일한 중심선 상에 위치하는 것이 바람직하며, 각각의 영역에서 한 방향으로 배열되어 있는 슬릿 패턴의 폭은 최소의 슬릿 패턴 폭에 대하여 배수의 폭을 가지는 것이 바람직하다.
이러한 마스크를 이용하여 박막 트랜지스터를 제조할 때에는 순차적 고상 결정 공정은 한 방향에 대하여 영역의 폭만큼 마스크를 이동하면서 실시한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고, 2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이다.
도 1에서 보는 바와 같이, 순차적 측면 고상 결정 공정은 슬릿 패턴으로 형성되어 있는 투과 영역(310)을 가지는 마스크(300)를 이용하여 레이저빔을 조사하여 절연 기판의 상부에 형성되어 있는 비정질 규소층(200)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(200)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 그레인은 레이저가 조사된 액상 영역(210)과 레이저가 조사되 지 않은 고상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다. 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되며, 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 레이저빔을 조사하면 그레인의 측면 성장은 계속 진행하여 원하는 정도의 다양한 입자 크기를 결정할 수 있다. 도 2a는 슬릿 패턴이 수평 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸 것으로 그레인은 슬릿 패턴에 대하여 수직하게 성장되어 수직 방향으로 성장하였음을 알 수 있다. 본 발명의 실시예에서는 그레인의 크기를 하는 만큼 수평 또는 수직 방향으로 성장시키기 위해 슬릿 패턴의 폭이 수평 또는 수직 방향에 대하여 순차적으로 증가 또는 감소하면서 배치되어 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 구체적으로 도시한 평면도이다.
도 3에서 보는 바와 같이, 본 발명의 실시예에 따른 다결정 규소용 마스크(100)에는 가로 방향으로 형성되어 있는 슬릿(slit) 패턴(11, 12, 13, 14)이 각각 세로 방향으로 동일한 폭으로 다수 배열되어 있는 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 가진다. 여기서. 제1 내지 제4 슬릿 영역(101, 102, 103, 104)에 배열되어 있는 슬릿 패턴(11, 12, 13, 14)의 폭은 가로 방향으로 진행할수록 순차적으로 제1 슬릿 영역(101)의 슬릿 패턴(11) 폭(d)의 배수로 증가하는 폭으로 형성되어 있다. 또한, 가로 방향으로 배열되어 있는 슬릿 패턴(11, 12, 13, 14)의 중심선은 동일선상에 위치하며 각각의 영역(101, 102, 103, 104)에 배치되어 있는 각각의 슬릿 패턴(11, 12, 13, 14)은 8*d의 간격으로 배열되어 있다. 여기서는 슬릿 패턴(11, 12, 13, 14)의 폭이 순차적으로 증가하도록 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 배치하였지만, 반대로 배치할 수도 있으며, 가로 방향으로 배열된 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 세로 방향으로 배치할 수도 있다. 물론, 슬릿 영역을 추가 또는 감소시켜 최대 슬릿 패턴의 4d 이상 또는 이하로 형성할 수도 있으며, 이러한 조건에 따라 각각의 영역(101, 102, 103, 104)에 형성되어 잇는 슬릿 패턴(11, 12, 13, 14) 사이의 간격도 변한다.
이러한 본 발명의 실시예에 따른 마스크를 이용하여 기판의 상부에 비정질 규소층에 레이저를 조사하여 측면 고상 결절 공정을 실시할 때에는 마스크 길이의 1/4인 슬릿 영역(101, 102, 103, 104)의 폭(A)만큼 이동하면서 레이저를 조사하여 액상 영역을 형성한다. 이때, 임의 위치의 비정질 규소층은 제1 내지 제4 슬릿 영역(101, 102, 103, 104)에 대하여 각각 레이저 조사를 경험하게 되며, 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 통하여 레이저가 조사될 때마다 다결정 규소층의 결정립은 슬릿 패턴의 경계면에 대하여 수직 방향으로 성장한다. 이에 대하여 도 4a 내지 도 4b를 참조하여 구체적으로 설명하기로 한다.
도 4a 내지 도 4b는 도 3의 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정에서 성장하는 그레인의 구조를 공정 순서에 따라 도시한 도면이다.
우선, 제4 슬릿 영역(104)을 통하여 레이저를 조사하는 경우에는 도 4a에서 보는 바와 같이, 제4 슬릿 영역(104)에 대응하는 비정질 규소층은 액상 영역이 형 성되며 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 결정립의 그레인은 1/2*d만큼 성장한다.
이어, 마스크(100)를 A 거리만큼 이동하여 제3 슬릿 영역(103)을 통하여 레이저를 조사하는 경우에는 도 4b에서 보는 바와 같이, 이전의 공정에서 자란 입자가 시드(seed)가 되어 결정립의 그레인은 다시 1/2*d만큼 성장하여 입자의 전체 길이는 d가 된다.
이어, 마스크(100)를 A 거리만큼 각각 이동하여 제2 및 제1 슬릿 영역(103)을 통하여 레이저를 조사하는 경우에는 도 4c 및 도 4d에서 보는 바와 같이 이전의 공정에서 자란 입자가 시드(seed)가 되어 결정립의 그레인은 각각 1/2*d만큼 성장하여 입자의 전체 길이는 3/2*d가 된 다음, 최종적으로는 2*d가 된다.
이와 같이, 마스크(100)를 왼쪽에서 오른쪽으로 이동하면서, 1차 순차적 고상 결정 공정을 실시하면 규소층에는 그레인의 길이가 2d인 입자로 다결정화된 영역과 슬릿 패턴사이에 대응하여 4d의 폭을 가지며 결정화가 이루어지지 않은 영역으로 구성된다. 이어, 결정화가 이루어지지 않은 영역에 제1 내지 제4 슬릿 영역(101, 102, 103, 104)을 대응하도록 마스크(100)를 수직 방향으로 4d만큼 이동한 다음, 오른쪽에서 왼쪽으로 이동하면서 다시 2차 순차적 고상 결정 공정을 실시한다. 이렇게 하면, 1차 순차적 고상 결정 공정에서 형성된 입자가 시드가 되어 2차 순차적 고상 결정 공정에서 다시 그레인의 길이가 2d만큼 성장하여 최종적으로 입자의 길이는 4d가 된다.
앞에서는 입자의 길이를 4d로 형성하는 실시예에 대하여 설명하였지만, 마스 크의 슬릿 패턴 영역을 n으로 배치하고, 도 3에서 보는 바와 같이 슬릿 패턴을 순차적으로 감소하거나 증가하도록 배치하여 순차적 고상 결정을 진행하면 n*d의 길이를 가지는 다결정 규소 입자를 형성할 수 있다.
다음은, 이러한 본 발명의 실시예에 따른 마스크를 이용한 박막 트랜지스터의 제조 방법에 대하여 설명하기 한다.
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고, 도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다. 여기서, 박막 트랜지스터는 화소 전극을 함께 가지는 구조로 예를 들었으나, 본 발명의 박막 트랜지스터의 제조 방법은 액정 패널의 상부에 구동 집적 회로를 설계하기 위한 반도체 소자의 제조 방법에서도 적용한다.
도 5에서 보는 바와 같이, 절연 기판(10)의 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화 규소 (SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극(40)이 형성되어 있다. 게이트 절연막 (30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이 트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구 (52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 층간 절연막(50)은 보호 절연막(70)으로 덮여 있고, 보호 절연막(70)에는 드레인 전극(63)을 드러내는 접촉구(73)가 형성되어 있으며, 보호 절연막(70)의 상부에는 ITO(indium tin oxide) 또는 IZO (indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(80)이 형성되어 접촉구(73)를 통해 드레인 전극(63)과 연결되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 6a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막(25)을 형성한다.
이어, 도 6b에서 보는 바와 같이, 도 3에서 보는 바와 같은 마스크를 이용하여 비정질 규소 박막(25)에 레이저빔을 조사하여 액상 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층 (20)을 형성한다. 이렇게 하면 다결정 규소로 이루어진 반도체층의 그레인을 원하는 만큼 크게 형성할 수 있어 박막 트랜지스터의 전류 이동도를 극대화할 수 있다.
이어, 도 6c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한다. 이어, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(40)을 형성한다.
이어, 도 6c에서 보는 바와 같이, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다. 이때, 소스 및 드레인 영역(22, 23)의 사이는 채널 영역(21)으로 정의된다.
이어, 도 6d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극 (40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 6e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이어, 도 5에서 보는 바와 같이, 그 상부에 보호 절연막(70)을 도포한 후, 패터닝하여 드레인 전극(63)을 드러내는 접촉구(73)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
이처럼, 본 발명에서는 순차적으로 증가하는 폭으로 형성되어 있는 슬릿 패턴이 배열되어 있는 다결정 규소용 마스크를 이용하여 비정질 규소를 결정화함으로 써 원하는 크기의 다결정 규소 입자를 조절하여 반도체층을 형성할 수 있다. 이를 통하여 다결정 규소 박막 트랜지스터의 전류 이동도를 극대화할 수 있다.

Claims (8)

  1. 조사하는 레이저빔의 투과 영역을 정의하며, 한 방향에 대하여 순차적으로 감소하거나 증가하는 폭으로 형성되어 있는 다수의 슬릿 패턴이 배열되어 있는 다결정 규소용 마스크.
  2. 제1항에서,
    상기 슬릿 패턴은 적어도 둘 이상의 영역으로 분리되어 배열되어 있으며 각각의 상기 영역에서 상기 슬릿 패턴은 동일한 폭으로 형성되어 있는 다결정 규소용 마스크.
  3. 제1항에서,
    다수의 상기 영역에서 상기 방향으로 배열되어 있는 다수의 슬릿 패턴은 동일한 중심선 상에 위치하는 다결정 규소용 마스크.
  4. 제3항에서,
    각각의 상기 영역에서 상기 방향으로 배열되어 있는 슬릿 패턴의 폭은 최소의 상기 슬릿 패턴 폭에 대하여 배수의 폭을 가지는 다결정 규소용 마스크.
  5. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    투과 영역을 정의하는 슬릿 패턴이 한 방향에 대하여 순차적으로 감소하거나 증가하는 폭으로 형성되어 있는 슬릿 패턴이 배열되어 있는 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 상기 비정질 규소 박막을 결정화하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계,
    상기 게이트 절연막 또는 상기 층간 절연막을 식각하여 상기 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 소스 및 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  6. 제5항에서,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  7. 제6항에서,
    상기 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 형성하는 박막 트랜지스터의 제조 방법.
  8. 제5항에서,
    상기 슬릿 패턴은 동일한 폭으로 배열되어 있는 다수의 영역을 포함하며, 상기 순차적 측면 고상 결정 공정은 상기 방향에 대하여 상기 영역의 폭만큼 상기 마스크를 이동하면서 실시하는 박막 트랜지스터의 제조 방법.
KR1020010070661A 2001-11-14 2001-11-14 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 KR100796758B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020010070661A KR100796758B1 (ko) 2001-11-14 2001-11-14 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
CN028226062A CN1586013B (zh) 2001-11-14 2002-01-24 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法
JP2003544821A JP4263609B2 (ja) 2001-11-14 2002-01-24 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法
US10/495,673 US7217642B2 (en) 2001-11-14 2002-01-24 Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
PCT/KR2002/000111 WO2003043093A1 (en) 2001-11-14 2002-01-24 A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
US11/737,245 US7781765B2 (en) 2001-11-14 2007-04-19 Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010070661A KR100796758B1 (ko) 2001-11-14 2001-11-14 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법

Publications (2)

Publication Number Publication Date
KR20030039653A KR20030039653A (ko) 2003-05-22
KR100796758B1 true KR100796758B1 (ko) 2008-01-22

Family

ID=19715964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070661A KR100796758B1 (ko) 2001-11-14 2001-11-14 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법

Country Status (5)

Country Link
US (2) US7217642B2 (ko)
JP (1) JP4263609B2 (ko)
KR (1) KR100796758B1 (ko)
CN (1) CN1586013B (ko)
WO (1) WO2003043093A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054339B1 (ko) * 2003-12-04 2011-08-04 삼성전자주식회사 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR20150143508A (ko) * 2013-04-17 2015-12-23 가부시끼가이샤 니혼 세이꼬쇼 레이저광 차폐 부재, 레이저 처리 장치 및 레이저광 조사 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100997971B1 (ko) 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100606450B1 (ko) 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR101052982B1 (ko) * 2004-04-30 2011-07-29 엘지디스플레이 주식회사 평탄도를 향상시키는 실리콘 결정화 방법
JP2006013050A (ja) 2004-06-24 2006-01-12 Sharp Corp レーザビーム投影マスク及びそれを用いたレーザ加工方法、レーザ加工装置
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
TWI274956B (en) 2005-01-07 2007-03-01 Au Optronics Corp Mask and method of manufacturing a polysilicon layer using the same
JP2006190897A (ja) * 2005-01-07 2006-07-20 Sharp Corp 半導体デバイス、その製造方法および製造装置
US20080237593A1 (en) * 2005-01-07 2008-10-02 Junichiro Nakayama Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
CN1300634C (zh) * 2005-01-12 2007-02-14 友达光电股份有限公司 光罩与应用其形成多晶硅层的方法
TWI313769B (en) * 2005-07-15 2009-08-21 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method for crystallizing amorphous silicon by using the same
CN100405546C (zh) * 2005-08-03 2008-07-23 友达光电股份有限公司 用于连续侧向结晶的掩膜及用此掩膜结晶非晶硅层的方法
JP2007207896A (ja) * 2006-01-31 2007-08-16 Sharp Corp レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
KR20070109127A (ko) * 2006-05-09 2007-11-15 삼성전자주식회사 순차적 측면 고상화용 마스크 및 이를 이용한 순차적 측면고상화 방법
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
EP2364809A1 (en) * 2010-02-26 2011-09-14 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
US8993993B2 (en) * 2010-05-11 2015-03-31 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
JP6655301B2 (ja) * 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
JP6666426B2 (ja) * 2016-03-04 2020-03-13 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、及びレーザーアニール方法
CN106876391B (zh) * 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
CN111575648B (zh) 2020-06-23 2022-07-15 京东方科技集团股份有限公司 掩膜板组件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003680A (ko) * 1995-06-15 1997-01-28 김광호 초고속 쌍극성 트랜지스터의 제조 방법
KR19980032781A (ko) * 1996-10-16 1998-07-25 포만제프리엘 멤브레인 마스크 및 그 제조 방법과 이 마스크를 사용하여 마스크 피처 패턴을 생성하는 방법
KR19990066077A (ko) * 1998-01-21 1999-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
KR20000009308A (ko) * 1998-07-23 2000-02-15 윤종용 박막트랜지스터 액정 표시 장치의 제조 방법
KR20010066251A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 폴리실리콘 형성방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6638698B2 (en) * 1999-04-09 2003-10-28 Industrial Technology Research Institute Method for forming a diffusive-type light reflector
KR100710621B1 (ko) * 2000-03-08 2007-04-24 엘지.필립스 엘시디 주식회사 박막트랜지스터형 어레이기판의 액티브층 제조방법
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US20020102821A1 (en) * 2001-01-29 2002-08-01 Apostolos Voutsas Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
JP3945805B2 (ja) 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
US6664147B2 (en) * 2001-02-28 2003-12-16 Sharp Laboratories Of America, Inc. Method of forming thin film transistors on predominantly <100> polycrystalline silicon films
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100831227B1 (ko) * 2001-12-17 2008-05-21 삼성전자주식회사 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
US6777276B2 (en) * 2002-08-29 2004-08-17 Sharp Laboratories Of America, Inc. System and method for optimized laser annealing smoothing mask
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100737535B1 (ko) * 2003-12-29 2007-07-10 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003680A (ko) * 1995-06-15 1997-01-28 김광호 초고속 쌍극성 트랜지스터의 제조 방법
KR19980032781A (ko) * 1996-10-16 1998-07-25 포만제프리엘 멤브레인 마스크 및 그 제조 방법과 이 마스크를 사용하여 마스크 피처 패턴을 생성하는 방법
KR19990066077A (ko) * 1998-01-21 1999-08-16 윤종용 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
KR20000009308A (ko) * 1998-07-23 2000-02-15 윤종용 박막트랜지스터 액정 표시 장치의 제조 방법
KR20010066251A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 폴리실리콘 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054339B1 (ko) * 2003-12-04 2011-08-04 삼성전자주식회사 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR20150143508A (ko) * 2013-04-17 2015-12-23 가부시끼가이샤 니혼 세이꼬쇼 레이저광 차폐 부재, 레이저 처리 장치 및 레이저광 조사 방법
KR102214156B1 (ko) 2013-04-17 2021-02-09 가부시끼가이샤 니혼 세이꼬쇼 레이저광 차폐 부재, 레이저 처리 장치 및 레이저광 조사 방법

Also Published As

Publication number Publication date
US7781765B2 (en) 2010-08-24
CN1586013B (zh) 2010-05-12
CN1586013A (zh) 2005-02-23
WO2003043093A1 (en) 2003-05-22
US20050079693A1 (en) 2005-04-14
KR20030039653A (ko) 2003-05-22
US20070187846A1 (en) 2007-08-16
JP2005510063A (ja) 2005-04-14
US7217642B2 (en) 2007-05-15
JP4263609B2 (ja) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR101263652B1 (ko) 평판 표시 장치 및 이의 제조 방법
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR100767380B1 (ko) 박막 트랜지스터
KR20070113743A (ko) 박막 트랜지스터, 이를 갖는 어레이 기판 및 이의 제조방법
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법
KR20050062156A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100084899A (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12