KR101348759B1 - 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 - Google Patents

결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101348759B1
KR101348759B1 KR1020040003216A KR20040003216A KR101348759B1 KR 101348759 B1 KR101348759 B1 KR 101348759B1 KR 1020040003216 A KR1020040003216 A KR 1020040003216A KR 20040003216 A KR20040003216 A KR 20040003216A KR 101348759 B1 KR101348759 B1 KR 101348759B1
Authority
KR
South Korea
Prior art keywords
thin film
slit
mask
region
forming
Prior art date
Application number
KR1020040003216A
Other languages
English (en)
Other versions
KR20050075213A (ko
Inventor
강명구
이재복
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020040003216A priority Critical patent/KR101348759B1/ko
Priority to US11/029,011 priority patent/US7858450B2/en
Priority to TW100139849A priority patent/TWI446408B/zh
Priority to JP2005001267A priority patent/JP4880225B2/ja
Priority to TW094100404A priority patent/TWI368256B/zh
Priority to CN2005100640314A priority patent/CN1655056B/zh
Priority to CNA200910006773XA priority patent/CN101504934A/zh
Publication of KR20050075213A publication Critical patent/KR20050075213A/ko
Priority to JP2011231545A priority patent/JP5613131B2/ja
Application granted granted Critical
Publication of KR101348759B1 publication Critical patent/KR101348759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는 절연 기판의 상부에 비정질 규소 박막을 형성한 다음, 비정질 규소 박막을 다결정 규소 박막으로 결정화한다. 이어, 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하면서 채널 영역을 정의한 다음, 게이트 전극을 덮는 제1 층간 절연막을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한 다음, 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성한다. 이어, 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 이때, 다결정 규소 박막 결정화 단계는 마스크를 이용한 순차적 고상 결정화 공정으로 실시하며, 순차적 고상 결정화 공정에서 다결정 규소의 주 결정립은 채널 영역의 경계와 평행하지 않게 형성하며 이를 위하여 마스크의 슬릿은 곡선의 경계를 가지는 호 모양을 이룬다.
비정질, 고상결정, 박막 트랜지스터, 채널, 주결정립

Description

결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법{MASK FOR SOLIDIFICATION, AND METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR}
도 1은 마스크의 슬릿에 레이저를 통과시켜 비정질 규소를 다결정 규소로 결정화하는 공정을 개략적으로 도시한 개략도이고,
도 2는 본 발명의 실시예에 따른 마스크의 구조를 도시한 평면도이고,
도 3은 본 발명의 실시예에 따른 마스크를 이용한 순차적 측면 고상 결정화 공정을 도시한 공정도이고,
도 4는 본 발명의 실시예에 따른 순차적 측면 고상 결정화 공정에서 결정화된 다결정 규소의 결정립 모양을 도시한 도면이고,
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 개략적으로 도시한 단면도이고,
도 6은 본 발명의 실시예에 따른 박막 트랜지스터의 제조 공정에서 게이트 전극과 다결정 규소의 주 결정립의 구조를 도시한 배치도이고,
도 7a 내지 도 7e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
이 발명은 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다.
유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다.
이러한 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소 를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.
현재 낮은 융점을 가지는 유리 기판 상부에 다결정 규소의 박막을 결정화하여 형성하는 방법 중 가장 많이 쓰이는 방법은 엑시머 레이저 어닐닝(eximer laser annealing)하는 기술로, 직접 비정질 규소가 흡수하는 파장대의 엑시머 레이저를 조사하여 비정질 규소를 1400℃ 정도의 온도로 용융시켜 다결정으로 결정화한다. 이때, 결정립의 크기는 3,000-5,000Å 정도로 비교적 균일한 입자 크기로 형성되며, 경정화되는 시간은 30-200 ns에 불과하여 유기 기판에는 손상을 주지 않는다. 하지만, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키거나 입자의 미세 구조를 조절하지 못하는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 마스크의 투과 영역(슬릿)에 레이저빔을 통과시켜 비정질 규소를 완전히 녹여 슬릿 모양의 액상 영역을 형성하면, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되며, 주 결정립(main grain boundary)이 형성된다.
이러한 순차적 측면 고상 결정화 공정을 통하여 결정화된 다결정 규소층은 결정립의 성장 방향에 대하여 수직한 주 결정립(main grain boundary)을 가지는데, 박막 트랜지스터의 특성을 확보하기 위해 주 결정립에 수직 방향으로 박막 트랜지스터의 채널이 형성되도록 박막 트랜지스터의 게이트 전극과 소스 영역 및 드레인 영역을 배치한다.
하지만, 이러한 순차적 측면 고상 결정화 공정을 통하여 결정화된 다결정 규소의 박막 트랜지스터는 우수한 특성을 가지지만 박막 트랜지스터간의 편차가 존재하는 단점을 가지고 있다. 이는 다결정 규소층에 형성된 주 결정립의 경계와 채널의 경계선 사이의 거리가 박막 트랜지스터마다 다르기 때문에 박막 트랜지스터의 문턱 전압 및 이동도가 불균일하게 나타나기 때문이다.
본 발명의 목적은 박막 트랜지스터의 특성을 균일하게 확보할 수 있는 결정화용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법을 제공하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 레이저빔이 투과되는 투과 영역을 정의하는 슬릿은 곡선의 경계선을 가지며, 이러한 슬릿을 가지는 마스크를 이용한 박막 트랜지스터 제조 방법에서는 순차적 측면 고상 결정을 실시하여 박막 트랜지스터의 채널 영역 경계선과 평행하지 않도록 다결정 규소의 주 결정립을 곡선 모양으로 형성한다.
본 발명의 실시예에 따른 마스크는 결정화 공정에서 레이저빔을 국부적으로 투과시키기 위해 투과 영역을 정의하는 슬릿을 가지는 결정화용 마스크로서, 슬릿의 경계는 곡선으로 이루어져 있다.
이때, 슬릿은 호 모양으로 이루어질 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는 절연 기판의 상부에 비정질 규소 박막을 형성한 다음, 비정질 규소 박막을 다결정 규소 박막으로 결정화한다. 이어, 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 반도체층을 덮는 게이트 절연막을 형성한 다음, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하면서 채널 영역을 정의한 다음, 게이트 전극을 덮는 제1 층간 절연막을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한 다음, 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성한다. 이어, 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 이때, 다결정 규소 박막 결정화 단계는 마스크를 이용한 순차적 고상 결정화 공정으로 실시하며, 순차적 고상 결정화 공정에서 다결정 규소의 주 결정립은 채널 영역의 경계와 평행하지 않게 형성한다.
마스크는 레이저빔을 국부적으로 투과시키는 투과 영역을 정의하며 곡선의 경계를 가지는 슬릿을 가지는 것이 바람직하며, 슬릿은 호 모양의 경계를 가진다. 또한, 마스크는 제1 및 제2 영역을 포함하며, 제1 영역과 제2 영역의 슬릿은 교대로 배치되어 있는 것이 바람직하다.
이러한 박막 트랜지스터의 제조 방법에서는 소스 영역 및 드레인 영역과 채널 영역 사이에 저농도 도핑 영역을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 결정화용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
순차적 측면 고상 결정(sequential lateral solidification) 공정에서는, 슬릿으로 투과 영역을 정의하는 마스크를 이용하여 레이저빔을 투과 영역을 통과시켜 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 액상 영역을 형성한 다음 고상 영역의 경계면에 수직하게 그레인을 성장시켜 비정질 규소를 다결정 규소로 결정화한다. 본 발명의 실시예에서는 레이저빔이 투과되는 투과 영역을 정의하는 슬릿은 곡선의 경계선을 가진다. 이러한 마스크를 이용한 순차적 고상 결정화 방법에서는 다결정 규소의 주 결정립은 슬릿의 경계 모양을 따른 곡선 모양으로 형성된다. 이에 대하여 구체적으로 도면을 참조하여 설명하기로 한다.
도 1은 마스크의 슬릿에 레이저를 통과시켜 비정질 규소를 다결정 규소로 결정화하는 공정을 개략적으로 도시한 개략도이고, 도 2는 본 발명의 실시예에 따른 마스크의 구조를 도시한 평면도이고, 도 3은 본 발명의 실시예에 따른 마스크를 이용한 순차적 측면 고상 결정화 공정을 도시한 공정도이고, 도 4는 본 발명의 실시예에 따른 순차적 측면 고상 결정화 공정에서 결정화된 다결정 규소의 결정립 모양을 도시한 도면이다.
도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서는 슬릿(310)으로 형성되어 있는 마스크(300)의 투과 영역에 레이저빔을 투과시켜 절연 기판의 상부에 형성되어 있는 비정질 규소층(200)을 국부적으로 완전히 녹여 슬릿(310)에 대응하는 비정질 규소층(200)에 액상 영역(210)을 형성한 다. 이때, 본 발명의 실시예에 따른 마스크(300)의 슬릿(310)은 곡선으로 이루어진 경계(312)를 가져 슬릿은 호 모양으로 이어지며, 이는 주 결정립(212, 도 4 참조)을 곡선으로 형성하여 박막 트랜지스터의 특성을 균일하게 확보하기 위함이며, 이에 대해서는 이후에 구체적으로 설명하기로 한다.
이러한 순차적 측면 고상 결정화 공정에서, 액상의 비정질 규소는 서서히 냉각되면서 다결정 규소로 결정화되는데, 다결정 규소의 결정립(211)은 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다. 결정립(211, 도 4 참조)들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되어 주 결정립(212, 도 4 참조)이 형성되며, 이러한 순차적 측면 고상 결정화 공정에서 마스크(300)를 결정립(211)의 성장 방향으로 이동하면서 결정립(211)을 원하는 만큼 성장시켜 다양한 크기로 주 결정립(212)을 형성할 수 있다.
하나의 예로, 주 결정립(212)의 크기를 마스크(300)의 슬릿(310)의 폭만큼 성장시키기 위해서 순차적 측면 고상 결정 공정에서는 도 2에서 보는 바와 같이 투과 영역을 정의하는 슬릿(310)은 두 영역(301, 302)으로 나뉘어 배치되어 있으며, 서로 다른 두 영역(301, 302)에서 엇갈리게 배치되어 있다.
도 3에서 보는 바와 같이 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서는 마스크(300)를 기판에 대하여 가로(x축) 방향으로 영역(301, 302)의 폭만큼 이동하면서 샷(shot) 단위로 레이저빔을 조사하는데, 두 영역(301, 302)에서 서로 엇갈리게 배치되어 있는 슬릿(310)을 통하여 레이저빔은 y축 방향으로 연속적 으로 조사된다.
이때, 도 4에서 보는 바와 같이 결정립(211)은 액상 영역과 고상 영역의 경계에 대하여 수직하게 성장하는데, 액상 영역의 중앙에서 서로 만나면 멈추게 되어 주 결정립(212)이 형성되는데, 주 결정립(212) 또한 슬릿(310)의 경계와 같이 곡선으로 형성된다. 이러한 마스크를 이용한 순차적 고상 결정 공정을 이용한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는 주 결정립(212)을 곡선으로 형성함으로써 박막 트랜지스터의 특성을 균일하게 확보할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명한다.
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 개략적으로 도시한 단면도이고, 도 6은 본 발명의 실시예에 따른 박막 트랜지스터의 제조 공정에서 게이트 전극과 다결정 규소의 주 결정립의 구조를 도시한 배치도이고, 도 7a 내지 도 7e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
도 5에서 보는 바와 같이, 절연 기판(110)의 채널 영역(154)과 채널 영역(154)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(153, 155)을 가지며 다결정 규소로 이루어진 반도체층(150)이 형성되어 있다. 이때, 도 6에서 보는 바와 같이 게이트 전극(124)은 다결정 규소의 주 결정립(152) 방향에 거의 평행하게 배치하여 박막 트랜지스터의 특성을 극대화할 수 있다. 즉, 소스 영역(153)과 드레인 영역(155) 사이에서 형성되는 채널 영역(154)에 최소의 주 결정립(152)이 지나도록 배치하여 박막 트랜지스터의 이동도를 극대화시킬 수 있다. 이때, 다결정 규소의 주 결정립(152)은 앞에서 설명한 바와 같이 곡선으로 이루어져 있어 게이트 전극(124)의 경계 즉, 채널 영역(154)의 경계와 평행하지 않아 다양한 간격을 가지고 있다. 그러므로, 다수의 박막 트랜지스터가 다양한 위치에 배치되더라도 각 박막 트랜지스터의 주 결정립(152)과 소스 및 드레인 영역(153, 155)에 의해 정의되는 채널 영역(154)의 경계 사이의 거리에 의해 박막 트랜지스터의 특성은 변하지 않는다. 따라서, 다수의 박막 트랜지스터의 특성을 균일하게 확보할 수 있다.
여기서, 소스 및 드레인 영역(153, 155)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있으며, 채널 영역(154)과 소스 및 드레인 영역(153, 155) 사이에는 불순물이 저농도로 도핑되어 있는 저농도 영역이 형성될 수 있다.
기판(110)의 상부에는 반도체층(150)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(140)이 형성되어 있으며, 채널 영역(154) 상부의 게이트 절연막(140) 상부에는 주사 신호 또는 스캐닝 신호등을 전달하는 게이트선(도시하지 않음)의 일부인 게이트 전극(124)이 형성되어 있다.
게이트 절연막(140)의 상부에는 게이트 전극(124)을 덮는 층간 절연막(130)이 형성되어 있으며 게이트 절연막(140)과 층간 절연막(130)은 반도체층(150)의 소스 및 드레인 영역(153, 155)을 드러내는 접촉구(143, 145)를 가지고 있다.
층간 절연막(130)의 상부에는 접촉구(143)를 통하여 소스 영역(153)과 연결 되어 있는 소스 전극(173)과 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하며 접촉구(145)를 통하여 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
층간 절연막(130)은 보호 절연막(180)으로 덮여 있고, 보호 절연막(180)에는 드레인 전극(1753)을 드러내는 접촉구(185)가 형성되어 있으며, 보호 절연막(180)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(190)이 형성되어 접촉구(185)를 통해 드레인 전극(175)과 연결되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터는 액정 표시 장치 또는 유기 발광 표시 장치 등의 표시 장치에서 각각의 화소를 구동하는 스위칭 박막 트랜지스터로 사용될 수 있으며, 전류를 제어하는 구동 박막 트랜지스터 등으로 사용될 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 7a에서 보는 바와 같이 기판(110)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 비정질 규소 박막(150)을 형성한다. 이어, 곡선의 경계를 가지는 슬릿을 가지는 마스크를 이용한 순차적 고상 결정 공정을 실시하여 비정질 규소 박막을 결정화하여 곡선의 주 결정립을 가지는 다결정 규소층(25)을 형성한다. 이때, 하나의 예로 도 2에서 보는 바와 같은 마스크를 이용하여 결정화하여 박막 트랜지스터의 특성을 균일하게 확보한다.
이어, 도 7b에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정으로 다결정 규소층(150)을 패터닝하여 다결정 규소의 반도체층(150)을 형성한다.
이어, 도 7c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(140)을 형성한다. 이어, 알루미늄 또는 알루미늄 합금 등과 같이 저저항 도전 물질을 포함하는 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(124)을 형성한다.
이어, 도 7c에서 보는 바와 같이, 게이트 전극(124)을 마스크로 하여 반도체층(150)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(153, 155)을 형성한다. 이때, 소스 및 드레인 영역(153, 155)의 사이는 채널 영역(154)으로 정의되며, 소스 및 드레인 영역(153, 155)과 채널 영역(154) 사이에 저농도 도핑 영역을 추가로 형성할 수 있다.
이어, 도 7d에서 보는 바와 같이, 게이트 절연막(140)의 상부에 게이트 전극(124)을 덮는 층간 절연막(130)을 형성한 다음, 게이트 절연막(140)과 함께 패터닝하여 반도체층(150)의 소스 영역 및 드레인 영역(153, 155)을 드러내는 접촉구(143, 145)를 형성한다.
이어, 도 7e에서 보는 바와 같이, 절연 기판(110)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(143, 145)를 통하여 소스 및 드레인 영역(153, 155)과 각각 연결되는 소스 및 드레인 전극(173, 175)을 형성한다. 이때, 소스 전극(173)과 연결되며 화상 신호를 전달하는 데이터선을 추가로 형성할 수 있다.
이어, 도 6에서 보는 바와 같이, 그 상부에 보호 절연막(180)을 도포한 후, 패터닝하여 드레인 전극(175)을 드러내는 접촉구(185)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.
이처럼, 본 발명에서는 곡선의 경계를 가지는 슬릿을 이용하여 다결정 규소의 주 결정립을 곡선으로 형성하여 각각의 박막 트랜지스터의 채널 영역 경계와의 거리를 평행하지 않도록 형성함으로써 박막 트랜지스터의 특성을 균일하게 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (7)

  1. 결정화 공정에서 레이저빔을 국부적으로 투과시키기 위해 복수의 투과 영역을 정의하는 복수의 슬릿을 가지는 결정화용 마스크로서,
    상기 복수의 슬릿은 일정한 간격을 두고 제1 방향으로 배열되어 있고,
    상기 복수의 슬릿은 서로 이웃하는 제1 슬릿 및 제2 슬릿을 포함하고,
    상기 제1 슬릿은 일정한 간격을 두고 서로 나란하게 뻗으며 각각 곡선으로 이루어져 있는 한 쌍의 제1 경계를 포함하고,
    상기 제2 슬릿은 일정한 간격을 두고 서로 나란하게 뻗으며 각각 곡선으로 이루어져 있는 한 쌍의 제2 경계를 포함하고,
    상기 한 쌍의 제1 경계 중 하나와 상기 한 쌍의 제2 경계 중 하나는 상기 제1 방향으로 서로 마주하며 나란히 뻗는
    결정화용 마스크.
  2. 제1항에서,
    상기 슬릿은 호 모양으로 이루어진 결정용 마스크.
  3. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    상기 비정질 규소 박막을 다결정 규소 박막으로 결정화하는 단계,
    상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하면서 채널 영역을 정의하는 단계,
    상기 게이트 전극을 덮는 제1 층간 절연막을 형성하는 단계,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    상기 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성하는 단계,
    상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하며,
    상기 다결정 규소 박막 결정화 단계는 마스크를 이용한 순차적 고상 결정화 공정으로 실시하며, 상기 순차적 고상 결정화 공정에서 상기 다결정 규소의 주 결정립은 상기 채널 영역의 경계에 대해서 기울어지게 형성하는 박막 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 마스크는 레이저빔을 국부적으로 투과시키는 투과 영역을 정의하며 곡선의 경계를 가지는 슬릿을 가지는 박막 트랜지스터의 제조 방법.
  5. 제4항에서,
    상기 슬릿은 호 모양의 경계를 가지는 박막 트랜지스터의 제조 방법.
  6. 제5항에서,
    상기 마스크는 제1 영역 및 제2 영역을 포함하며,
    상기 제1 영역의 슬릿과 제2 영역의 슬릿은 서로 어긋나게 배열되어 있는 박막 트랜지스터의 제조 방법.
  7. 제4항에서,
    상기 소스 영역 및 드레인 영역과 상기 채널 영역 사이에 저농도 도핑 영역 을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
KR1020040003216A 2004-01-06 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 KR101348759B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020040003216A KR101348759B1 (ko) 2004-01-16 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
US11/029,011 US7858450B2 (en) 2004-01-06 2005-01-05 Optic mask and manufacturing method of thin film transistor array panel using the same
TW100139849A TWI446408B (zh) 2004-01-06 2005-01-06 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法
JP2005001267A JP4880225B2 (ja) 2004-01-06 2005-01-06 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
TW094100404A TWI368256B (en) 2004-01-06 2005-01-06 Optic mask and manufacturing method of thin film transistor array panel using the same
CN2005100640314A CN1655056B (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CNA200910006773XA CN101504934A (zh) 2004-01-06 2005-01-06 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
JP2011231545A JP5613131B2 (ja) 2004-01-06 2011-10-21 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040003216A KR101348759B1 (ko) 2004-01-16 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050075213A KR20050075213A (ko) 2005-07-20
KR101348759B1 true KR101348759B1 (ko) 2014-01-14

Family

ID=37263536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003216A KR101348759B1 (ko) 2004-01-06 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101348759B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법

Also Published As

Publication number Publication date
KR20050075213A (ko) 2005-07-20

Similar Documents

Publication Publication Date Title
KR101230299B1 (ko) 박막 트랜지스터 표시판
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
KR101263652B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100767380B1 (ko) 박막 트랜지스터
KR101032944B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20050057923A (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR101032940B1 (ko) 박막 트랜지스터 표시판
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
KR101018749B1 (ko) 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR100992143B1 (ko) 규소 결정화 시스템 및 규소 결정화 방법
KR20050063015A (ko) 박막 트랜지스터의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120419

Effective date: 20130930

Free format text: TRIAL NUMBER: 2012101003668; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120419

Effective date: 20130930

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6