JP4880225B2 - 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 - Google Patents

結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP4880225B2
JP4880225B2 JP2005001267A JP2005001267A JP4880225B2 JP 4880225 B2 JP4880225 B2 JP 4880225B2 JP 2005001267 A JP2005001267 A JP 2005001267A JP 2005001267 A JP2005001267 A JP 2005001267A JP 4880225 B2 JP4880225 B2 JP 4880225B2
Authority
JP
Japan
Prior art keywords
region
slit
semiconductor layer
forming
optical mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005001267A
Other languages
English (en)
Other versions
JP2005197746A (ja
Inventor
義 振 鄭
明 求 姜
在 馥 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040000547A external-priority patent/KR101152115B1/ko
Priority claimed from KR1020040003216A external-priority patent/KR101348759B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005197746A publication Critical patent/JP2005197746A/ja
Application granted granted Critical
Publication of JP4880225B2 publication Critical patent/JP4880225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、非晶質シリコンを多結晶シリコンに結晶化する結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法に関する。
一般に、ケイ素は結晶状態によって非晶質シリコン（amorphous silicon）と結晶質シリコン（crystalline silicon）に分けられる。非晶質シリコンは低い温度で蒸着して薄膜（thin film）を形成することが可能であり、主に、低い融点を有するガラスを基板として用いる表示装置のスイッチング素子の半導体層に多く使われる。
しかし、非晶質シリコン薄膜は、低い電界効果移動度などの問題で表示素子の駆動回路に適用するには困難さがあった。このため、高い電界効果移動度と高周波動作特性及び低い漏洩電流（leakage current）の電気的特性を有する多結晶シリコン（poly crystalline silicon）の応用が要求されている。
このような多結晶シリコンを形成する方法は、ＥＬＡ（eximer laser anneal；以下、ＥＬＡと言う）、炉熱処理（chamber anneal）などがあり、近来、レーザーでケイ素結晶の側面成長を誘導して多結晶シリコンを製造するＳＬＳ（sequential lateral solidification：以下、ＳＬＳと言う）方法が提案された。
ＳＬＳ方法は、ケイ素粒子が液状領域と固形状領域の境界面においてその境界面に対し垂直方向に成長するという特性を利用するものである。即ち、ケイ素を液状に溶かすためのエネルギーを有するレーザービームをマスクに形成されているスリットの透過領域を通過させ、ケイ素粒子を所定長さの分だけ側面成長させることによって非晶質シリコンを結晶化するものである。
このような多結晶化工程において、結晶粒の成長方向によって薄膜トランジスタの特性が変わるため、結晶粒の成長方向が均一であることが好ましい。
ところが、スリットが光マスクの移動方向に対し任意の角度で設けられているときには、ショット（shot）の境界部分において非晶質シリコンが結晶化されない部分が生じることがあり、このことは、マスクの整列誤差が発生する場合は著しく現れる。前記部分に薄膜トランジスタの半導体層などが位置する場合には、画素不良などが生じ、表示特性を低下させる問題点が発生する。
本発明は、前記問題点を解決するためのものであって、薄膜トランジスタの特性を均一に確保できる結晶化用光マスク及びそれを利用した薄膜トランジスタ表示板の製造方法を提供する。
前記目的を達成するための本願第１発明による結晶化用光マスクは、
非晶質シリコンを結晶化する結晶化工程においてレーザービームを局部的に照射するための結晶化用光マスクであって、
前記光マスクは、レーザービームが透過する透光領域を定義するスリットが一定に配列されている第１スリット領域を含み、
前記第１スリット領域のスリットは前記結晶化工程で前記マスクの移動方向に対し一定角度で傾斜して設けられ、
前記第１スリット領域は、第１の長さを有する第１スリットと前記第１の長さより長い第２の長さを有する第２スリットとを含み、
前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い、。
スリットの長さを異ならせることで光マスクの移動時に整列誤差が生じても非晶質シリコンを全て結晶化できる。よって、薄膜トランジスタの特性が向上し、薄膜トランジスタの信頼性が向上する。
第２の長さが第１の長さより整列後差分長いので、整列誤差が生じてもショットの境界部分に位置する非晶質シリコンを完全に結晶化することができる。
本願第２発明は、第１発明において、レーザービームが透過する投光領域を定義するスリットが一定に配列されている第２スリット領域をさらに含み、前記第１スリット領域のスリットと前記第２スリット領域のスリットとはずらして配列されている。
前記他の目的を達成するための本願第３発明による薄膜トランジスタ表示板の製造方法は、
絶縁基板上に非晶質シリコン膜を形成する段階、
前記非晶質シリコン膜に第１の長さの第１スリット及び第２の長さの第２スリットを含む光マスクにおいて、前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い光マスクを通じてショット毎に前記非晶質シリコン膜にレーザーを照射し、第１方向及び前記第１方向とは反対の第２方向に前記ショットを移動する段階を反復実施して多結晶シリコン膜を形成する段階、
前記多結晶シリコン膜をパターニングして半導体層を形成する段階、
前記半導体層を覆うようにゲート絶縁膜を形成する段階、
前記ゲート絶縁膜上に前記半導体層と一部が重なるゲート線を形成する段階、
前記半導体層の所定領域に導電型不純物を高濃度にドーピングしてソース領域及びドレイン領域を形成する段階、
前記ゲート線及び半導体層を覆うように第１層間絶縁膜を形成する段階、
前記第１層間絶縁膜上に前記ソース領域と連結されるソース電極を有するデータ線及び前記ドレイン領域と連結されるドレイン電極を形成する段階、
前記データ線及びドレイン電極上に第２層間絶縁膜を形成する段階、
前記第２層間絶縁膜上に前記ドレイン電極と連結される画素電極を形成する段階を含み、
前記第１及び第２スリットは前記光マスクの移動方向に対し所定角度ほど傾斜して配列されている。
本願第４発明は、第３発明において、半導体層に導電型不純物をソース及びドレイン領域よりも低濃度にドーピングして低濃度ドーピング領域を形成する段階をさらに含むことができる。低濃度ドーピング領域１５２は、漏洩電流やパンチスルー（punch through）現象の発生を防止する。
本願第５発明は、第３発明において、絶縁基板と半導体層の間に遮断膜を形成する段階をさらに含むことができる。
本願第６発明は、第３発明において、前記光マスクの移動方向が異なるショットの境界部分において、前記第１スリットによる前記レーザービームの照射領域と、前記第２スリットによる前記レーザービームの照射領域と、が互いに一部重畳する。
本願第７発明は、第４発明において、光マスクは第１スリット及び第２スリットを有する第１領域と第２領域を有し、第１領域と第２領域のスリットはずらして配列されることが好ましい。
本願第８発明は、
絶縁基板上に非晶質シリコン膜を形成する段階、
前記非晶質シリコン膜に第１の長さの第１スリット及び第２の長さの第２スリットを含む光マスクにおいて、前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い光マスクを通じてショット毎に前記非晶質シリコン膜にレーザーを照射し、第１方向及び前記第１方向とは反対の第２方向に前記ショットを移動する段階を反復進行して多結晶シリコン膜を形成する段階、
前記多結晶シリコン膜をパターニングして半導体層を形成する段階、
前記半導体層を覆うようにゲート絶縁膜を形成する段階、
前記ゲート絶縁膜上に前記半導体層と一部分が重畳するゲート線及びデータ金属片を形成する段階、
前記半導体層の所定領域に導電型不純物を高濃度にドーピングしてソース領域及びドレイン領域を形成する段階、
前記半導体層を覆うように層間絶縁膜を形成する段階、
前記層間絶縁膜上に前記ソース領域及び前記データ金属片と連結されるデータ連結部、前記ドレイン領域と連結される画素電極を形成する段階を含み、
前記第１及び第２スリットは前記光マスクの移動方向に対し所定角度ほど傾斜して配列されている。
本願第９発明は、第８発明において、前記半導体層に導電型不純物を前記ソース及びドレイン領域より低濃度にドーピングして、低濃度ドーピング領域を形成する段階をさらに含む薄膜トランジスタ表示板の製造方法を提供する。
本願第１０発明は、第８発明において、前記絶縁基板と前記半導体層との間に遮断膜を形成する段階をさらに含む薄膜トランジスタ表示板の製造方法を提供する。
本願第１１発明は、第８発明において、前記光マスクの移動方向が異なるショットの境界部分において、前記第１スリットによる前記レーザービームの照射領域と、前記第２スリットによる前記レーザービームの照射領域と、が互いに一部重畳する、薄膜トランジスタ表示板の製造方法を提供する。
本願第１２発明は、第８発明において、前記光マスクは前記第１スリット及び第２スリットを有する第１領域と第２領域を有し、
前記第１領域と前記第２領域のスリットはずらして配列されている、薄膜トランジスタ表示板の製造方法を提供する。
スリットの長さを異ならせることで光マスクの移動時に整列誤差が生じても非晶質シリコンを全て結晶化できるので、薄膜トランジスタの特性が向上し、薄膜トランジスタの信頼性が向上する。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
以下、添付した図面を参考にして、本発明の実施例による薄膜トランジスタ表示板及びその製造方法に関して詳細に説明する。
本発明の実施例による結晶化用光マスクは、第１の長さを有するスリット及び第２の長さを有するスリットを含む。これに関して、薄膜トランジスタ表示板を製造する方法を通じて詳細に説明する。
＜第１実施例＞
図１は本発明の一実施例を説明するための薄膜トランジスタ表示板の配置図であり、図２は図１に示すＩＩ-ＩＩ’線による断面図である。
図示したように、透明な絶縁基板１１０上に酸化ケイ素などからなる遮断膜１１１が形成されている。遮断膜１１１上には不純物がドーピングされているソース領域１５３、ドレイン領域１５５、及びこれらの間に形成され、真性半導体（intrinsic semiconductor）からなるチャンネル領域１５４を含む半導体層１５０が形成されている。そして、半導体層１５０のソース領域１５３とチャンネル領域１５４の間、ドレイン領域１５５とチャンネル領域１５４の間には、低濃度ドーピング領域（lightly doped drain）１５２が形成されている。
低濃度ドーピング領域１５２は、漏洩電流やパンチスルー（punch through）現象の発生を防止する。ソース領域１５３及びドレイン領域１５５に導電型不純物が高濃度にドーピングされており、低濃度ドーピング領域１５２には導電型不純物がソース領域１５３及びドレイン領域１５５よりも低濃度にドーピングされている。
ここで、導電型不純物はＰ型またはＮ型導電型不純物であって、Ｐ型導電型不純物にはホウ素（B）、ガリウム（Ga）などが用いられ、Ｎ型不純物にはリン（P）、砒素（As）などが用いられる。
半導体層１５０上には窒化ケイ素または酸化ケイ素などからなるゲート絶縁膜１４０が形成されている。そして、ゲート絶縁膜１４０上には一方向に長いゲート線１２１が形成され、ゲート線１２１の一部がのびて半導体層１５０のチャンネル領域１５４と重なっている。低濃度ドーピング領域１５２は、ゲート線１２１と重畳（図示せず）して形成することもできる。チャンネル領域１５４と重なった部分は、薄膜トランジスタのゲート電極１２４として用いられる。
また、画素の保持容量を増加させるための維持電極線１３１がゲート線１２１と平行であり、同一物質で同一層に形成されている。半導体層１５０と重なる維持電極線１３１の一部分は維持電極１３３となり、維持電極１３３と重なる半導体層１５０は維持電極領域１５７となる。ゲート線１２１の一端部は、外部回路と連結するためにゲート線１２１の幅よりも広く形成（図示せず）することができる。
ゲート線１２１及び維持電極線１３１を含むゲート絶縁膜１４０上に第１層間絶縁膜６０１が形成されている。第１層間絶縁膜６０１は、ソース領域１５３とドレイン領域１５５を各々露出する第１及び第２接触孔１６１、１６２を含む。
第１層間絶縁膜６０１上にゲート線１２１と交差して画素領域を定義するデータ線１７１が形成されている。データ線１７１の一部分または分枝型部分は、第１接触孔１６１を通じてソース領域１５３と連結されており、ソース領域１５３と連結されている部分１７３は、薄膜トランジスタのソース電極１７３として使われる。データ線１７１の一端部は、外部回路と連結するためにデータ線１７１の幅よりも広く形成することができる。
そして、データ線１７１と同一層にはソース電極１７３と一定距離を離れて形成され、第２接触孔１６２を通じてドレイン領域１５５と連結されているドレイン電極１７５が形成されている。
ドレイン電極１７５及びデータ線１７１を含む第１層間絶縁膜６０１上に第２層間絶縁膜６０２が形成されている。第２層間絶縁膜６０２は、ドレイン電極１７５を露出する第３接触孔１６３を有する。
第２層間絶縁膜６０２上には第３接触孔１６３を通じてドレイン電極１７５と連結される画素電極１９０が形成されている。
前記のような本発明の第１実施例によって薄膜トランジスタ表示板を製造する方法について、図３a乃至図９bと共に既に説明した図１及び図２を参照して詳細に説明する。
図３a、図６a、図８a、図９aは本発明の第１実施例による薄膜トランジスタ表示板を製造する中間工程の配置図であり、図３bは図３aに示すＩＩＩＢ-ＩＩＩＢ’線による断面図であり、図４及び図５は本発明による光マスクパターンを利用して結晶化することに関する図面であり、図６bは図６aに示すＶＩＢ-ＶＩＢ’線による断面図であり、図７は図６bに続く工程の断面図であり、図８bは図８aに示すＶＩＩＩＢ-ＶＩＩＩＢ’線による断面図であり、図９bは図９aに示すＩＸＢ-ＩＸＢ’線による断面図である。
まず、図３a及び図３bに示すように、透明な絶縁基板１１０上に遮断膜１１１を形成する。この時に用いられる透明絶縁基板１１０には、ガラス、石英またはサファイアなどがある。そして、遮断膜は酸化ケイ素（SiO２）または窒化ケイ素（SiNx）を約１,０００Åの厚さで蒸着して形成する。その後、洗浄によって遮断膜１１１上の自然酸化膜のような不純物を除去する。
次に、化学気相蒸着などの方法で不純物がドーピングされない非晶質シリコン膜を４００〜１,２００Åの厚さで形成する。
次いで、非晶質シリコン膜を順次的側方向固状結晶化方法で結晶化して多結晶シリコン膜を形成する。そして、多結晶シリコン膜を光マスクを用いる写真エッチング工程でパターニングして、多結晶シリコンからなる半導体層１５０を形成する。
図４及び図５を参照して順次的側方向固状結晶化方法で結晶化する方法をより詳細に説明する。図４は本発明の実施例による光マスクのスリットを示す配置図であり、図５は本発明の実施例による光マスクの移動状態を示す図面である。
非晶質シリコンを多結晶化するために、非晶質シリコン膜１０上に図４に示されるように、一定パターンを有する光マスク（MP）を整列させる。
図４に示す光マスク（MP）は、同一のパターンを有するＡ領域（A）とＢ領域（B）に分けられ、それぞれの領域（A、B）は、各々レーザービームが透過するスリット（S１、S２）が一定間隔で配列されてスリット列をなしている。この時、Ａ領域（A）とＢ領域（B）に配置されているスリットは互いにずらして配置されており、結晶化工程時に光マスク（MP）の移動方向に対し所定角度ほど傾斜（tilt）している。
また、それぞれの領域において一端部に位置するスリット（S１）は他の部分に位置するスリット（S２）に比べて長さが長く形成されている。他のスリットよりも長いスリット（S１）は少なくとも一つ以上であり、光マスク（MP）の移動方向に対しスリットがなす角度が大きいほど、長いスリットの数を増やして配置することが好ましい。
次に、整列した光マスクのスリット（S１、S２）を通じて非晶質シリコン膜１０にレーザーを照射すれば、スリット（S１、S２）を通じてレーザーが照射された非晶質シリコンは液状に変化し、レーザーが照射されない部分の非晶質シリコンは固状のままである。これにより、液状及び固状が境界面で結晶化が進み、固状の境界面に対し垂直に結晶粒が成長する。
次に、図５のように、光マスク（MP）を水平（矢印方向）に移動した後、レーザーを照射して非晶質シリコンを結晶化する。ここで、固状の境界面に対し垂直に成長する結晶粒が互いに出会い成長が停止する。この時、レーザーを照射し移動する過程は非晶質シリコン膜の全体に対して実施され、水平方向への移動を終えれば、垂直に移動した後反対方向に水平移動しつつ非晶質シリコン膜を結晶化する。即ち、光マスク（MP）をジグザグ移動しながら非晶質シリコン膜を多結晶シリコンに結晶化する。例えば、図５中矢印方向１に移動した後、矢印方向２への移動を行う。
この時、本発明のように、周縁に配置されている少なくとも一つのスリット（S１）を他のスリット（S２）よりも長く形成するときには、光学系または光マスクにおいて整列誤差が生じても、ショットの境界部分（Q）に位置する非晶質シリコンを完全に結晶化することができる。
ここで、周縁に位置するスリット（S１）の長さは他の部分（S２）に比べてマスクの整列誤差ほど長いのが好ましく、本発明の実施例では３〜４μmほど長い。なお、スリット（S１、S２）が傾斜する角度によって長いスリット（S１）の個数を複数個形成することができる。
図６a及び図６bに示すように、半導体層１５０上に化学気相蒸着方法で、窒化ケイ素または酸化ケイ素などの絶縁物質を蒸着してゲート絶縁膜１４０を形成する。その後、ゲート絶縁膜１４０上に銀（Ag）、銅（Cu）、チタニウム（Ti）、アルミニウム（Al）、タングステン（W）、またはこれらの合金を短層または複数層で蒸着して金属膜を形成する。
そして、金属膜上に感光膜を塗布した後、光マスクを用いる写真工程で感光膜パターン（PR）を形成する。エッチング工程によって金属膜を湿式または乾式エッチングして、ゲート線１２１及び維持電極線１３１を形成する。この時、金属膜を過エッチングすることで、ゲート線１２１及び維持電極線１３１の幅が感光膜パターン（PR）の幅よりも少なく形成する。
ゲート線１２１及び維持電極線１３１の側面をテーパ状に形成して上部層との密着性を増加させる。そして、保持容量が充分なときには維持電極線１３１を形成しない。
次に、感光膜パターン（PR）をマスクに半導体層１５０に導電型不純物を高濃度にドーピングしてソース及びドレイン領域１５３、１５５を形成する。
次に、図７に示すように、感光膜パターン（PR）を除去した後、ゲート線１２１及び維持電極線１３１をマスクに半導体層１５０に導電型不純物を低濃度にドーピングして低濃度ドーピング領域１５２を有する半導体層１５０を完成する。そして、ゲート線１２１をチタニウムのような高耐熱、高化学性物質で形成しないときには、配線の損傷を減らすために感光膜パターン（PR）を形成してから不純物をドーピングすることもできる。
低濃度ドーピング領域１５２は、前記のように、感光膜パターン（PR）の他に互いに異なるエッチング比を有する金属層を利用したり、ゲート線１２１の側壁にスペーサなどを設けて形成することができる。
また、半導体層１５０と維持電極線１３１、１３３の長さ及び幅の差のため、維持電極線１３１、１３３の外側に露出される半導体層１５０Aが生じ得る。これらの領域もドーピングされており、維持電極領域１５７に隣接し、ドレイン領域１５５とは分離されている。
次に図８a及び図８bのように、基板１１０全面に第１層間絶縁膜６０１を形成し、写真エッチング工程でエッチングして、ソース領域及びドレイン領域１５３、１５５を露出する第１及び第２接触孔１６１、１６２を形成する。
第１層間絶縁膜６０１は、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などで形成することができる。
次に、第１層間絶縁膜６０１上にタングステン、チタニウム、アルミニウムまたはこれらの合金を短層または複数層で蒸着して金属膜を形成する。その後、金属膜を写真エッチング工程でパターニングして、接触孔１６１、１６２を通じて各々ソース領域１５３及びドレイン領域１５５と連結されるソース電極１７３を有するデータ線１７１及びドレイン電極１７５を形成する。
データ線１７１及びドレイン電極１７５の側壁をテーパ状に形成して上部層との密着性を向上させることができる。
図９a及び図９bに示すように、データ線１７１及びドレイン電極１７５を覆う第２層間絶縁膜６０２を形成する。その後、第２層間絶縁膜６０２を写真エッチング工程でパターニングして、ドレイン電極１７５を露出する第３接触孔１６３を形成する。第２層間絶縁膜６０２も第１層間絶縁膜６０１と同一物質で形成することができる。
次に、図１及び図２に示すように、第２層間絶縁膜上にＩＺＯ（indium zinc oxide）、ＩＴＯ（indium tin oxide）のような透明な導電膜を形成し、パターニングして、第３接触孔１６３を通じてドレイン電極１７５と連結される画素電極１９０を形成する。
第２層間絶縁膜６０２を低誘電率の有機物質で形成するときには、画素電極１９０をデータ線及びゲート線と重畳させて画素領域の開口率を向上させることができる。
＜第２実施例＞
図１０は本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１１は図１０に示す切断線ＸＩ−ＸＩ’−ＸＩ”線による断面図である。
実施例２では、同一物質でデータ連結部１７１b及び画素電極１９０を同一層に形成し、画素電極１９０及びデータ連結部１７１bを半導体層１５０のソース及びドレイン領域１５３、１５５に各々連結するための接触孔１６１、１６２を同時に形成するため、第１実施例に比べてマスク数を減らすことができる。
より詳細に説明すれば、図１０及び図１１に示されるように、透明な絶縁基板１１０上に遮断膜１１１が形成されている。遮断膜１１１上には、導電型不純物が高濃度にドーピングされているソース領域１５３、ドレイン領域１５５及びこれらの間に形成され真性半導体からなるチャンネル領域１５４を含む半導体層１５０が形成されている。そして、半導体層１５０のソース領域１５３とチャンネル領域１５４の間、ドレイン領域１５５とチャンネル領域１５４の間には、導電型不純物がソース及びドレイン領域よりも低濃度にドーピングされている低濃度ドーピング領域１５２が形成されている。
半導体層１５０を含めて基板１１０上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０上には、横方向に長いゲート線１２１が形成され、ゲート線１２１の一部が縦方向にのびて半導体層１５０と一部が重なり、半導体層１５０と重なっているゲート線１２１の一部はゲート電極１２４として使われる。
ゲート線１２１の一端部は、外部回路（図示せず）から走査信号の印加を受けるために、ゲート線１２１の幅よりも拡大して形成することができる。
また、維持電極線１３１がゲート線１２１と一定距離を離れて形成され、平行に位置するように、ゲート線１２１と同一物質で同一層に形成されている。半導体層１５０と重なる維持電極線１３１の一部は維持電極１３３となり、維持電極１３３の下に位置する半導体層１５０は維持電極領域１５７となる。
そして、ゲート線１２１と一定距離を離れて形成され、ゲート線１２１と垂直方向に延長され、ゲート線１２１と同一層にデータ金属片１７１aが形成されている。データ金属片１７１aは、隣接する二つのゲート線１２１の間にゲート線１２１と連結されないように形成されている。なお、データ金属片１７１aは、外部回路（図示せず）から画像信号の印加を受けるために最も外側に位置する一行のデータ金属片１７１aの一端部を拡大して形成できる。
ゲート線１２１及び維持電極線１３１を含むゲート絶縁膜１４０上には層間絶縁膜１６０が形成されている。
層間絶縁膜１６０上にはデータ連結部１７１b、画素電極１９０、接触補助部材８２が形成されている。データ連結部１７１bは、縦方向にゲート線１２１及び維持電極線１３１と交差するように形成されている。
データ金属片１７１aは、層間絶縁膜１６０に形成されている第３接触孔１６３を通じてデータ連結部１７１bと連結され、データ連結部１７１bは第１接触孔１６１を通じてソース領域１５３と連結されている。即ち、データ連結部１７１bによって分離されているデータ金属片１７１aがゲート線１２１及び維持電極線１３１を隔てて連結される。そして、画素電極１９０は、層間絶縁膜１６０とゲート絶縁膜１４０にわたって形成されている第２接触孔１６２を通じてドレイン領域１５５と連結され、接触補助部材８２は、層間絶縁膜１６０に形成されている第４接触孔１６４を通じて各々ゲート線１２１及びデータ金属片１７１aの一端部と連結されている。
接触補助部材８２は、データ線１７１aの端部と外部装置との接着性を補完し、これらを保護する役割をするものであって、必須ではなくこれらの適用の要否は選択的である。特に、駆動回路を表示領域の薄膜トランジスタと共に形成するときには形成しない。
前記本発明の第２実施例による薄膜トランジスタ表示板を製造する方法を図１２a乃至図１５bと共に、既に説明した図１０及び図１１を参照して詳細に説明する。
図１２a、図１３a、図１５aは本発明の第２実施例による薄膜トランジスタ表示板を製造する中間工程の配置図であり、図１２bは図１２aに示すＸＩＩＢ-ＸＩＩＢ’-ＸＩＩＢ”線による断面図であり、図１３bは１２aに示すＸＩＩＩＢ-ＸＩＩＩＢ’-ＸＩＩＩＢ”線による断面図であり、図１４は図１３bに続く工程の断面図であり、図１５bは図１５aに示すＸＶＢ−ＸＶＢ’−ＸＶＢ”線による断面図である。
まず、図１２a及び図１２bに示すように、透明な絶縁基板１１０上に遮断膜１１１を形成する。この時に用いられる透明絶縁基板１１０としてガラス、石英またはサファイアなどを用いることができ、遮断膜は、酸化ケイ素（SiO２）または窒化ケイ素（SiNx）を約１,０００Åの厚さに蒸着して形成する。次に、洗浄で遮断膜１１１上の自然酸化膜のような不純物を除去する。
次に、化学気相蒸着などの方法で不純物がドーピングされない非晶質シリコン膜を４００〜１,２００Åの厚さで形成する。
その後、非晶質シリコン膜をＳＬＳ方法で結晶化して多結晶シリコン膜を形成する。結晶化する方法は、第１実施例の図４及び図５で説明した方法と同じである。
そして、多結晶シリコン膜を光マスクを用いる写真エッチング工程でパターニングして、多結晶シリコンからなる半導体層１５０を形成する。このため、半導体層１５０は第１実施例と同一の結晶パターンを有する。
その後、図１３a及び図１３bに示すように、多結晶シリコン膜を光マスクを用いる写真エッチング工程でパターニングして、多結晶シリコンからなる半導体層１５０を形成する。
半導体層１５０上に化学気相蒸着方法で窒化ケイ素または酸化ケイ素などの絶縁物質を蒸着してゲート絶縁膜１４０を形成する。次に、ゲート絶縁膜１４０上に銅（Cu）、銀（Ag）、チタニウム（Ti）、アルミニウム（Al）、タングステン（W）またはこれらの合金を単層または複数層に蒸着して金属膜を形成する。
そして、金属膜上に感光膜を塗布した後、光マスクを用いる写真工程で感光膜パターン（PR）を形成する。エッチング工程で金属膜を湿式または乾式エッチングして、ゲート線１２１、維持電極線１３１及びデータ金属片１７１aを形成する。この時、金属膜を過エッチングし、ゲート線１２１及び維持電極線１３１の幅が感光膜パターン（PR）の幅よりも少なく形成する。
ゲート線１２１、維持電極線１３１及びデータ金属片１７１aの側面をテーパ状に形成して上部層との密着性を増加させる。そして、保持容量が充分なときには維持電極線１３１を形成しない。
次に、感光膜パターン（PR）をマスクに半導体層１５０に導電型不純物を高濃度にドーピングしてソース及びドレイン領域１５３、１５５を形成する。
そして、図１４に示すように、感光膜パターン（PR）を除去した後、ゲート線１２１、維持電極線１３１をマスクに半導体層１５０に導電型不純物を低濃度にドーピングして低濃度ドーピング領域１５２を有する半導体層１５０を完成する。そして、ゲート線１２１をチタニウムのような高耐熱、高化学性物質で形成しないときには、配線の損傷を減らすために、感光膜パターン（PR）を形成してから不純物をドーピングすることができる。
低濃度ドーピング領域１５２は、前記したように、感光膜パターン（PR）の他に互いに異なるエッチング比を有する金属層を用いたり、ゲート線１２１の側壁にスペーサなどを設けて形成することができる。
また、半導体層１５０と維持電極線１３１、１３３の長さ及び幅の差のために、維持電極線１３１、１３３の外側に露出される半導体層１５０Aが生じ得る。これらの領域もドーピングされ、維持電極領域１５７に隣接し、ドレイン領域１５５とは分離されている。
図１５a及び図１５bに示すように、ソース領域１５３、ドレイン領域１５５及びチャンネル領域１５４が形成された基板全面に絶縁物質で層間絶縁膜１６０を形成する。層間絶縁膜１６０は、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などで形成することができる。
次に、層間絶縁膜１６０に写真エッチング方法でソース領域１５３を露出する第１接触孔１６１、ドレイン領域１５５を露出する第２接触孔１６２、データ金属片１７１aを露出する第３接触孔１６３、データ金属片１７１aの一端部を露出する第４接触孔１６４を形成する。
感光性を有する有機物質で層間絶縁膜を形成する場合には、写真工程のみで接触孔を形成することができる。
図１０及び図１１に示すように、第１乃至第４接触孔１６１〜１６４の内部を含む層間絶縁膜１６０上に透明な導電物質で導電層を形成しパターニングして、データ連結部１７１b及び画素電極１９０、接触補助部材８２を形成する。
ここで、データ金属片１７１aは第３接触孔１６３を通じてデータ連結部１７１bと連結し、データ連結部１７１bは第１接触孔１６１を通じてソース領域１５３と連結する。そして、画素電極１９０は第２接触孔１６２を通じてドレイン領域１５５と連結し、接触補助部材は８２は第４接触孔１６４を通じてデータ金属片１７１aと連結する。
この時、層間絶縁膜１６０を低誘電率の有機物質で形成する場合には、画素電極１９０をゲート線１２１及びデータ金属片１７１bと重畳させて画素領域の開口率を向上させることができる。
前記本発明のように、スリットの長さを異ならせることで光マスクの移動時に整列誤差が生じても非晶質シリコンを全て結晶化できるので、薄膜トランジスタの特性が向上し、薄膜トランジスタの信頼性が向上する。
次に、本発明の他の実施例による結晶化用マスク、及びこれを利用した薄膜トランジスタの製造方法について、図面を参考として詳細に説明する。
＜第３実施例＞
順次的側面固状結晶工程では、スリットで透過領域を定義するマスクを利用してレーザービームを透過領域を通過させることによって、局部的に非晶質シリコンを完全に溶かして非晶質シリコン層に液状領域を形成した後、固状領域の境界面に垂直にグレーン（ｇｒａｉｎ：結晶粒）を成長させて非晶質シリコンを多結晶シリコンに結晶化する。本発明の実施例ではレーザービームが透過する透過領域を定義するスリットは曲線の境界線を有する。このようなマスクを利用した順次的固状結晶化方法では、多結晶シリコンの主結晶粒はスリットの境界形状に沿った曲線状に形成される。これについて、具体的に図面を参照して説明する。
図１６はマスクのスリットにレーザーを通過させて非晶質シリコンを多結晶シリコンに結晶化する工程を概略的に示した概略図であり、図１７は本発明の実施例によるマスクの構造を示した平面図であり、図１８は本発明の実施例によるマスクを利用した順次的側面固状結晶化工程を示した工程図であり、図１９は本発明の実施例による順次的側面固状結晶化工程で結晶化された多結晶シリコンの結晶粒の形状を示した図面である。
図１６に示すように、本発明の実施例による順次的側面固状結晶工程では、スリット３１０で形成されているマスク３００の透過領域にレーザービームを透過させ、絶縁基板の上部に形成されている非晶質シリコン層２００を局部的に完全に溶かして、スリット３１０に対応する非晶質シリコン層２００に液状領域２１０を形成する。この時、本発明の実施例によるマスク３００のスリット３１０は、曲線からなる境界３１２を有し、スリットは弧状に連結される。これは、主結晶粒２１２（図１９参照）を曲線で形成することによって、薄膜トランジスタの特性を均一に確保するためであり、これについては、以下に具体的に説明する。
このような順次的側面固状結晶化工程において、液状の非晶質シリコンは徐々に冷却されながら多結晶シリコンに結晶化され、多結晶シリコンの結晶粒２１１は、レーザーが照射された液状領域２１０とレーザーが照射されない固状領域２２０のと境界で、その境界面に対し垂直方向に成長する。結晶粒２１１（図１９参照）の成長は液状領域の中央で互いに会えば止まるようになって主結晶粒２１２（図１９参照）が形成される。このような順次的側面固状結晶化工程で、マスク３００を結晶粒２１１の成長方向に移動させながら結晶粒２１１を所望するだけ成長させることによって、様々な大きさで主結晶粒２１２を形成することができる。
一例として、主結晶粒２１２の大きさをマスク３００のスリット３１０の幅だけ成長させるために、順次的側面固状結晶工程では、図１７のように、透過領域を定義するスリット３１０は二つの領域３０１、３０２に分れて配置されており、互いに異なる二つの領域３０１、３０２で交差するように配置されている。
図１８に示すように本発明の実施例による順次的側面固状結晶工程では、マスク３００を基板に対し横（x軸）方向に領域３０１、３０２の幅だけ移動しながら、ショット（shot）単位でレーザービームを照射し、二つの領域３０１、３０２で互いに交差するように配置されているスリット３１０を通じてレーザービームはy軸方向に連続的に照射される。ここで、例えば、第１スキャニング方向に移動してレーザーを順次照した後、パターンをＹ方向にずらして第２スキャニング方向にレーザーを順次照射する。
この時、図１９に示すように、結晶粒２１１は液状領域と固状領域との境界に対し垂直に成長し、液状領域の中央で互いに会えば止まるようになって主結晶粒２１２が形成される。主結晶粒２１２もまた、スリット３１０の境界のように曲線で形成される。このようなマスクを利用した順次的固状結晶工程を利用した本発明の実施例による薄膜トランジスタの製造方法では、主結晶粒２１２を曲線で形成することによって、薄膜トランジスタの特性を均一に確保することができ、これについて、図面を参照して具体的に説明する。
図２０は本発明の実施例による多結晶シリコン薄膜トランジスタの構造を概略的に示した断面図であり、図２１は本発明の実施例による薄膜トランジスタの製造工程でゲート電極と多結晶シリコンの主結晶粒の構造を示した配置図であり、図２２A乃至図２２Eは本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。
図２０に示すように、絶縁基板１１０のチャンネル領域１５４とチャンネル領域１５４を中心に両側に各々形成されているソース及びドレイン領域１５３、１５５を有し、多結晶シリコンからなる半導体層１５０が形成されている。この時、図２１に示すように、ゲート電極１２４はマスクの移動方向にほぼ平行に配置することによって、薄膜トランジスタの特性を極大化することができる。つまり、ソース領域１５３とドレイン領域１５５との間に形成されるチャンネル領域１５４に最少の主結晶粒２１２が通過するように配置することによって、チャネル方向と結晶粒方向とがほぼ平行となり、電荷キャリア方向に対する結晶粒境界のバリアー効果が最小になり、薄膜トランジスタの移動度を極大化することができる。この時、多結晶シリコンの主結晶粒２１２は、前述したように曲線で形成されているので、ゲート電極１２４の境界、つまり、チャンネル領域１５４の境界と平行しないことから、様々な間隔を有している。
したがって、複数の薄膜トランジスタが様々な位置に配置されても、各薄膜トランジスタの主結晶粒２１２とソース及びドレイン領域１５３、１５５によって定義されるチャンネル領域１５４の境界との間の距離により、薄膜トランジスタの特性は変化しない。したがって、複数の薄膜トランジスタの特性を均一に確保することができる。具体的に説明すると、主結晶粒が弧状になっていることによって、薄膜トランジスタのチャネルが基板のどの位置に形成されるかに関係なく、長方形のチャネル領域内に含まれる主結晶粒の片の分布が類似することになる。例えば、主結晶粒が長方形であれば、あるチャネルには2つの主結晶粒が完全に含まれる反面、他のチャネルには完全な主結晶粒１つと半分の主結晶粒2つが含まれるなど、チャネル領域別に主結晶粒の分布が大きな差を示すようになる。しかし、主結晶粒が弧(arc)状を有することによって、全てのチャネルが主結晶粒の片を含むようになり、主結晶粒の片の分布が全般的に類似することになる。したがって、薄膜トランジスタの特性も類似することになる。ここで、ソース及びドレイン領域１５３、１５５は、n型またはp型の不純物がドーピングされており、シリサイド層を含むことができ、チャンネル領域１５４とソース及びドレイン領域１５３、１５５との間には、不純物が低濃度にドーピングされている低濃度領域が形成されることができる。
基板１１０の上部には半導体層１５０を覆う酸化ケイ素（SiO2）や窒化ケイ素（SiNx）からなるゲート絶縁膜１４０が形成されており、チャンネル領域１５４の上部のゲート絶縁膜１４０の上部には、走査信号またはスキャニング信号などを伝達するゲート線（図示せず）の一部であるゲート電極１２４が形成されている。
ゲート絶縁膜１４０の上部にはゲート電極１２４を覆う層間絶縁膜１３０が形成されており、ゲート絶縁膜１４０と層間絶縁膜１３０は半導体層１５０のソース及びドレイン領域１５３、１５５を露出する接触孔１４３、１４５を有している。
層間絶縁膜１３０の上部には、接触孔１４３を通じてソース領域１５３と連結されているソース電極１７３とゲート電極１２４を中心にソース電極１７３と対向して接触孔１４５を通じてドレイン領域１５５と連結されているドレイン電極１７５が形成されている。
層間絶縁膜１３０は保護絶縁膜１８０で覆われており、保護絶縁膜１８０にはドレイン電極１７５を露出する接触孔１８５が形成されており、保護絶縁膜１８０の上部にはITO（indium tin oxide）またはIZO（indium zinc oxide）または反射率を有する導電物質からなる画素電極１９０が形成され、接触孔１８５を通じてドレイン電極１７５と連結されている。
このような本発明の実施例による薄膜トランジスタは、液晶表示装置または有機発光表示装置などの表示装置において、それぞれの画素を駆動するスイッチング薄膜トランジスタとして用いられることができ、電流を制御する駆動薄膜トランジスタなどとして用いられることができる。
このような本発明の実施例による薄膜トランジスタの製造方法では、まず、図２２Aに示すように、基板１１０の上部に非晶質シリコンを低圧化学気相蒸着またはプラズマ化学気相蒸着またはスパッタリング方法で積層し、非晶質シリコン薄膜５０を形成する。次に、曲線の境界を有するスリットを有するマスクを利用した順次的固状結晶工程を実施して非晶質シリコン薄膜を決定化し、曲線の主結晶粒を有する多結晶シリコン層を形成する。この時、一例として、図１７に示すように同じマスクを利用して結晶化することによって、薄膜トランジスタの特性を均一に確保する。
次に、図２２Bに示すように、マスクを利用したフォトエッチング工程で多結晶シリコン層をパターニングし、多結晶シリコンの半導体層１５０を形成する。
次に、図２２Cに示すように、酸化ケイ素や窒化ケイ素を蒸着してゲート絶縁膜１４０を形成する。次に、アルミニウムまたはアルミニウム合金などのように低抵抗導電物質を含むゲート配線用伝導性物質を蒸着した後、パターニングしてゲート電極１２４を形成する。
次に、図２２Cに示すように、ゲート電極１２４をマスクとし、半導体層１５０にn型またはp型の不純物をイオン注入して活性化して、ソース及びドレイン領域１５３、１５５を形成する。この時、ソース及びドレイン領域１５３、１５５の間はチャンネル領域１５４と定義され、ソース及びドレイン領域１５３、１５５とチャンネル領域１５４との間に低濃度ドーピング領域を追加的に形成することができる。
次に、図２２Dに示すように、ゲート絶縁膜１４０の上部にゲート電極１２４を覆う層間絶縁膜１３０を形成した後、ゲート絶縁膜１４０と共にパターニングして半導体層１５０のソース領域及びドレイン領域１５３、１５５を露出する接触孔１４３、１４５を形成する。
次に、図２２Eに示すように、絶縁基板１１０の上部にデータ配線用金属を蒸着してパターニングし、接触孔１４３、１４５を通じてソース及びドレイン領域１５３、１５５とそれぞれ連結されるソース及びドレイン電極１７３、１７５を形成する。この時、ソース電極１７３と連結されて画像信号を伝達するデータ線を追加的に形成することができる。
次に、図２１に示すように、その上部に保護絶縁膜１８０を塗布した後、パターニングしてドレイン電極１７５を露出する接触孔１８５を形成する。次に、ITOまたはIZOのような透明導電物質または優れた反射度を有する導電物質を積層しパターニングして画素電極１９０を形成する。
このように、第３実施例では、曲線の境界を有するスリットを利用して多結晶シリコンの主結晶粒を曲線で形成して、それぞれの薄膜トランジスタのチャンネル領域境界との距離を平行しないように形成することによって、薄膜トランジスタの特性を均一に確保することができる。以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
本発明の第１実施例による薄膜トランジスタ表示板の配置図である。 図１に示すII-II´線による断面図である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図３aに示すIIIＢ-IIIＢ´線による断面図である。 本発明による光マスクパターンを用いて結晶化することに関する図面である。 本発明による光マスクパターンを用いて結晶化することに関する図面である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図６aに示すVIＢ-VIＢ´線による断面図である。 図６bの次の工程における断面図である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図８aに示すVIIIＢ-VIIIＢ´線による断面図である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図９aに示すIXＢ-IXＢ´線による断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１０に示すXI-XI´-XI"線による断面図である。 本発明の第２実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図１２aに示すXIIＢ-XIIＢ´-XIIＢ"線による断面図である。 本発明の第２実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図１３aに示すXIIIＢ-XIIIＢ´-XIIIＢ"線による断面図である。 図１３bに示す次の工程の断面図である。 本発明の第２実施例による薄膜トランジスタ表示板を製造する中間工程の配置図である。 図１５aに示すXVＢ-XVＢ´-XVＢ"線による断面図である。 マスクのスリットにレーザーを通過させて非晶質シリコンを多結晶シリコンに結晶化する工程を概略的に示した概略図である。 本発明の実施例によるマスクの構造を示した平面図である。 本発明の実施例によるマスクを利用した順次的側面固状結晶化工程を示した工程図である。 本発明の実施例による順次的側面固状結晶化工程で結晶化された多結晶シリコンの結晶粒の形状を示した図面である。 本発明の実施例による多結晶シリコン薄膜トランジスタの構造を概略的に示した断面図である。 本発明の実施例による薄膜トランジスタの製造工程におけるゲート電極と多結晶シリコンの主結晶粒の構造を示した配置図である。 本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。 本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。 本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。 本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。 本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序に基づいて示した断面図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１３３ 維持電極
１４０ ゲート絶縁膜
１５０ 半導体層
１５３ ソース領域
１５４ チャンネル領域
１５５ ドレイン領域
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１９０ 画素電極
１６１〜１６４ 第１〜第４接触孔

Claims (12)

  1. 非晶質シリコンを結晶化する結晶化工程においてレーザービームを局部的に照射するための結晶化用光マスクであって、
    前記光マスクは、レーザービームが透過する透光領域を定義するスリットが一定に配列されている第１スリット領域を含み、
    前記第１スリット領域のスリットは前記結晶化工程で前記マスクの移動方向に対し一定角度で傾斜して設けられ、
    前記第１スリット領域は、第１の長さを有する第１スリットと前記第１の長さより長い第２の長さを有する第２スリットとを含み、
    前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い、結晶化用光マスク。
  2. レーザービームが透過する投光領域を定義するスリットが一定に配列されている第２スリット領域をさらに含み、
    前記第１スリット領域のスリットと前記第２スリット領域のスリットとはずらして配列されている、請求項１に記載の結晶化用光マスク。
  3. 絶縁基板上に非晶質シリコン膜を形成する段階、
    前記非晶質シリコン膜に第１の長さの第１スリット及び第２の長さの第２スリットを含む光マスクにおいて、前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い光マスクを通じてショット毎に前記非晶質シリコン膜にレーザーを照射し、第１方向及び前記第１方向とは反対の第２方向に前記ショットを移動する段階を反復実施して多結晶シリコン膜を形成する段階、
    前記多結晶シリコン膜をパターニングして半導体層を形成する段階、
    前記半導体層を覆うようにゲート絶縁膜を形成する段階、
    前記ゲート絶縁膜上に前記半導体層と一部が重なるゲート線を形成する段階、
    前記半導体層の所定領域に導電型不純物を高濃度にドーピングしてソース領域及びドレイン領域を形成する段階、
    前記ゲート線及び半導体層を覆うように第１層間絶縁膜を形成する段階、
    前記第１層間絶縁膜上に前記ソース領域と連結されるソース電極を有するデータ線及び前記ドレイン領域と連結されるドレイン電極を形成する段階、
    前記データ線及びドレイン電極上に第２層間絶縁膜を形成する段階、
    前記第２層間絶縁膜上に前記ドレイン電極と連結される画素電極を形成する段階を含み、
    前記第１及び第２スリットは前記光マスクの移動方向に対し所定角度ほど傾斜して配列されている、薄膜トランジスタ表示板の製造方法。
  4. 前記半導体層に導電型不純物を前記ソース及びドレイン領域よりも低濃度にドーピングして低濃度ドーピング領域を形成する段階をさらに含む、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記絶縁基板と前記半導体層の間に遮断膜を形成する段階をさらに含む、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記光マスクの移動方向が異なるショットの境界部分において、前記第１スリットによる前記レーザービームの照射領域と、前記第２スリットによる前記レーザービームの照射領域と、が互いに一部重畳する、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記光マスクは前記第１スリット及び第２スリットを有する第１領域と第２領域を有し、前記第１領域と前記第２領域のスリットはずらして配列されている、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  8. 絶縁基板上に非晶質シリコン膜を形成する段階、
    前記非晶質シリコン膜に第１の長さの第１スリット及び第２の長さの第２スリットを含む光マスクにおいて、前記第２の長さは前記第１の長さよりも前記光マスクの整列誤差ほど長い光マスクを通じてショット毎に前記非晶質シリコン膜にレーザーを照射し、第１方向及び前記第１方向とは反対の第２方向に前記ショットを移動する段階を反復進行して多結晶シリコン膜を形成する段階、
    前記多結晶シリコン膜をパターニングして半導体層を形成する段階、
    前記半導体層を覆うようにゲート絶縁膜を形成する段階、
    前記ゲート絶縁膜上に前記半導体層と一部分が重畳するゲート線及びデータ金属片を形成する段階、
    前記半導体層の所定領域に導電型不純物を高濃度にドーピングしてソース領域及びドレイン領域を形成する段階、
    前記半導体層を覆うように層間絶縁膜を形成する段階、
    前記層間絶縁膜上に前記ソース領域及び前記データ金属片と連結されるデータ連結部、前記ドレイン領域と連結される画素電極を形成する段階を含み、
    前記第１及び第２スリットは前記光マスクの移動方向に対し所定角度ほど傾斜して配列されている薄膜トランジスタ表示板の製造方法。
  9. 前記半導体層に導電型不純物を前記ソース及びドレイン領域より低濃度にドーピングして、低濃度ドーピング領域を形成する段階をさらに含む、請求項８に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記絶縁基板と前記半導体層との間に遮断膜を形成する段階をさらに含む、請求項８に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記光マスクの移動方向が異なるショットの境界部分において、前記第１スリットによる前記レーザービームの照射領域と、前記第２スリットによる前記レーザービームの照射領域と、が互いに一部重畳する、請求項８に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記光マスクは前記第１スリット及び第２スリットを有する第１領域と第２領域を有し、
    前記第１領域と前記第２領域のスリットはずらして配列されている、請求項８に記載の薄膜トランジスタ表示板の製造方法。
JP2005001267A 2004-01-06 2005-01-06 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法 Expired - Fee Related JP4880225B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040000547A KR101152115B1 (ko) 2004-01-06 2004-01-06 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR2004-000547 2004-01-06
KR1020040003216A KR101348759B1 (ko) 2004-01-16 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR2004-003216 2004-01-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011231545A Division JP5613131B2 (ja) 2004-01-06 2011-10-21 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法

Publications (2)

Publication Number Publication Date
JP2005197746A JP2005197746A (ja) 2005-07-21
JP4880225B2 true JP4880225B2 (ja) 2012-02-22

Family

ID=34829529

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005001267A Expired - Fee Related JP4880225B2 (ja) 2004-01-06 2005-01-06 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2011231545A Expired - Fee Related JP5613131B2 (ja) 2004-01-06 2011-10-21 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011231545A Expired - Fee Related JP5613131B2 (ja) 2004-01-06 2011-10-21 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法

Country Status (4)

Country Link
US (1) US7858450B2 (ja)
JP (2) JP4880225B2 (ja)
CN (2) CN1655056B (ja)
TW (2) TWI368256B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
KR101191404B1 (ko) * 2006-01-12 2012-10-16 삼성디스플레이 주식회사 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR101481686B1 (ko) * 2008-02-12 2015-01-13 삼성디스플레이 주식회사 반도체층 결정화 마스크 및 이를 이용한 반도체층 결정화방법
TWI440965B (zh) * 2011-09-05 2014-06-11 Au Optronics Corp 光罩、平面顯示面板之導線的製作方法以及平面顯示面板之導線結構
JP5574384B2 (ja) * 2011-09-20 2014-08-20 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
CN103050379B (zh) * 2012-12-10 2015-03-04 华映视讯（吴江）有限公司 窄间距线路的形成方法
US10444162B2 (en) * 2017-04-03 2019-10-15 Samsung Electronics Co., Ltd. Method of testing an object and apparatus for performing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754797B2 (ja) * 1986-02-20 1995-06-07 富士通株式会社 ビ−ムアニ−ル方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5888675A (en) 1996-12-04 1999-03-30 Advanced Micro Devices, Inc. Reticle that compensates for radiation-induced lens error in a photolithographic system
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4393063B2 (ja) 2000-07-05 2010-01-06 シノプシス インコーポレイテッド 複合パターンのための位相シフトマスキング
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
US6649309B2 (en) 2001-07-03 2003-11-18 International Business Machines Corporation Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
JP4296762B2 (ja) * 2001-09-14 2009-07-15 ソニー株式会社 レーザ照射装置および半導体薄膜の処理方法
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2003257859A (ja) * 2001-09-25 2003-09-12 Sharp Corp 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法
JP2003309068A (ja) * 2002-04-12 2003-10-31 Sharp Corp 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
US6649526B2 (en) * 2001-11-15 2003-11-18 Macronix International Co., Ltd. Method for implanting and coding a read-only memory with automatic alignment at four corners
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR100483985B1 (ko) 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
TWI244571B (en) 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Also Published As

Publication number Publication date
TW200601427A (en) 2006-01-01
JP5613131B2 (ja) 2014-10-22
JP2005197746A (ja) 2005-07-21
US7858450B2 (en) 2010-12-28
TWI368256B (en) 2012-07-11
CN101504934A (zh) 2009-08-12
CN1655056A (zh) 2005-08-17
JP2012064954A (ja) 2012-03-29
TW201212101A (en) 2012-03-16
US20050173752A1 (en) 2005-08-11
TWI446408B (zh) 2014-07-21
CN1655056B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
JP5613131B2 (ja) 結晶化用光マスク及びこれを利用した薄膜トランジスタ表示板の製造方法
JP4263609B2 (ja) 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
KR101026808B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101152115B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR101032943B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101090244B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101018752B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100700008B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2008047919A (ja) 薄膜トランジスタ表示板の製造方法
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20060089828A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050058826A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060038076A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050081054A (ko) 박막 트랜지스터 표시판 및 그의 제조방법
KR20050053146A (ko) 결정화 방법 및 이를 이용한 박막 트랜지스터 표시판 제조방법
KR20050060437A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050058828A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050037866A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050087907A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050117055A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20040106759A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Ref document number: 4880225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees