KR100878243B1 - 다결정 규소 박막 트랜지스터의 제조 방법 - Google Patents
다결정 규소 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100878243B1 KR100878243B1 KR1020020060499A KR20020060499A KR100878243B1 KR 100878243 B1 KR100878243 B1 KR 100878243B1 KR 1020020060499 A KR1020020060499 A KR 1020020060499A KR 20020060499 A KR20020060499 A KR 20020060499A KR 100878243 B1 KR100878243 B1 KR 100878243B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- laser
- mask
- slit
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229920005591 polysilicon Polymers 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002425 crystallisation Methods 0.000 claims abstract description 14
- 230000008025 crystallization Effects 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 239000007790 solid phase Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 239000007788 liquid Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
우선 기판의 상부에 비정질 규소 박막을 형성한 다음, 레이저의 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 고상 결정 공정에 있어서 레이저 조사 영역의 경계선이 슬릿 패턴을 지나도록 레이저 조사 영역을 정의하여 레이저를 조사하여 비정질 규소 박막을 다결정 규소 박막으로 결정화한다. 이어, 마스크를 이용한 사진 식각 공정으로 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 그 상부에 게이트 절연막을 형성한다. 이어, 반도체층의 게이트 절연막의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성한 다음, 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성한다. 이어, 게이트 배선을 덮는 층간 절연막을 형성하고, 게이트 절연막 또는 층간 절연막을 식각하여 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성한다. 이어, 접촉 구멍을 통하여 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 포함하는 데이터 배선을 형성한다.
다결정규소, 순차적고상결정, 레이저, 그레인
Description
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,
도 3a는 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서 마스크의 이동 위치와 그에 따른 조사 영역을 도시한 도면이고,
도 3b는 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서 다결정 규소에 조사되는 레이저의 에너지 분포를 나타낸 그래프이고,
도 4는 본 발명의 실시예에 따른 순차적 고상 결정 공정을 통하여 완성된 박막 트랜지스터의 구조를 도시한 단면도이고,
도 5a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
이 발명은 박막 트랜지스터의 제조 방법에 관한 것으로서, 더 자세하게는 비정질 규소를 다결정 규소로 결정화하기 위해 순차적 고상 결정 공정(sequential lateral solidification)을 이용하여 다결정 규소 박막 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5-1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20-150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액 정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역이 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정은 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행하며, 이때 그레인의 크기는 슬릿 패턴의 폭만큼 성장한다. 이를 위하여 그레인의 성장 방향에 대하여 수직하게 형성된 슬릿 패턴은 둘 이상의 영역에서 슬릿 패턴의 폭만큼 어긋나게 배치되어 있으며, 단위 스캐닝 공정에서는 순차적 측면 고상 결정 공정에서 슬릿 패턴이 형성된 방향으로 이동하면서 마스크를 이동하면서 레이저를 조사한다.
하지만, 이러한 종래의 기술에서는 마스크 가장자리 부분 또는 슬릿 패턴의 모서리 부분에 대응하는 다결정 규소층에는 그레인의 크기가 다른 부분에 비하여 매우 불균일하게 형성되며, 이로 인하여 특정한 부분에 위치하는 박막 트랜지스터의 특성이 저하되는 문제점이 발생하여, 액정 표시 장치용 기판에 형성되어 있는 박막 트랜지스터의 특성을 전면적으로 균일하게 유지할 수 없다.
본 발명의 목적은 그레인의 크기를 균일하게 형성할 수 있는 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 순차적 고상 결정 공정에서 레이저 조사 영역의 경계선이 마스크의 슬릿 패턴을 지나도록 레이저를 조사하여 비질 규소를 다결정 규소로 결정화하여 박막 트랜지스터를 제조한다.
더욱 상세하게 본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선 기판의 상부에 비정질 규소 박막을 형성한 다음, 레이저의 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 고상 결정 공정에 있어서 레이저 조사 영역의 경계선이 슬릿 패턴을 지나도록 레이저 조사 영역을 정의하여 레이저를 조사하여 비정질 규소 박막을 다결정 규소 박막으로 결정화한다. 이어, 마스크를 이용한 사진 식각 공정으로 다결정 규소 박막을 패터닝하여 반도체층을 형성하고, 그 상부에 게이트 절연막을 형성한다. 이어, 반도체층의 게이트 절연막의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성한 다음, 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성한다. 이어, 게이트 배선을 덮는 층간 절연막을 형성하고, 게이트 절연막 또는 층간 절연막을 식각하여 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성한다. 이어, 접촉 구멍을 통하여 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 포함하는 데이터 배선을 형성한다.
이때, 순차적 고상 결정 공정은 적어도 슬릿 패턴이 서로 어긋나 배열되어 있는 둘 이상의 슬릿 영역을 가지는 마스크를 이용하는 것이 바람직하며, 레이저 조사 영역의 경계선은 마스크의 첫 번째 슬릿 영역에 배열되어 있는 슬릿 패턴의 긴 변과 교차하면서 첫 번째 슬릿 영역의 슬릿 패턴 중 최외각의 짧은 변에 인접하게 위치하는 것이 바람직하다.
이어, 드레인 전극과 연결되는 화소 전극을 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고, 2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이다.
도 1에서 보는 바와 같이, 순차적 측면 고상 결정 공정은 슬릿 패턴으로 형성되어 있는 투과 영역(310)을 가지는 마스크(300)를 이용하여 레이저빔을 조사하여 절연 기판의 상부에 형성되어 있는 비정질 규소층(200)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(200)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 그레인은 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향(도 2 참조)으로 성장한다. 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되며, 마 스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 레이저빔을 조사하면 그레인의 측면 성장은 계속 진행하여 원하는 정도의 다양한 입자 크기를 결정할 수 있다. 도 2는 슬릿 패턴이 수평 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸 것으로 그레인은 슬릿 패턴에 대하여 수직하게 성장되어 수직 방향으로 성장하였음을 알 수 있다. 여기서, 도 2에서와 같이 수평 방향으로 뻗어 있는 슬릿 패턴을 가지는 마스크를 이용하여 그레인의 크기를 슬릿 패턴의 폭만큼 성장시키기 위해서는 조사 영역을 정의하는 슬릿 패턴이 그레인의 성장 방향으로 슬릿 패턴의 폭만큼 엇갈리도록 배치되어 있는 마스크를 이용한다. 이러한 마스크를 이용하여 비정질 규소층에 레이저를 조사할 때 슬릿 패턴의 길이 방향으로 마스크를 이동하며, 이때 슬릿 패턴의 폭 방향으로 이웃하는 비정질 규소층에 연속적으로 레이저가 조사되어 그레인의 성장은 슬릿 패턴의 폭 방향으로 연속적으로 이루어져 그레인의 크기를 슬릿 패턴의 폭만큼 성장시킬 수 있다. 그레인의 성장은 액상 영역(210)의 긴 변에서만 성장하기도 하지만 액상 영역(210)의 단 짧은 변인 A 부분에서도 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계가 존재하여 다결정 규소의 그레인이 성장하기 때문에 액상 영역(210)의 양쪽 가장자리 부분에서는 다른 부분과 비교하여 다결정 규소의 그레인이 불규칙하게 성장한다. 이러한 문제점을 해결하기 위해서 본 발명에서는 A 부분에서 다결정 규소의 그레인이 성장하는 것을 억제하는 것이며, 이를 위하여 A 부분에서는 레이저의 에너지가 완만한 기울기를 가지도록 레이저를 조사한다. 이를 위하여 본 발명의 실시예에서는 레이저 조사 영역의 경계선이 슬릿 패턴의 가장자리인 A 부분을 지나하도록 배치하여 레이저를 조사한다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3a는 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서 마스크의 이동 위치와 그에 따른 레이저 조사 영역을 도시한 도면이고, 도 3b는 본 발명의 실시예에 따른 순차적 측면 고상 결정 공정에서 다결정 규소에 조사되는 레이저의 에너지 분포를 나타낸 그래프이다.
우선, 도 3a에서 보는 바와 같이, 본 발명의 실시예에 따른 다결정 규소용 마스크(300)에는 투과 영역(310)을 정의하는 제1 및 제2 수평 슬릿 영역(301, 302)을 가진다. 이때, 제1 및 제2 수평 슬릿 영역(301, 302)에 형성되어 있는 슬릿 패턴들은 모두 가로 방향으로 뻗어 형성되어 있으며, 각 영역(301, 302)에서 균일하게 동일한 간격으로 세로 방향으로 배열되어 있으며, 두 영역(301, 302)의 슬릿 패턴은 서로 한 피치(pitch)만큼 어긋나 배치되어 있다. 이는 앞에서 설명한 바와 같이 순차적 고상 결정 공정에서 마스크(300)를 가로 방향으로 이동하면서 레이저를 조사할 때 세로 방향으로 서로 이웃하는 비정질 규소에 연속적으로 레이저를 조사하여 다결정 규소의 그레인을 슬릿 패턴의 폭만큼 성장시키기 위함이며, 둘 이상의 영역으로 슬릿 패턴을 배치할 수 있으며 이러한 경우에는 원하는 정도의 크기로 그레인의 크기를 조절할 수 있다. 물론, 마스크는 세로 방향으로 형성되어 있는 슬릿 패턴을 가질 수 있으며, 가로 방향과 세로 방향으로 형성되어 있는 슬리 패턴을 함께 가질 수도 있다.
이러한 마스크를 이용한 본 발명의 실시예에 따른 순차적 고상 결정 공정에서는, 도 3에서 보는 바와 같이 조사 영역의 경계선이 슬릿 패턴을 지나도록 레이저 조사 영역을 정의하여 레이저를 조사한다. 즉, n 번째 샷(shot) 공정이 진행할 때, 마스크(300)를 n 번째 샷의 마스크 위치로 이동하였을 때, n 번째 샷의 조사 영역 경계선은 제1 수평 슬릿 영역(301)에 형성되어 있는 슬릿 패턴을 지나도록 조사 영역을 정의하여 레이저를 조사한다. 이어, n+1 번째 샷(shot) 공정이 진행할 때도, 마스크(300)를 n+1 번째 샷의 마스크 위치로 이동하였을 때, n+1 번째 샷의 조사 영역 경계선은 제1 수평 슬릿 영역(301)에 형성되어 있는 슬릿 패턴을 지나도록 조사 영역을 정의하여 레이저를 조사한다. 이렇게 하면, 슬릿 패턴에 대응하는 대부분의 비정질 규소층에는 조사되는 레이저의 에너지가 충분히 전달되지만, 레이저 조사 영역의 경계선에 대응하는 비정질 규소층과 이와 인접한 부분에서는 레이저의 에너지가 완만한 기울기를 가지게 되며, 이 부분에서는 액상 영역과 고상 영역의 경계가 명확하지 않아 다결정 규소의 그레인이 거의 성장하지 않는다. 따라서, 슬릿 패턴의 양쪽 가장자리에 대응하는 부분에서 다결정 규소의 그레인이 불규칙하게 성장하는 것을 방지할 수 있으며, 이를 통하여 다결정 규소의 그레인을 전체적으로 균일하게 성장시킬 수 있다. 여기서, 샷은 레이저를 한번 조사하는 단위 공정을 의미한다. 이때, 레이저 조사 영역의 경계선은 마스크(300)의 첫 번째 슬릿 영역(301)에 배열되어 있는 슬릿 패턴의 긴 변과 교차하면서 그 슬릿 패턴 중 최외각의 짧은 변에 거의 평행하게 인접한 것이 바람직하다.
다음은, 이러한 본 발명의 실시예에 따른 순차적 고상 결정 공정을 이용한 박막 트랜지스터의 제조 방법에 대하여 설명하기 한다.
도 4는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고, 도 5a 내지 도 5e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다. 여기서, 박막 트랜지스터는 화소 전극을 함께 가지는 구조로 예를 들었으나, 본 발명의 박막 트랜지스터의 제조 방법은 액정 패널의 상부에 구동 집적 회로를 설계하기 위한 반도체 소자의 제조 방법에서도 적용한다.
도 4에서 보는 바와 같이, 절연 기판(10)의 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극(40)이 형성되어 있다. 게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 층간 절연막(50)은 보호 절연막(70)으로 덮여 있고, 보호 절연막(70)에는 드레인 전극(63)을 드러내는 접촉구(73)가 형성되어 있으며, 보호 절연막(70)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(80)이 형성되어 접촉구(73)를 통해 드레인 전극(63)과 연결되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 5a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막을 형성한다. 이어, 도 3a에서 보는 바와 같이, 슬릿 패턴을 가지는 마스크를 이용한 순차적 고상 결정 공정에서 조사 영역의 경계선이 슬릿 패턴을 지나도록 레이저 조사 영역을 정의하여 레이저를 조사하여 비정질 규소 박막을 다결정 규소층(25)으로 결정화한다. 이렇게 하면, 다결정 규소층(25)의 그레인을 기판에 전면적으로 균일하게 형성할 수 있어 이후에 완성되는 박막 트랜지스터의 특성을 균일하게 유지할 수 있다.
이어, 도 5b에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정으로 다결정 규소층(25)을 패터닝하여 반도체층(20)을 형성한다.
이어, 도 5c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한 다음, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(40)을 포함하는 게이트 배선을 형성한다. 이어, 게이트 전극(40) 을 포함하는 게이트 배선 또는 게이트 배선용 감광막 패턴을 이온 주입용 마스크로 사용하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다. 이때, 소스 및 드레인 영역(22, 23)의 사이는 채널 영역(21)으로 정의된다.
이어, 도 5d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 질화 규소 또는 산화 규소를 적층하여 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 5e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 포함하는 데이터 배선을 형성한다.
이어, 도 4에서 보는 바와 같이, 그 상부에 질화 규소 또는 저유전율을 가지는 유기 절연 물질 또는 화학 기상 증착을 이용한 저유전율 물질을 적층하여 보호 절연막(70)을 형성한 후, 패터닝하여 드레인 전극(63)을 드러내는 접촉구(73)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
이처럼, 본 발명에서는 순차적 고상 결정 공정에 있어서 레이저 조사 영역의 경계선이 슬릿 패턴을 지나도록 레이저 조사 영역을 정의하여 레이저를 조사하여 비정질 규소 박막을 다결정 규소 박막으로 결정화함으로써 슬릿 패턴의 짧은 변에 대응하는 규소층의 액상 영역에서 그레인이 성장하는 것을 억제할 수 있다. 따라서, 다결정 규소의 그레인이 불균일하게 성장하는 것을 방지할 수 있어 기판 전체적으로 박막 트랜지스터의 특성을 균일하게 유지할 수 있다.
Claims (5)
- 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,레이저의 투과 영역을 정의하는 슬릿 패턴을 가지는 마스크를 이용하여 결정화를 진행하는 순차적 고상 결정 공정에 있어서 레이저 조사 영역의 경계선이 상기 슬릿 패턴의 가장자리를 지나도록 상기 레이저 조사 영역을 정의하여 레이저를 조사하여 상기 비정질 규소 박막을 다결정 규소 박막으로 결정화하는 단계,마스크를 이용한 사진 식각 공정으로 상기 다결정 규소 박막을 패터닝하여 반도체층을 형성하는 단계,상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,상기 반도체층의 상기 게이트 절연막의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성하는 단계,상기 게이트 배선을 덮는 층간 절연막을 형성하는 단계,상기 게이트 절연막 또는 상기 층간 절연막을 식각하여 상기 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성하는 단계,상기 접촉 구멍을 통하여 상기 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 순차적 고상 결정은 적어도 상기 슬릿 패턴이 서로 어긋나 배열되어 있는 둘 이상의 슬릿 영역을 가지는 상기 마스크를 이용하는 박막 트랜지스터의 제조 방법.
- 제2항에서,상기 레이저 조사 영역의 경계선은 상기 마스크의 첫 번째 상기 슬릿 영역에 배열되어 있는 상기 슬릿 패턴의 긴 변과 교차하면서 첫 번째 상기 슬릿 영역의 상기 슬릿 패턴 중 최외곽의 짧은 변에 인접하게 위치하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
- 제4항에서,상기 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 형성하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020060499A KR100878243B1 (ko) | 2002-10-04 | 2002-10-04 | 다결정 규소 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020060499A KR100878243B1 (ko) | 2002-10-04 | 2002-10-04 | 다결정 규소 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040031136A KR20040031136A (ko) | 2004-04-13 |
| KR100878243B1 true KR100878243B1 (ko) | 2009-01-13 |
Family
ID=37331391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020060499A KR100878243B1 (ko) | 2002-10-04 | 2002-10-04 | 다결정 규소 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100878243B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110045548B (zh) * | 2019-06-06 | 2021-12-07 | 成都中电熊猫显示科技有限公司 | 掩膜设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027315A (ko) * | 2000-03-16 | 2002-04-13 | 추후보정 | 연속 모션 ｓｌｓ를 제공하기 위한 방법 및 시스템 |
| KR20020054609A (ko) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR20030017302A (ko) * | 2001-08-21 | 2003-03-03 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
-
2002
- 2002-10-04 KR KR1020020060499A patent/KR100878243B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027315A (ko) * | 2000-03-16 | 2002-04-13 | 추후보정 | 연속 모션 ｓｌｓ를 제공하기 위한 방법 및 시스템 |
| KR20020054609A (ko) * | 2000-12-28 | 2002-07-08 | 구본준, 론 위라하디락사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR20030017302A (ko) * | 2001-08-21 | 2003-03-03 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040031136A (ko) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796758B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100878240B1 (ko) | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| KR100831227B1 (ko) | 다결정 규소를 이용한 박막 트랜지스터의 제조 방법 | |
| JP2005513785A5 (ko) | ||
| KR100916656B1 (ko) | 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법 | |
| KR101316633B1 (ko) | 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 | |
| KR100878243B1 (ko) | 다결정 규소 박막 트랜지스터의 제조 방법 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100767380B1 (ko) | 박막 트랜지스터 | |
| KR100796755B1 (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| KR20030031398A (ko) | 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR100992143B1 (ko) | 규소 결정화 시스템 및 규소 결정화 방법 | |
| KR101012787B1 (ko) | 레이저빔 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법 | |
| KR20050057923A (ko) | 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| KR20050052764A (ko) | 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법 | |
| KR20060029365A (ko) | 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법 | |
| KR20050083303A (ko) | 다결정 규소 박막 트랜지스터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 11 |