KR20030017302A - 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 - Google Patents

다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 Download PDF

Info

Publication number
KR20030017302A
KR20030017302A KR1020020007365A KR20020007365A KR20030017302A KR 20030017302 A KR20030017302 A KR 20030017302A KR 1020020007365 A KR1020020007365 A KR 1020020007365A KR 20020007365 A KR20020007365 A KR 20020007365A KR 20030017302 A KR20030017302 A KR 20030017302A
Authority
KR
South Korea
Prior art keywords
mask
polycrystalline silicon
thin film
slit
regions
Prior art date
Application number
KR1020020007365A
Other languages
English (en)
Other versions
KR100816344B1 (ko
Inventor
강명구
김현재
강숙영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/135,066 priority Critical patent/US20030040146A1/en
Priority to JP2002215567A priority patent/JP2003092262A/ja
Publication of KR20030017302A publication Critical patent/KR20030017302A/ko
Priority to US10/854,664 priority patent/US7335541B2/en
Priority to US12/016,430 priority patent/US7488633B2/en
Application granted granted Critical
Publication of KR100816344B1 publication Critical patent/KR100816344B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 실시예에 따른 다결정 규소용 마스크에는 세로 방향으로 형성되어 있는 슬릿 패턴이 가로 방향으로 다수 배열되어 있는 제1 및 제2 수직 슬릿 영역과 가로 방향으로 형성되어 있는 슬릿 패턴이 세로 방향으로 다수 배열되어 있는 제3 및 제4 수평 슬릿 영역을 가진다. 이때. 제1 수직 슬릿 영역의 슬릿 패턴과 제2 수직 슬릿 영역의 슬릿 패턴은 슬릿 패턴 사이의 간격만큼 어긋나도록 배치되어 있으며, 제3 수평 슬릿 영역의 슬릿 패턴과 제4 수평 슬릿 영역의 슬릿 패턴 또한 이들 사이의 간격인 피치만큼 어긋나도록 배치되어 있다. d/4 거리만큼 마스크를 이동하면서 레이저를 조사하여 순차적 측면 고상 결정 공정을 진행하면 제1 및 제2 수직 슬릿 영역의 슬릿 패턴이 서로 어긋나도록 배치되어 있어 그레인은 수평 방향으로 2번 성장한다. 또한, 제3 및 제4 수평 슬릿 영역의 슬릿 패턴들이 서로 어긋나도록 배치되어 있어 그레인은 수직 방향으로 2번 성장하여 수평 및 수직 방향에 대하여 등방적으로 크기를 가지는 그레인을 성장시킬 수 있다.

Description

다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법{A MASK FOR FORMING POLYSILICON AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR USING THE MASK}
이 발명은 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로서, 더 자세하게는 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5-1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20-150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 불균일한 결정입계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역이 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정은 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행하며, 이때 그레인의 크기는 슬릿 패턴의 폭만큼 성장한다. 이를 위하여 그레인의 성장 방향에 대하여 수직하게 형성된 슬릿 패턴은 둘 이상의 영역에서 슬릿 패턴의 폭만큼 어긋나게 배치되어 있고, 이러한 슬릿 패턴을 포함하는 마스크는 순차적 측면 고상 결정 공정에서 슬릿 패턴이 형성된 방향으로 이동하면서 실시하며, 마스크를 한 방향으로 이동하면서 자외선을 조사하여 순차적 고상 결정 공정을 진행하는 것을 스캐닝 단계로 정의한다.
하지만, 이러한 종래의 기술에서는 마스크 가장자리 부분 또는 슬릿 패턴의 모서리 부분에 대응하는 다결정 규소층에는 그레인의 크기가 다른 부분에 비하여 매우 불균일하게 형성된다. 또한, 그레인의 성장 방향으로만 마스크의 슬릿을 이동하여 순차적 측면 고상 결정을 진행하는 경우에 그레인의 성장 방향으로는 수 ㎛ 정도의 결정 입자를 얻을 수 있지만, 그레인의 성장 방향에 대하여 수직 방향으로는 수천 Å 정도의 작은 결정 입자가 형성된다. 이렇게 결정 입자의 이방성은 박막 트랜지스터의 특성을 이방성으로 결정짓게 된다. 즉, 그레인의 성장 방향과 이에 수직한 방향에 대한 박막 트랜지스터의 전류 이동도는 큰 차이가 발생하며, 이는 액정 패널의 상부에 박막 트랜지스터를 형성할 때, 박막 트랜지스터를 한 방향으로 배열해야 하는 설계상의 어려움이 발생한다.
본 발명의 목적은 다결정 규소의 그레인 크기를 균일하게 형성할 수 있는 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 전류 이동도를 등방적으로 균일하게 가지는 다결정 규소를 형성하기 위한 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
2a 및 도 2b는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,
도 3a는 본 발명의 제1 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 도시한 평면도이고,
도 3b는 본 발명의 제1 실시예에 따른 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 결정화된 다결정 규소의 미세 구조를 도시한 도면이고,
도 4a는 본 발명의 제2 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 도시한 평면도이고,
도 4b는 본 발명의 제2 실시예에 따른 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 결정화된 다결정 규소의 미세 구조를 도시한 도면이고,
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고,
도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크에는 그레인의 성장 방향으로 배열되어 있는 슬릿 패턴은 마스크의 이동 방향에 대하여 수직하게 형성되어 있다.
또한, 레이저빔의 투과 영역을 정의하는 슬릿 패턴은 다결정 규소의 그레인이 적어도 둘 이상의 방향에 대하여 등방적으로 성장하도록 적어도 둘 이상의 영역에서 제1 방향과 제1 방향에 수직인 제2 방향으로 배열되어 있다.
이때, 둘 이상의 영역에서 제1 및 제2 방향으로 배열되어 있는 슬릿 패턴은 서로 엇갈리도록 배치되어 있는 것이 바람직하며, 제1 및 제2 방향으로 배열되어 있는 영역은 각각 둘로 구성할 수도 있다. 이때, 제1 및 제2 방향으로 배열되어있는 슬릿 패턴은 슬릿 패턴 사이의 간격만큼 엇갈리도록 배치되어 있는 것이 바람직하다.
이를 이용한 본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 형성한 후, 투과 영역을 정의하는 슬릿 패턴이 적어도 둘 이상의 영역에서 제1 방향과 제1 방향에 수직인 제2 방향으로 배열되어 있는 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 비정질 규소 박막을 결정화하여 반도체층을 형성한다. 이어, 반도체층을 덮는 게이트 절연막을 형성하고, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한다. 이어, 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성하고, 게이트 전극을 덮는 층간 절연막을 형성한 다음, 게이트 절연막 또는 층간 절연막을 식각하여 소스 및 드레인 영역을 드러내는 접촉 구멍을 각각 형성한다. 이어, 접촉 구멍을 통하여 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 각각 형성한다,
이때, 드레인 전극과 연결되는 화소 전극을 형성할 수 있으며, 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 형성하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적측면 고상 결정 공정을 개략적으로 도시한 개략도이고, 2a 내지 도 2c는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이다.
도 1에서 보는 바와 같이, 순차적 측면 고상 결정 공정은 슬릿 패턴으로 형성되어 있는 투과 영역(310)을 가지는 마스크(300)를 이용하여 레이저빔을 조사하여 절연 기판의 상부에 형성되어 있는 비정질 규소층(200)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(200)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 그레인은 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다. 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되며, 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 레이저빔을 조사하면 그레인의 측면 성장은 계속 진행하여 원하는 정도의 다양한 입자 크기를 결정할 수 있다. 도 2a는 슬릿 패턴이 수평 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸 것으로 그레인은 슬릿 패턴에 대하여 수직하게 성장되어 수직 방향으로 성장하였음을 알 수 있다. 도 2b는 슬릿 패턴이 수직 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸 것으로 그레인은 슬릿 패턴에 대하여 수직하게 성장되어 수평 방향으로 성장하였음을 알 수 있다. 여기서, 도 2a 및 도 2b에서와 같이 수평 또는 수직의 방향으로 형성되어 있는 슬릿 패턴을 가지는 마스크를 이용하여 그레인의 크기를 슬릿 패턴의 폭만큼성장시키기 위해서는 조사 영역을 정의하는 슬릿 패턴을 그레인의 성장 방향으로 슬릿 패턴의 폭만큼 엇갈리록 배치하여 마스크가 이동할 때 비정질 규소층에 연속적으로 자외선을 조사한다. 이때, 연속되는 스캐닝 단계를 변경하기 위해 마스크를 이동할 때, 마스크의 오정렬을 방지하기 위해 마스크의 가장자리 부분에서는 조사 영역이 중첩되도록 마스크를 배치해야 한다. 하지만, 슬릿 패턴의 형성 방향과 마스크의 진행 방향이 동일한 경우에는 그레인의 경계가 마스크의 진행 방향으로 형성되어 마스크의 가장자리에 대응하는 다결정 규소층에는 종래의 기술에서와 그레인의 경계가 불규칙하게 형성되어 박막 트랜지스터의 특성을 저하시키는 요인으로 작용한다. 이러한 문제를 해결하기 위해 본 발명에서는 단위 스캐닝 단계에서 마스크가 이동하는 방향에 대하여 수직하게 형성되어 있는 슬릿 패턴을 가지는 마스크를 제공한다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3a는 본 발명의 제1 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 도시한 평면도이고, 도 3b는 본 발명의 제1 실시예에 따른 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 결정화된 다결정 규소의 미세 구조를 도시한 도면이다.
우선, 도 3a에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 다결정 규소용 마스크는 제1 및 제2 수직 슬릿 영역(101, 102)을 가진다. 이때, 제1 및 제2 수직 슬릿 영역(101, 102)에 형성되어 있는 슬릿 패턴(11, 12)들은 모두 세로 방향으로 형성되어 있으며, 각 영역(101, 102)에서 균일하게 동일한 간격으로 배열되어 있는 두 영역(101, 102)의 슬릿 패턴(11, 12)은 서로 한 피치(pitch)만큼 어긋나 배치되어 있다.
이러한 본 발명의 제1 실시예에 따른 다결정 규소용 마스크는 순차적 측면 고상 결정 공정을 이용한 스캐닝 단계에서 슬릿 패턴(11, 12)이 형성되어 있는 방향에 대하여 수직하게, 즉 세로 방향으로 이동한다. 그러면 다결정 규소의 그레인은 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장하여 도 3b에서 보는 바와 같이 그레인은 슬릿 패턴(11, 12)의 형성 방향에 대하여 수직하게 형성되며 그레인의 경계(G)는 세로 방향으로 형성된다. 즉, 본 발명의 제1 실시예에서와 같이 슬릿 패턴(11, 12)을 스캐닝 단계에서 마스크의 이동 방향에 대하여 수직하게 형성하면 그레인의 경계(G)의 경계 또한 슬릿 패턴(11, 12) 형성 방향도 마스크의 이동 방향에 대하여 수직하게 형성된다. 그러면, 이어지는 다음 스캐닝 단계를 실시하기 위해 마스크를 이동할 때 마스크의 가장자리 부분을 중첩시켜 자외선을 조사하여 다결정 규소를 결정화더라도 서로 다른 스캐닝 단계에서 형성된 그레인의 경계는 도 3b에서 보는 바와 같이 서로 어긋나 형성될 뿐 그레인의 경계는 동일한 간격으로 균일하게 형성된다. 따라서, 채널 영역(C)을 어느 위치에 설정하더라도 동일한 폭의 채널 영역(C)에서는 동일한 수의 그레인 경계를 포함하게 되어 균일한 박막 트랜지스터 특성을 얻을 수 있다. 또한, 슬릿 패턴(11, 12)을 세로 방향으로 형성하여 슬릿 패턴(11, 12)의 모서리 부분을 최소화함으로써 다결정 규소의 결정화를 보다 균일하게 할 수 있다.
본 발명의 제1 실시예에서 다결정 규소용 마스크에는 두 영역으로만 분리하여 슬릿 패턴을 형성하였지만, 둘 이상으로 슬릿 패턴 영역을 다수로 분리할 수도 있다.
한편, 도 2a 및 도 2b에서와 같이 그레인을 수직 및 수평 중 하나의 방향으로만 그레인을 성장시켜 다결정 규소로 박막 트랜지스터의 반도체층을 형성하는 경우에는 반도체층의 전류 이동도가 그레인의 성장 방향에 따라 다르게 나타난다. 이러한 문제점을 해결하기 위하여 본 발명의 제2 실시예에서는 수평 방향의 슬릿 패턴과 수직 방향의 슬릿 패턴을 이용하여 순차적 측면 고상 결정 공정을 진행하여 수평 및 수직 방향에 대하여 등방적으로 그레인을 성장시킨다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 4a는 본 발명의 제2 실시예에 따른 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크의 구조를 도시한 평면도이고, 도 4b는 본 발명의 제2 실시예에 따른 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 결정화된 다결정 규소의 미세 구조를 도시한 도면이다.
먼저, 수평 방향의 슬릿 패턴과 수직 방향의 슬릿 패턴을 함께 가지는 다결정 규소용 마스크의 구조에 대하여 상세하게 설명하기로 한다.
도 4a에서 보는 바와 같이, 본 발명의 실시예에 따른 다결정 규소용 마스크에는 세로 방향으로 형성되어 있는 슬릿(slit) 패턴(11, 12)이 가로 방향으로 다수 배열되어 있는 제1 및 제2 수직 슬릿 영역(101, 102)과 가로 방향으로 형성되어 있는 슬릿 패턴(13, 14)이 세로 방향으로 다수 배열되어 있는 제3 및 제4 수평 슬릿 영역(103, 104)을 가진다. 이때. 제1 수직 슬릿 영역(101)의 슬릿 패턴(11)과 제1수직 슬릿 영역(102)의 슬릿 패턴(12)은 슬릿 패턴(11, 12) 사이의 간격인 피치(pitch)만큼 어긋나도록 배치되어 있으며, 제3 수평 슬릿 영역(103)의 슬릿 패턴(13)과 제4 수평 슬릿 영역(104)의 슬릿 패턴(14) 또한 이들 사이의 간격인 피치(pitch)만큼 어긋나도록 배치되어 있다. 이러한 본 발명의 실시예에 따른 마스크를 d/4 거리만큼 이동하면서 레이저를 조사하여 순차적 측면 고상 결정 공정을 진행하면 제1 및 제2 수직 슬릿 영역(101, 102)의 슬릿 패턴(11, 12)이 서로 어긋나도록 배치되어 있어 그레인은 수평 방향으로 2번 성장을 진행한다. 또한, 제3 및 제4 수평 슬릿 영역(103, 104)의 슬릿 패턴(13, 14)들이 서로 어긋나도록 배치되어 있어 그레인은 수직 방향으로 2번 성장하여 수평 및 수직 방향에 대하여 등방적으로 크기를 가지는 그레인을 성장시킬 수 있다. 따라서, 이와 같은 마스크를 이용하여 비정질 규소를 다결정 규소를 결정화함으로써 다결정 규소로 이루어진 반도체층을 가지는 박막 트랜지스터는 수직 및 수평 방향에 하여 등방적인 전류 이동도를 가질 수 있으므로 액정 패널의 상부에 박막 트랜지스터를 형성할 때, 박막 트랜지스터를 다양한 방향으로 배열하더라도 박막 트랜지스터의 특성을 균일하게 얻을 수 있다.
도 4a에서는 각각의 방향에 대하여 2번의 레이저빔을 조사하여 그레인을 성장시킬 수 있도록 마스크를 설계하였지만, 각각의 슬릿 패턴을 엇갈리도록 배치하여 수직 및 수평 슬릿 영역을 각각 n 등분하여 다수로 영역으로 형성할 수 있다.
이러한 본 발명의 제2 실시예에 따른 다결정 규소용 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행할 때에는, 먼저 한 방향의 슬릿 패턴을 이용하여그레인을 하나의 방향으로 성장시킨 다음, 나머지 방향의 슬릿 패턴을 이용하여 그레인을 성장시키면 이미 하나의 슬릿 패턴을 1차 레이저 조사에 의해 성장한 그레인이 시드(seed)가 되어 나머지 슬릿 패턴을 이용한 2차 레이저 조사에서는 이미 1차 레이저 조사에서 그레인이 성장한 방향에 대하여 수직한 방향으로 그레인이 성장함으로 도 4b에서 보는 바와 같이 수평 및 수직 방향으로 그레인이 성장한 미세 구조를 가지는 다결정 규소를 형성할 수 있다.
다음은, 이러한 본 발명의 제1 및 제2 실시예에 따른 다결정 규소용 마스크를 이용한 박막 트랜지스터의 제조 방법에 대하여 설명하기 한다.
도 5는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고, 도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다. 여기서, 박막 트랜지스터는 화소 전극을 함께 가지는 구조로 예를 들었으나, 본 발명의 박막 트랜지스터의 제조 방법은 액정 패널의 상부에 구동 집적 회로를 설계하기 위한 반도체 소자의 제조 방법에서도 적용한다.
도 5에서 보는 바와 같이, 절연 기판(10)의 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화규소(SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극(40)이 형성되어 있다. 게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 층간 절연막(50)은 보호 절연막(70)으로 덮여 있고, 보호 절연막(70)에는 드레인 전극(63)을 드러내는 접촉구(73)가 형성되어 있으며, 보호 절연막(70)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(80)이 형성되어 접촉구(73)를 통해 드레인 전극(63)과 연결되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 6a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막(25)을 형성한다.
이어, 도 6b에서 보는 바와 같이, 임의의 위치에 채널 영역을 설정하더라도 균일하게 그레인 경계를 가지거나 수평 및 수직 방향에 대하여 등방적으로 그레인을 성장시키기 위하여 도 3a 또는 도 4a에서 설명한 바와 같이 마스크의 이동 방향에 대하여 수직하게 형성되어 있는 슬릿 패턴을 가지거나 수평 방향의 슬릿 패턴과수직 방향의 슬릿 패턴을 함께 가지는 다결정 규소용 마스크를 이용하여 비정질 규소 박막(25)에 레이저빔을 조사하여 액상 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층(20)을 형성한다. 이때, 도 3a에서와 같은 본 발명의 제1 실시예에 따른 마스크를 이용하여 비정질 규소를 결정화하는 경우에는 도 3b에서와 같이 어느 위치에서나 균일한 간격으로 형성되어 있는 그레인 경계를 가지는 반도체층(20)을 얻을 수 있어, 특정한 방향에 대하여 채널을 가지는 박막 트랜지스터에 대한 특성을 균일하게 확보할 수 있다. 또한, 도 4a에서 보는 바와 같은 본 발명의 제2 실시예에 따른 마스크를 이용하여 비정질 규소를 결정화하는 경우에는 박막 트랜지스터는 수직 및 수평 방향에 하여 등방적인 전류 이동도를 가질 수 있으므로 액정 패널의 상부에 박막 트랜지스터를 형성할 때, 박막 트랜지스터를 다양한 방향으로 배열하더라도 박막 트랜지스터의 특성을 균일하게 얻을 수 있다.
이어, 도 6c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한다. 이어, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(40)을 형성한다.
이어, 도 6c에서 보는 바와 같이, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다. 이때, 소스 및 드레인 영역(22, 23)의 사이는 채널 영역(21)으로 정의된다.
이어, 도 6d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 6e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이어, 도 5에서 보는 바와 같이, 그 상부에 보호 절연막(70)을 도포한 후, 패터닝하여 드레인 전극(63)을 드러내는 접촉구(73)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
이처럼, 본 발명에서는 수평 방향의 슬릿 패턴과 수직 방향의 슬릿 패턴을 함께 가지는 다결정 규소용 마스크를 이용하여 비정질 규소를 결정화함으로써 수평 및 수직 방향에 대하여 등방적으로 성장한 그레인을 가지는 다결정 규소의 반도체층을 형성할 수 있다. 이를 통하여 다결정 규소 박막 트랜지스터는 수직 및 수평 방향에 하여 등방적인 전류 이동도를 가질 수 있으므로 액정 패널의 상부에 박막 트랜지스터를 다양한 방향으로 배열하더라도 박막 트랜지스터의 특성을 균일하게 얻을 수 있다.

Claims (9)

  1. 조사하는 레이저빔의 투과 영역을 정의하는 슬릿 패턴이 순차적 측면 고상 결정의 단위 스캐닝 공정에서 마스크의 이동 방향에 대하여 수직하게 형성되어 있는 다결정 규소용 마스크.
  2. 제1항에서,
    상기 다결정 규소용 마스크는 균일한 간격으로 배열되어 있는 상기 슬릿 패턴이 임의의 피치로 어긋나 배열되어 둘 이상의 영역을 가지는 다결정 규소용 마스크.
  3. 조사하는 레이저빔의 투과 영역을 정의하는 슬릿 패턴이 그레인이 적어도 둘 이상의 방향으로 성장하도록 적어도 둘 이상의 영역에서 제1 방향과 상기 제1 방향에 수직인 제2 방향으로 배열되어 있는 다결정 규소용 마스크.
  4. 제3항에서,
    둘 이상의 상기 영역에서 상기 제1 및 제2 방향으로 배열되어 있는 슬릿 패턴은 서로 엇갈리도록 배치되어 있는 다결정 규소용 마스크.
  5. 제3항에서,
    상기 제1 및 제2 방향으로 배열되어 있는 영역은 각각 둘인 다결정 규소용 마스크.
  6. 제5항에서,
    상기 제1 및 제2 방향으로 배열되어 있는 상기 슬릿 패턴은 상기 슬릿 패턴 사이의 간격만큼 엇갈리도록 배치되어 있는 다결정 규소용 마스크.
  7. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    조사하는 레이저빔의 투과 영역을 정의하는 슬릿 패턴이 단위 스캐닝 공정에서 마스크의 이동 방향에 대하여 수직하게 형성되어 있는 다결정 규소용 마스크 또는 투과 영역을 정의하는 슬릿 패턴이 적어도 둘 이상의 영역에서 제1 방향과 상기 제1 방향에 수직인 제2 방향으로 배열되어 있는 다결정 규소용 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 상기 비정질 규소 박막을 결정화하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 소스 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계,
    상기 게이트 절연막 또는 상기 층간 절연막을 식각하여 상기 소스 및 드레인영역을 드러내는 접촉 구멍을 각각 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 소스 및 드레인 전극과 각각 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  8. 제7항에서,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  9. 제8항에서,
    상기 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 형성하는 박막 트랜지스터의 제조 방법.
KR1020020007365A 2001-08-21 2002-02-08 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 KR100816344B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/135,066 US20030040146A1 (en) 2001-08-21 2002-04-29 Mask for forming polysilicon and a method for fabricating thin film transistor using the same
JP2002215567A JP2003092262A (ja) 2001-08-21 2002-07-24 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
US10/854,664 US7335541B2 (en) 2001-08-21 2004-05-26 Method for fabricating thin film transistor using the mask for forming polysilicon including slit patterns deviated from each other
US12/016,430 US7488633B2 (en) 2001-08-21 2008-01-18 Method for forming polysilicon by illuminating a laser beam at the amorphous silicon substrate through a mask

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010050421 2001-08-21
KR1020010050421 2001-08-21

Publications (2)

Publication Number Publication Date
KR20030017302A true KR20030017302A (ko) 2003-03-03
KR100816344B1 KR100816344B1 (ko) 2008-03-24

Family

ID=27720130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020007365A KR100816344B1 (ko) 2001-08-21 2002-02-08 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법

Country Status (4)

Country Link
US (3) US20030040146A1 (ko)
JP (1) JP2003092262A (ko)
KR (1) KR100816344B1 (ko)
TW (1) TW527732B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100878243B1 (ko) * 2002-10-04 2009-01-13 삼성전자주식회사 다결정 규소 박막 트랜지스터의 제조 방법
KR100928053B1 (ko) * 2003-06-25 2009-11-23 엘지디스플레이 주식회사 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR101018749B1 (ko) * 2003-12-19 2011-03-04 삼성전자주식회사 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법
KR101032943B1 (ko) * 2003-12-19 2011-05-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101032944B1 (ko) * 2003-12-30 2011-05-09 삼성전자주식회사 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
US8486812B2 (en) 2003-10-14 2013-07-16 Samsung Display Co., Ltd. Fabrication method for polycrystalline silicon thin film and display device fabricated using the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100546711B1 (ko) * 2003-08-18 2006-01-26 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR101054339B1 (ko) 2003-12-04 2011-08-04 삼성전자주식회사 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR100525443B1 (ko) 2003-12-24 2005-11-02 엘지.필립스 엘시디 주식회사 결정화 장비 및 이를 이용한 결정화 방법
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
CN100372083C (zh) * 2005-06-02 2008-02-27 友达光电股份有限公司 形成薄膜晶体管的方法
TWI298111B (en) * 2005-06-03 2008-06-21 Au Optronics Corp A mask used in a sequential lateral solidification process
CN1892420B (zh) * 2005-07-08 2010-05-05 友达光电股份有限公司 用于连续横向固化技术的掩膜及用其形成多晶硅层的方法
JP2007123445A (ja) * 2005-10-26 2007-05-17 Sharp Corp レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
TW200942935A (en) * 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
JP2009302251A (ja) * 2008-06-12 2009-12-24 Sharp Corp レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子
KR101432156B1 (ko) * 2013-06-14 2014-08-20 에이피시스템 주식회사 기판 처리 방법
CN107132727A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 掩模板、薄膜晶体管的制造方法和薄膜晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100303138B1 (ko) * 1998-06-09 2001-11-30 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
KR100379361B1 (ko) 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878243B1 (ko) * 2002-10-04 2009-01-13 삼성전자주식회사 다결정 규소 박막 트랜지스터의 제조 방법
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100928053B1 (ko) * 2003-06-25 2009-11-23 엘지디스플레이 주식회사 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
US8486812B2 (en) 2003-10-14 2013-07-16 Samsung Display Co., Ltd. Fabrication method for polycrystalline silicon thin film and display device fabricated using the same
KR101018749B1 (ko) * 2003-12-19 2011-03-04 삼성전자주식회사 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법
KR101032943B1 (ko) * 2003-12-19 2011-05-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101032944B1 (ko) * 2003-12-30 2011-05-09 삼성전자주식회사 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법

Also Published As

Publication number Publication date
KR100816344B1 (ko) 2008-03-24
JP2003092262A (ja) 2003-03-28
US7488633B2 (en) 2009-02-10
US20040219768A1 (en) 2004-11-04
US20030040146A1 (en) 2003-02-27
TW527732B (en) 2003-04-11
US20080166892A1 (en) 2008-07-10
US7335541B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR101243667B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
US20070108447A1 (en) Thin film transistor and liquid crystal display
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR100767380B1 (ko) 박막 트랜지스터
WO2003034503A1 (en) A thin film transistor using polysilicon and a method for manufacturing the same
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20080053097A (ko) 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
KR20050062156A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법
KR20100084899A (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee