CN100372083C - 形成薄膜晶体管的方法 - Google Patents

形成薄膜晶体管的方法 Download PDF

Info

Publication number
CN100372083C
CN100372083C CNB2005100747580A CN200510074758A CN100372083C CN 100372083 C CN100372083 C CN 100372083C CN B2005100747580 A CNB2005100747580 A CN B2005100747580A CN 200510074758 A CN200510074758 A CN 200510074758A CN 100372083 C CN100372083 C CN 100372083C
Authority
CN
China
Prior art keywords
layer
film transistor
patterned layer
thin
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100747580A
Other languages
English (en)
Other versions
CN1688018A (zh
Inventor
张钧杰
陈佳榆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB2005100747580A priority Critical patent/CN100372083C/zh
Publication of CN1688018A publication Critical patent/CN1688018A/zh
Application granted granted Critical
Publication of CN100372083C publication Critical patent/CN100372083C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明的实施例揭露一种于一基板上形成薄膜晶体管的方法，包括形成一图案层于基板上；形成一栅极介电层，包覆该图案层；形成一第一导电层于该图案层上的栅极介电层上；形成一层间介电层于该第一导电层与该栅极介电层上；形成一透明氧化物图案于该层间介电层上；一蚀刻步骤，对该层间介电层与该栅极介电层进行蚀刻；一掺杂步骤，对该图案层作一高浓度的掺杂以形成源/漏极；以及形成分别接触该源/漏极的第二导电层。

Description

形成薄膜晶体管的方法
技术领域
本发明涉及一种薄膜晶体管，特别是涉及一种形成薄膜晶体管的方法，以简化工艺，减少光掩模使用数量。
背景技术
传统的薄膜晶体管如图1所示，其中的薄膜晶体管元件为上栅极式(topgate)结构，但不具有低浓度掺杂漏极区(lightly doped drain；LDD)，其制造过程至少需要用到六道光掩模，第一道用以形成一多晶硅图案101于基板上，其后形成一氧化层103，包覆该多晶硅图案101；利用第二道光掩模形成一栅极105于该多晶硅图案101上的氧化层103上，并利用该栅极105对该多晶硅图案101进行高浓度的掺杂，以形成源/漏极区107，然后再形成一层间介电层109于该栅极105与该氧化层103上；此时，利用第三道光掩模于层间介电层109及氧化层103形成接触孔111，再沉积金属层113以形成对源/漏极区107的连线；其后，使用第四道光掩模对该金属层113加以图案化，之后再沉积护层(passivation layer)114，并使用第五道光掩模于护层114形成接触孔115，最后再沉积铟锡氧化物117，并利用第六道光掩模完成对金属层113的连线。
图2所示为传统的薄膜晶体管的另一实施态样，其中的薄膜晶体管元件为上栅极式(top gate)结构，但具有低浓度掺杂漏极区，其制造过程大致与前述相同，但需要使用到七道光掩模，其中，原来的第二道光掩模于此实施态样中被用来形成栅极105，并利用该栅极105对该多晶硅图案101进行低浓度的掺杂，而多出的一道光掩模则是接在第二道光掩模之后，用来对该多晶硅图案101进行高浓度的掺杂，以形成源/漏极区107以及低浓度掺杂漏极区108。
发明内容
本发明的实施例利用透明氧化物图案进行自我对准的蚀刻与掺杂，以简化工艺，并减少光掩模使用数量，同时可藉由该透明氧化物图案调控低浓度掺杂漏极区。
本发明的一实施例提供一种于一基板上形成薄膜晶体管的方法，包括形成一图案层于基板上；形成一栅极介电层，包覆该图案层；形成一第一导电层于该图案层上的栅极介电层上；形成一层间介电层于该第一导电层与该栅极介电层上；形成一透明氧化物图案于该层间介电层上；一蚀刻步骤，对该层间介电层与该栅极介电层进行蚀刻；一掺杂步骤，对该图案层作一高浓度的掺杂以形成源/漏极；以及形成分别接触该源/漏极的第二导电层。
附图说明
图1为传统的薄膜晶体管的截面图。
图2为传统的薄膜晶体管的另一实施态样。
图3为依据本发明的一实施例的形成薄膜晶体管的方法所形成的薄膜晶体管的截面图。
图4A至4I为依据本发明的一实施例形成图3所示的薄膜晶体管的方法。
图5为依据本发明的另一实施例的形成薄膜晶体管的方法所形成的薄膜晶体管的截面图。
简单符号说明
101～多晶硅图案；
103～氧化层；
105～栅极；
107～源/漏极区；
109～层间介电层；
111～接触孔；
113～金属层；
114～护层(passivation layer)；
115～接触孔；
117～铟锡氧化物；
300～薄膜晶体管；
301～图案层；
303～栅极介电层；
305～导电层；
307～层间介电层；
309～透明氧化物图案；
311～源/漏极；
313～低浓度掺杂漏极区；
315～第二导电层；
500～薄膜晶体管。
具体实施方式
本发明的一实施例提供一种于一基板上形成薄膜晶体管的方法，所形成的薄膜晶体管300的截面图如图3所示，该薄膜晶体管300的形成过程主要利用四道光掩模，分别用以形成图案层301、第一导电层305、透明氧化物图案309以及第二导电层315；虽然以下将以P型金氧半薄膜晶体管为例说明本发明的一实施例所提供的形成薄膜晶体管的方法，但本方法不限用于形成P型金氧半薄膜晶体管，其亦可适用于N型金氧半薄膜晶体管或互补式金氧半薄膜晶体管。
图4A至4I为依据本发明的一实施例所提供的形成薄膜晶体管的方法，图4A显示利用第一道光掩模于一基板302上形成图案层301(可以是多晶硅，poly，非晶硅)，较佳而言，该图案层以准分子激光(excimer laser)对非晶硅或多晶硅进行熔解再结晶(recrystallization)转化成多晶硅层后，再以第一道光掩模进行光刻(lithography)、蚀刻(etching)工艺所形成；接着，如图4B所示，形成一栅极介电层(可以是氧化硅，氮化硅)303，包覆该图案层301；其后，于栅极介电层303上沉积第一导电材料，并使用第二道光掩模进行光刻(lithography)、蚀刻(etching)工艺，于该图案层301上的栅极介电层303上形成第一导电层(CE)305，较佳而言，该第一导电层为一金属层，如图4C所示；接下来可利用第一导电层305对该图案层301进行一自我对准的低浓度掺杂，该掺杂浓度约为1011～1013离子/cm2，较佳而言，其掺杂方式为离子注入，如图4D所示；之后，于该第一导电层305与该栅极介电层303上形成一层间介电层307，如图4E所示，于层间介电层307形成之前，可先对低浓度掺杂进行活化(activation)，当然，低浓度掺杂的活化亦可与后续的高浓度掺杂一起作；之后，再形成透明氧化物层，再利用第四道光掩模对其进行光刻(lithography)、蚀刻(etching)工艺，于该层间介电层307上形成透明氧化物图案309，如图4F所示，较佳而言，透明氧化物图案309的材料可为铟锡氧化物、铟锌氧化物或镉锡氧化物；接下来，透明氧化物图案309发挥了关键性的作用，首先，它被用来当作硬屏蔽(hard mask)，利用其可以对层间介电层307与栅极介电层303进行自我对准的蚀刻，使部分经过低浓度掺杂的图案层301露出，如图4G所示；然后再接着对露出的图案层301进行一高浓度的掺杂以形成源/漏极311，同时也定义出低浓度掺杂漏极区313，高浓度的掺杂的浓度约为1013～1016离子/cm2，透过控制透明氧化物图案309的大小便可调控低浓度掺杂漏极区313的宽度，如图4H所示，在完成高浓度的掺杂之后，需对其进行活化，进行活化时须考虑到基板的特性，如基板无法承受高温，便需以低温来进行；最后，为了形成对源/漏极的连线，还需沉积第二导电层315，再利用第四道光掩模对第二导电层315进行蚀刻，以完成对源/漏极的连线，如图4I所示。
本发明的另一实施例提供一种于一基板上形成薄膜晶体管的方法，所形成的薄膜晶体管500的截面图如图5所示，其中的薄膜晶体管元件为上栅极式(top gate)结构，但图3中的低浓度掺杂漏极区于此实施例中并未经过特定的掺杂，形成此种薄膜晶体管元件的方法与前一实施例几乎完全相同，但少了如图4D所示，利用第一导电层305对该图案层301进行一自我对准的低浓度掺杂的步骤，虽然薄膜晶体管500没有低浓度掺杂漏极区的结构，但只要在透明氧化物图案309施以适当的偏压，便可在多晶硅的表面引发载子累积，而发挥类似于低浓度掺杂漏极区的效果，此种型式的薄膜晶体管元件亦称为场板式(field plate)薄膜晶体管。
本发明的实施例利用形成透明氧化物图案，并利用透明氧化物图案进行自我对准的蚀刻与掺杂，以简化工艺，并减少光掩模使用数量，同时可藉由该透明氧化物图案调控低浓度掺杂漏极区。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (12)

1.一种形成薄膜晶体管的方法，该薄膜晶体管位于一基板上，该方法包括：
形成一图案层于该基板上；
形成一栅极介电层，包覆该图案层；
形成一第一导电层于该图案层上的栅极介电层上；
形成一层间介电层于该第一导电层与该栅极介电层上；
形成一透明氧化物图案于该层间介电层上；
进行一蚀刻步骤，对该层间介电层与该栅极介电层进行蚀刻；
进行一掺杂步骤，对该图案层作一第一浓度的掺杂，分别形成一源极区及一漏极区；以及
分别形成接触该源极区及该漏极区的第二导电层。
2.如权利要求1所述的形成薄膜晶体管的方法，其中对该图案层进行第一浓度掺杂的步骤中，其掺杂浓度约为1013～1016离子/cm2。
3.如权利要求1所述的形成薄膜晶体管的方法，在形成该第一导电层后，还包括一对该图案层进行一比第一浓度低的第二浓度的掺杂的步骤。
4.如权利要求3所述的形成薄膜晶体管的方法，其中，对该图案层进行第二浓度掺杂的步骤中，该掺杂浓度约为1011～1013离子/cm2。
5.如权利要求3所述的形成薄膜晶体管的方法，其中对该图案层进行第二浓度掺杂的步骤，以离子注入方式进行。
6.如权利要求3所述的形成薄膜晶体管的方法，其中该对该图案层进行第二浓度掺杂的步骤中，还包括形成一比第一浓度低的低浓度掺杂漏极区，且该低浓度掺杂漏极区的宽度由该透明氧化物图案的大小所调控。
7.如权利要求1所述的形成薄膜晶体管的方法，其中该透明氧化物图案的材料为铟锡氧化物、铟锌氧化物或镉锡氧化物。
8.如权利要求1所述的形成薄膜晶体管的方法，其中于形成一图案层的步骤，包括：
提供一硅层于该基板上；
以准分子激光对该硅层进行熔解再结晶，将其转化成一多晶硅层；以及
对该多晶硅层进行光刻及蚀刻工艺，以形成该图案层。
9.如权利要求1所述的形成薄膜晶体管的方法，其中形成一图案层的步骤中，该图案层为一多晶硅层。
10.如权利要求1所述的形成薄膜晶体管的方法，其中，在形成一图案层的步骤中，该图案层为一非晶硅层。
11.如权利要求1所述的形成薄膜晶体管的方法，其中，该栅极介电层为一氧化硅层。
12.如权利要求1所述的形成薄膜晶体管的方法，其中，该栅极介电层为一氮化硅层。
CNB2005100747580A 2005-06-02 2005-06-02 形成薄膜晶体管的方法 Active CN100372083C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100747580A CN100372083C (zh) 2005-06-02 2005-06-02 形成薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100747580A CN100372083C (zh) 2005-06-02 2005-06-02 形成薄膜晶体管的方法

Publications (2)

Publication Number Publication Date
CN1688018A CN1688018A (zh) 2005-10-26
CN100372083C true CN100372083C (zh) 2008-02-27

Family

ID=35306059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100747580A Active CN100372083C (zh) 2005-06-02 2005-06-02 形成薄膜晶体管的方法

Country Status (1)

Country Link
CN (1) CN100372083C (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313812A (ja) * 2001-04-10 2002-10-25 Ind Technol Res Inst 自己整合ｌｄｄ構造を備えたポリシリコン薄膜トランジスタ及びその製造方法
US6597015B2 (en) * 2000-04-23 2003-07-22 Unipac Optoelectronics Corp. Method of fabricating thin-film transistor
CN1530717A (zh) * 2003-03-12 2004-09-22 统宝光电股份有限公司 液晶显示器的制造方法
US20040219768A1 (en) * 2001-08-21 2004-11-04 Myung-Koo Kang Mask for forming polysilicon and a method for fabricating thin film transistor using the same
WO2005022262A1 (en) * 2003-08-28 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597015B2 (en) * 2000-04-23 2003-07-22 Unipac Optoelectronics Corp. Method of fabricating thin-film transistor
JP2002313812A (ja) * 2001-04-10 2002-10-25 Ind Technol Res Inst 自己整合ｌｄｄ構造を備えたポリシリコン薄膜トランジスタ及びその製造方法
US20040219768A1 (en) * 2001-08-21 2004-11-04 Myung-Koo Kang Mask for forming polysilicon and a method for fabricating thin film transistor using the same
CN1530717A (zh) * 2003-03-12 2004-09-22 统宝光电股份有限公司 液晶显示器的制造方法
WO2005022262A1 (en) * 2003-08-28 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device

Also Published As

Publication number Publication date
CN1688018A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
JP2774952B2 (ja) 半導体素子の製造方法
KR940007451B1 (ko) 박막트랜지스터 제조방법
US6537843B2 (en) Thin film transistor and method of manufacturing the same
CN105702623B (zh) Tft阵列基板的制作方法
JP2011023740A (ja) アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法
WO2018188319A1 (zh) 低温多晶硅薄膜晶体管及其制造方法、显示基板
JP2011023741A (ja) アレイ
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN105047567A (zh) 一种薄膜晶体管及其制作方法
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN111129032A (zh) 一种阵列基板及其制作方法
CN104347639A (zh) 薄膜晶体管基板及其制作方法
CN100372083C (zh) 形成薄膜晶体管的方法
CN102709329A (zh) 薄膜晶体管及其制造方法
CN100583415C (zh) 薄膜晶体管阵列基板的制造方法
JPH05152325A (ja) 薄膜トランジスタの製造方法
CN113658869A (zh) 薄膜晶体管及其制作方法、显示器件
CN106128961A (zh) 一种ltps薄膜晶体管的制作方法
CN100437944C (zh) 具有低掺杂漏极结构的低温多晶硅薄膜晶体管的制造方法
KR20050031249A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
CN109637932A (zh) 薄膜晶体管及其制备方法
CN101483156B (zh) 薄膜晶体管阵列基板的制造方法
CN102856260A (zh) 一种cmos晶体管及其制造方法
KR100916606B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant