CN105047567A - 一种薄膜晶体管及其制作方法 - Google Patents
一种薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105047567A CN105047567A CN201510512494.6A CN201510512494A CN105047567A CN 105047567 A CN105047567 A CN 105047567A CN 201510512494 A CN201510512494 A CN 201510512494A CN 105047567 A CN105047567 A CN 105047567A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- source electrode
- drain
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims description 49
- 239000010409 thin film Substances 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000012212 insulator Substances 0.000 claims description 31
- 238000010586 diagram Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 161
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明提供一种薄膜晶体管及其制作方法。本发明的制作方法在薄膜晶体管中形成漏极偏移区和源极偏移区，且所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度；本发明的制作方法可以使得利用厚度较小的偏移区来改善热载流子效应，减小了TFT体积，提升了阵列基板的开口率，降低了背光源的功耗。
Description
【技术领域】
本发明涉及液晶显示器技术领域，特别是涉及一种薄膜晶体管及其制作方法。
【背景技术】
随着液晶显示技术在生活中的应用越来越广泛越，液晶显示技术必然向更高画质、更高精细程度、更轻薄和更低功耗发展。在器件上，例如TFT(薄膜晶体管)，就要求特征尺寸越来越小。然而特征尺寸如果越来越小的话，器件内部局部区域的电场强度也因此而增强，特别是在漏极附近存在强电场。载流子在强电场的作用下获得较高的能量成为热载流子；而热载流子可以越过Si-SiO2势垒，注入到氧化层，随着氧化层热仔流子不断的积累，TFT阈值电压会改变，影响了TFT的寿命，这个现象一般称为热载流子效应。
目前，热载流子效应已经成为是限制器件最高工作电压的基本因素之一为了解决热载流子的出现对器件特性退化的影响，技术人员想出了各种办法来避免局部强电场的产生。利用侧蚀刻技术，使源、漏极与栅极出现一偏移区域，即offset(补偿)结构；
如图1所示，LTPSTFT(多晶硅薄膜晶体管)包括：在基板衬底11上形成的有源层12，在有源层12上形成的栅极绝缘层13，在栅极绝缘层13形成的栅极14，在栅极14上形成的绝缘层15，以及在绝缘层15上形成的源极16、漏极17，其中有源层12与N+掺杂区18之间增加了偏移区域19(offset结构)，在有源层12与N+掺杂区20之间增加了偏移区域21。由于偏移区域没有掺杂，阻值较高，可以分散电极附近的强电场，从而减少热载流子的产生。
但是图1中的增加offset结构虽然使TFT的漏电流变小了，但需要一段较长较大的Offset结构来增加电阻，TFT结构大小控制会更加大，降低了阵列基板的开口率，进而导致整个液晶显示器的功耗增加；如图1所示，由于采用offset结构，LTPSTFT(多晶硅薄膜晶体管)中多晶硅层的长度比栅极的长出很大一部分，导致LTPSTFT体积增大。
由于目前液晶显示技术需要向更高画质、更高精细程度、更轻薄和更低功耗发展，因此，有必要提出一种薄膜晶体管及其制作方法对现有技术所存在的问题进行改进。
【发明内容】
本发明的目的在于提供一种薄膜晶体管、及其制作方法，以解决目前解决热载流子的方式会降低阵列基板的开口率的技术问题。
为解决上述技术问题，本发明提供了一种薄膜晶体管的制作方法，其包括：
在所述基板衬底上方形成半导体层；
对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层，所述有源层包括：依次连接的源极偏移区、沟道区和漏极偏移区，所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度；
在所述有源层的两侧分别形成源极区和漏极区，所述源极区与所述源极偏移区连接，所述漏极区与所述漏极偏移区连接；
在所述有源层上形成栅极绝缘层，以及在所述栅极绝缘层上形成所述薄膜晶体管的栅极；
在所述栅极和所述栅极绝缘层上形成第一绝缘层，并在所述第一绝缘层上开设漏极过孔和源极过孔，所述漏极过孔和所述源极过孔穿过所述第一绝缘层和所述栅极绝缘层，并分别延伸至所述漏极区和所述源极区；
在所述第一绝缘层上形成所述薄膜晶体的漏电极和源电极；其中，所述漏电极通过所述漏极过孔与所述漏极区连接，所述源电极通过所述源极过孔与所述源极区连接。
在本发明的制作方法中，所述源极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
在本发明的制作方法中，所述源极偏移区中各区域对应的半导体层厚度相同，所述漏极偏移区中各区域对应的半导体层厚度相同。
在本发明的制作方法中，所述源极偏移区各区域对应的半导体层厚度与所述漏极偏移区中各区域对应的半导体层厚度相同。
在本发明的制作方法中，所述对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层的步骤包括：
采用光刻工艺对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层。
在本发明的制作方法中，所述采用光刻工艺对所述半导体层进行图形化处理的步骤包括：
在所述半导体层上覆盖光刻胶层；
采用半色调光罩对所述光刻胶层进行曝光，以在所述光刻胶层上形成与有源层图案对应的参考图形层；所述参考图形层包括：与源极偏移区图案对应的第一参考图案区、与沟道区图案对应的第二参考图案区、与漏极偏移区图案对应的第三参考图案区，所述第一参考图案区和第三参考图案区对应的光刻胶层厚度小于第二参考图案区对应的光刻胶层厚度；
对经过曝光后的光刻胶层进行显影，以去除所述光刻胶层上参考图形层之外的光刻胶；
对上方形成有所述参考图案层的半导体层依次进行刻蚀、剥离，以形成所述有源层。
在本发明的制作方法中，所述半色调光罩包括：
用于在光刻胶上形成第一参考图案区的第一部分透光区；
用于在光刻胶上形成第三参考图案区的第二部分透光区。
在本发明的制作方法中，在所述基板衬底上方形成薄膜晶体管的有源层的步骤包括：
在所述基板衬底上形成遮光层；
在所述遮光层上形成第二绝缘层；
在所述第二绝缘层上形成有薄膜晶体管的有源层。
本发明还提供了一种薄膜晶体管，包括：
基板衬底；
有源层，形成在所述基板衬底上方，包括：依次连接的源极偏移区、沟道区和漏极偏移区；
源极区、漏极区，分别位于所述有源层的两侧，所述源极区与所述源极偏移区连接，所述漏极区与所述漏极偏移区连接；
栅极绝缘层，所述栅极绝缘层形成在所述有源层上；
栅极，形成在所述栅极绝缘层上；
第一绝缘层，形成在所述栅极上；
漏极过孔、源极过孔；所述漏极过孔和所述源极过孔穿过所述第一绝缘层和所述栅极绝缘层，并分别延伸至所述漏极区和所述源极区；以及
源电极和漏电极，形成在所述第一绝缘层上，所述漏电极通过所述漏极过孔与所述漏极区连接，所述源电极通过所述源极过孔与所述源极区连接；
其中，所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
在本发明的薄膜晶体管中，所述源极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
本发明提供了一种薄膜晶体管及其制作方法，本发明的制作方法包括：在所述基板衬底上方形成半导体层；对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层，所述有源层包括：依次连接的源极偏移区、沟道区和漏极偏移区，所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度；然后再形成薄膜晶体管的漏极和栅极；可见，本发明的制作方法通过在薄膜晶体中形成漏极偏移区和源极偏移区来增大电阻，减小热载流子的产生；并且本发明的制作方法还在使得漏极偏移区和源极偏移中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，从而可以使得用厚度较小的偏移区来改善热载流子效应，由于偏移区的厚度减小了，那么TFT可以做的更小即TFT的体积也减小，阵列基板的开口率得到提升，背光源的功耗将减小，进而整个液晶显示器的功耗也将减小。
【附图说明】
图1为现有薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的薄膜晶体管的制作方法的第一步示意图；
图4为本发明实施例提供的薄膜晶体管的制作方法的第二步示意图；
图5为本发明实施例提供的薄膜晶体管的制作方法的第三步示意图；
图6为本发明实施例提供的制作有源层的第一步示意图；
图7为本发明实施例提供的制作有源层的第二和三步示意图；
图8为本发明实施例提供的制作有源层的第四步示意图；
图9为本发明实施例提供的制作有源层的第五步示意图；
图10为本发明实施例提供的薄膜晶体管的制作方法的第五步示意图；
图11为本发明实施例提供的薄膜晶体管的制作方法的第六步示意图；
图12为本发明实施例提供的薄膜晶体管的制作方法的第七步示意图；
图13为本发明实施例提供的薄膜晶体管的制作方法的第八步示意图；
图14为本发明实施例提供的一种阵列基板的结构示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
本实施例提供了一种薄膜晶体管，如图2所示，包括：
基板衬底101；
遮光层102，形成在所述基板衬底101上，用于为TFT遮档光线，提升画面显示效果；
第二绝缘层103，位于所述遮光层102和基板衬底101上，可以避免基板衬底101中离子扩散到有源层中；
有源层104，形成在所述第二绝缘层104上方，包括：依次连接的源极偏移区1042、沟道区1043、漏极偏移区1044；优选地，有源层104的材质为非晶硅或者多晶硅；
分别位于有源层104两侧的源极区1041和漏极区1045，
栅极绝缘层105，所述栅极绝缘层105形成在所述有源层104上；
栅极106，形成在所述栅极绝缘层105上；
第一绝缘层107，形成在所述栅极105上；
漏极过孔和源极过孔，所述漏极过孔和所述源极过孔穿过所述第一绝缘层107和所述栅极绝缘层105，并分别延伸至所述漏极区1041和所述源极区1045；以及
源电极108和漏电极109，形成在所述第一绝缘层107上，源电极108通过源极过孔与所述源极区1041连接，漏电极109通过漏电极与漏极区1045连接；
其中，所述源极偏移区1044中至少一部分区域对应的半导体层厚度小于所述沟道区1043对应的半导体层厚度，所述漏极偏移区1044中至少一部分区域对应的半导体层厚度小于所述沟道区1043对应的半导体层厚度；
优选地，为了使TFT体积达到最小，方便制作以及节省成本，如图2所示，源极偏移区1044中所有区域对应的半导体层厚度相同，且均小于沟道区1043对应的半导体层厚度；图4中源极偏移区1042与源极区1041沟道区1043形成一个凹槽；
所述漏极偏移区1044中所有区域对应半导体层厚度相同，且均小于沟道区1043对应的半导体层厚度；图4中漏极偏移区1044与沟道区1043、漏极区1045形成一个凹槽。
优选地，本实施例TFT中在源电极108和漏电极109还可以设置一介质层，用于提升像素电极与第一绝缘层的界面特性。
优选地，本实施例中第一绝缘层107和第二绝缘层103可以由离子阻挡层(例如氮化硅层)和缓冲层(例如氧化硅层)组成，可以避免离子扩散到有源层中，导致TFT器件导通电流减少，漏电流增加，最终影响显示的效果和可靠性，以及以减小界面缺陷。
本实施例提供的TFT在漏极偏移区和源极偏移区形成凹槽，从而使得可以用较小的偏移区来实现较大的电阻，进而实现以较小的偏移区来改善热载流子效应，与现有的TFT相比体积较小，从而阵列基板的开口率得到提升，背光源的功耗将减小，进而整个液晶显示器的功耗也将减小。
下面结合图3-10，介绍上述TFT的制作方法，制作方法包括：
S101、在基板衬底101上形成遮光层102；
如图3所示，具体地，可以将基板衬底101放入沉积腔室中，采用化学气相沉积(CVD)在基板衬底101上形成一层遮光膜，然后采用镀膜，光刻(光阻涂布，曝光，显影，蚀刻，光阻剥离)的工艺得到的遮光层102；所述遮光层102层的材料可以为不透光的金属层，譬如Mo，Al，Ti等，也可以为可吸收光的材料，譬如非晶硅层。
优选地，所述遮光层112的厚度为从而减少从背光模组射来的光线对阵列基板多晶硅层的照射而产生的光漏电流。
S102、在所述遮光层102上形成第二绝缘层103；
如图4所示，具体地，第二绝缘层103可以由离子阻挡层1031、缓冲层1032组成；具体地形成第二绝缘层103的可以包括：在遮光层102上依次形成离子阻挡层1031、缓冲层1032。
优选地，图4中，本实施例中所述离子阻挡层1031的材料为氮化硅SiNx，其作用避免所述衬底基板101中的钠、钾等离子在后续的高温工艺中扩散到多晶硅层中。由于这些钠、钾等离子会在多硅层半导体的电子能级中形成深层缺陷，从而导致TFT器件导通电流减少，漏电流增加，最终影响显示的效果和可靠性。
如图4所示，所述缓冲层1032的材料可为SiO2，由于离子阻挡层1031与后续的非晶硅薄膜的热膨胀系数比较接近，容易产生比较集中的异质结应力，从而会产生界面缺陷。所述缓冲层1032能够防止异质结应力集中，以减小界面缺陷。
S103、在缓冲层1032上形成半导体层110；
如图5所示，具体地，可以采用化学气相沉积方式在所述缓冲层1032上沉积半导体层(例如非晶硅层或者多晶硅层)。
其中在所述沉积腔室中加入所述非晶硅层的制备原料以及含硼元素的混合原料；
S104、对所述半导体层110进行图形化处理，以形成所述薄膜晶体管的有源层104；
具体地，有源层104包括：依次连接源极偏移区1042、沟道区1043、漏极偏移区1044。
S104具体包括(以半导体层110为多晶硅层为例)：
具体地，本实施例可以采用光刻(光阻涂布，曝光，显影，蚀刻，光阻剥离)的工艺对整层多晶硅层进行图案化处理，得到图案化处理后的多晶硅层，其中所述图形化处理后的多晶硅层包括:源极偏移区1042、沟道区1043以及漏极偏移区1044；
本实施例中S104具体包括：
S201、在所述半导体层110上覆盖光刻胶层111；
如图6所示，在半导体层110上可以涂光刻胶层111覆盖整个半导体层110；
S202、采用半色调光罩对所述光刻胶层111进行曝光，以在所述光刻胶层111上形成与有源层图案对应的参考图形层；其中，所述参考图形层包括：与源极偏移区图案对应的第一参考图案区111a、与沟道区图案对应的第二参考图案区111b、与漏极偏移区图案对应的第三参考图案区111c，所述第一参考图案区111a和第三参考图案区111c对应的光刻胶层厚度小于第二参考图案区对应的光刻胶层厚度；
如图7所示，采用Halftone(半色调)光罩对光刻胶层进行曝光后形成的参考图像层，包括：第一参考图案区111a、第二参考图案区111b、第三参考图案区111c；其中第一参考图案区111a向下凹陷，第三参考图案区111c下向凹陷；
本实施例中半色调光罩可以包括：用于在光刻胶上形成第一参考图案区的第一部分透光区，用于在光刻胶上形成第三参考图案区的第二部分透光区。
S203、对经过曝光后的光刻胶层进行显影，以去除所述光刻胶层上参考图形层之外的光刻胶；
如图7所示，具体地，可以采用显影液来去除参考图形层之外的光刻胶，只保留参考图像层；
S204、对上方形成有所述参考图案层的半导体层110依次进行刻蚀、剥离，以形成所述有源层104。
如图8所示，对半导体层110进行干刻，将半导体110外围干刻去除；
如图9所示，剥离半导体层上方的光刻胶层，此时即形成了有源层104。
S105、在所述有源层的两侧分别形成源极区和漏极区，所述源极区与所述源极偏移区连接，所述漏极区与所述漏极偏移区连接；
具体地，如图10，对图9中有源层的两侧的区域进行掺杂形成N+掺杂区域，即上述漏极区1045和源极区1041，也可以称为TFT的欧姆接触区。
本实施例可以采用离子注入的方法对该部分区域掺杂硼元素，成硼元素的掺杂的多晶硅区。
S106、在所述有源层104上形成栅极绝缘层105，以及在所述栅极绝缘层105上形成所述薄膜晶体管的栅极106；
如图11所示，在步骤S105之后，通过采用等离子体辅助化学气相沉积(PECVD)的方式，在有源层104上所述栅极绝缘层105。所述栅绝缘层105的材料为氮化硅。
本实施例中栅极绝缘层105可以由一层氮化硅和一层氧化硅组成，其中氮化硅层位于氧化硅层上，能够防止异质结应力集中，以减小界面缺陷，以及避免栅极106中离子扩散到有源层104。
步骤S106中，在所述栅极绝缘层105上形成所述薄膜晶体管的栅极106的过程具体可以为：
在栅极绝缘层105上形成第一金属层(可采用Mo、Mo/Al/Mo、Ti、Ti/Mo等单层金属或者金属复合层)，然后对第一金属层进行图形化处理(即光刻工艺)形成栅极106。
S107、在所述栅极106和所述栅极绝缘层105上形成第一绝缘层107，并在所述第一绝缘层107上开设漏极过孔1051和源极过孔1052，所述漏极过孔1051和所述源极过孔1052穿过所述第一绝缘层107和所述栅极绝缘层105，并分别延伸至所述漏极区1045和所述源极区1041。
参考图12，可以采用在化学气相沉积栅极106上制作第一绝缘层107，第一绝缘层107可以由离子阻挡层107a(例如氮化硅层)和缓冲层107b(例如氧化硅层)组成，其中氧化硅层位于氮化硅层上方，可以减小界面缺陷。
在制作完第一绝缘层107后，可以采用过孔制作工艺在第一绝缘层107开设漏极过孔1051和源极过孔1052，并使所述漏极过孔1051和所述源极过孔1052穿过所述第一绝缘层107和所述栅极绝缘层105，并分别延伸至所述漏极区1045和所述源极区1041。
S108、在所述第一绝缘层107上形成所述薄膜晶体的漏电极109和源电极108；
其中所述漏电极108通过所述漏极过孔1051与所述漏极区1045连接，所述源电极109通过源极过孔1052与所述源极区1041连接。
如图13所示，在制作完第一绝缘层107后，可以在第一绝缘层107上形成第二金属层，对所述第二金属层进行图形化处理(即光刻工艺)形成源电极108和漏电极109，源电极108通过源极过孔1052与源极区1041接触，同理漏极109也通过漏极过孔1051与源极区1044接触。
优选地，在制作方法的基础上，如果需要制作阵列基板，可以在S108之后，进行以下步骤：
S109、在源电极108、漏电极109以及第一绝缘层107上形成介质层112，并在介质层上设有像素电极过孔；
S110、在介质层112上形成透明导电层113；所述透明导电层通过所述像素电极过孔与漏电极109连接。所述透明导电层包括像素电极。
本实施例的制作方法在制作沟道区时可以采用同时制作出厚度较小的偏移区、增大电阻，由于厚度减小，从而使偏移区可以做小并实现较大的电阻，从而可以实现较小的偏移结构也可以实现减少热载流子的产生，减小了TFT的体积，提升了阵列基板的开口率，降低了背光源的功耗，进而降低整个液晶显示器的功耗。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
在所述基板衬底上方形成半导体层；
对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层，所述有源层包括：依次连接的源极偏移区、沟道区和漏极偏移区，所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度；
在所述有源层的两侧分别形成源极区和漏极区，所述源极区与所述源极偏移区连接，所述漏极区与所述漏极偏移区连接；
在所述有源层上形成栅极绝缘层，以及在所述栅极绝缘层上形成所述薄膜晶体管的栅极；
在所述栅极和所述栅极绝缘层上形成第一绝缘层，并在所述第一绝缘层上开设漏极过孔和源极过孔，所述漏极过孔和所述源极过孔穿过所述第一绝缘层和所述栅极绝缘层，并分别延伸至所述漏极区和所述源极区；
在所述第一绝缘层上形成所述薄膜晶体的漏电极和源电极；其中，所述漏电极通过所述漏极过孔与所述漏极区连接，所述源电极通过所述源极过孔与所述源极区连接。
2.如权利要求1所述的制作方法，其特征在于，所述源极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
3.如权利要求2所述的制作方法，其特征在于，所述源极偏移区中各区域对应的半导体层厚度相同，所述漏极偏移区中各区域对应的半导体层厚度相同。
4.如权利要求3所述的制作方法，其特征在于，所述源极偏移区各区域对应的半导体层厚度与所述漏极偏移区中各区域对应的半导体层厚度相同。
5.如权利要求4所述的制作方法，其特征在于，所述对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层的步骤包括：
采用光刻工艺对所述半导体层进行图形化处理，以形成所述薄膜晶体管的有源层。
6.如权利要求5所述的制作方法，其特征在于，所述采用光刻工艺对所述半导体层进行图形化处理的步骤包括：
在所述半导体层上覆盖光刻胶层；
采用半色调光罩对所述光刻胶层进行曝光，以在所述光刻胶层上形成与有源层图案对应的参考图形层；所述参考图形层包括：与源极偏移区图案对应的第一参考图案区、与沟道区图案对应的第二参考图案区、与漏极偏移区图案对应的第三参考图案区，所述第一参考图案区和第三参考图案区对应的光刻胶层厚度小于第二参考图案区对应的光刻胶层厚度；
对经过曝光后的光刻胶层进行显影，以去除所述光刻胶层上参考图形层之外的光刻胶；
对上方形成有所述参考图案层的半导体层依次进行刻蚀、剥离，以形成所述有源层。
7.如权利要求6所述的制作方法，其特征在于，所述半色调光罩包括：
用于在光刻胶上形成第一参考图案区的第一部分透光区；
用于在光刻胶上形成第三参考图案区的第二部分透光区。
8.如权利要求1-7任一项所述的制作方法，其特征在于，在所述基板衬底上方形成薄膜晶体管的有源层的步骤包括：
在所述基板衬底上形成遮光层；
在所述遮光层上形成第二绝缘层；
在所述第二绝缘层上形成有薄膜晶体管的有源层。
9.一种薄膜晶体管，其特征在于，包括：
基板衬底；
有源层，形成在所述基板衬底上方，包括：依次连接的源极偏移区、沟道区和漏极偏移区；
源极区、漏极区，分别位于所述有源层的两侧，所述源极区与所述源极偏移区连接，所述漏极区与所述漏极偏移区连接；
栅极绝缘层，所述栅极绝缘层形成在所述有源层上；
栅极，形成在所述栅极绝缘层上；
第一绝缘层，形成在所述栅极上；
漏极过孔和源极过孔，所述漏极过孔和所述源极过孔穿过所述第一绝缘层和所述栅极绝缘层，并分别延伸至所述漏极区和所述源极区；以及
源电极和漏电极，形成在所述第一绝缘层上，所述漏电极通过所述漏极过孔与所述漏极区连接，所述源电极通过所述源极过孔与所述源极区连接；
其中，所述源极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中至少一部分区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
10.如权利要求9所述的薄膜晶体管，其特征在于，所述源极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度，所述漏极偏移区中所有区域对应的半导体层厚度小于所述沟道区对应的半导体层厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510512494.6A CN105047567A (zh) | 2015-08-19 | 2015-08-19 | 一种薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510512494.6A CN105047567A (zh) | 2015-08-19 | 2015-08-19 | 一种薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105047567A true CN105047567A (zh) | 2015-11-11 |
Family
ID=54454014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510512494.6A Pending CN105047567A (zh) | 2015-08-19 | 2015-08-19 | 一种薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047567A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN105702687A (zh) * | 2016-04-13 | 2016-06-22 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN106449764A (zh) * | 2016-11-23 | 2017-02-22 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| CN112687705A (zh) * | 2020-12-28 | 2021-04-20 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112785916A (zh) * | 2019-11-01 | 2021-05-11 | 群创光电股份有限公司 | 显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675247A (ja) * | 1992-06-25 | 1994-03-18 | Sony Corp | 液晶ディスプレイ駆動用ｔｆｔ基板 |
| KR20050031249A (ko) * | 2003-09-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN103151388A (zh) * | 2013-03-05 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
| CN104241389A (zh) * | 2013-06-21 | 2014-12-24 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| CN104409518A (zh) * | 2014-12-11 | 2015-03-11 | 昆山国显光电有限公司 | 薄膜晶体管及其制备方法 |
-
2015
- 2015-08-19 CN CN201510512494.6A patent/CN105047567A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675247A (ja) * | 1992-06-25 | 1994-03-18 | Sony Corp | 液晶ディスプレイ駆動用ｔｆｔ基板 |
| KR20050031249A (ko) * | 2003-09-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN103151388A (zh) * | 2013-03-05 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
| CN104241389A (zh) * | 2013-06-21 | 2014-12-24 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| CN104409518A (zh) * | 2014-12-11 | 2015-03-11 | 昆山国显光电有限公司 | 薄膜晶体管及其制备方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN105702687A (zh) * | 2016-04-13 | 2016-06-22 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| WO2017177498A1 (zh) * | 2016-04-13 | 2017-10-19 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN106449764A (zh) * | 2016-11-23 | 2017-02-22 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
| CN106449764B (zh) * | 2016-11-23 | 2023-07-18 | 天津大学 | 一种柔性薄膜底栅双沟道晶体管 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| WO2020062497A1 (zh) * | 2018-09-27 | 2020-04-02 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| CN109037037B (zh) * | 2018-09-27 | 2023-09-01 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
| CN112785916A (zh) * | 2019-11-01 | 2021-05-11 | 群创光电股份有限公司 | 显示装置 |
| CN112687705A (zh) * | 2020-12-28 | 2021-04-20 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047567A (zh) | 一种薄膜晶体管及其制作方法 | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| JP5595003B2 (ja) | 表示装置 | |
| CN102023433B (zh) | Tft-lcd阵列基板及其制造方法 | |
| WO2017092142A1 (zh) | 低温多晶硅tft基板的制作方法 | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| US10833104B2 (en) | Array substrate and its fabricating method, display device | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| JP5595004B2 (ja) | 表示装置 | |
| CN107369715A (zh) | 一种薄膜晶体管的制造方法 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN105374749A (zh) | 一种薄膜晶体管及其制造方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN110112071B (zh) | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| CN104882415B (zh) | Ltps阵列基板及其制造方法 | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN105161456A (zh) | 一种阵列基板的制作方法 | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| CN101150093B (zh) | 像素结构的制作方法 | |
| CN106206428A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151111 |
|
| RJ01 | Rejection of invention patent application after publication |