CN110112071B - 薄膜晶体管的制备方法、薄膜晶体管和显示装置 - Google Patents
薄膜晶体管的制备方法、薄膜晶体管和显示装置 Download PDFInfo
- Publication number
- CN110112071B CN110112071B CN201910496118.0A CN201910496118A CN110112071B CN 110112071 B CN110112071 B CN 110112071B CN 201910496118 A CN201910496118 A CN 201910496118A CN 110112071 B CN110112071 B CN 110112071B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- amorphous silicon
- silicon layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 97
- 229910018503 SF6 Inorganic materials 0.000 claims abstract description 41
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000007789 gas Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 239000000460 chlorine Substances 0.000 claims abstract description 12
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- -1 fluorine ions Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QHMQWEPBXSHHLH-UHFFFAOYSA-N sulfur tetrafluoride Chemical compound FS(F)(F)F QHMQWEPBXSHHLH-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请涉及一种薄膜晶体管的制备方法、薄膜晶体管和显示装置。其中，薄膜晶体管的制备方法包括：提供经过光阻刻蚀的基板；然后再以光阻层为掩膜对光阻层的光刻胶半保留区域的残留光刻胶和源漏极金属层进行湿法刻蚀；以光阻层为掩膜按以下步骤对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀，去除N+型掺杂非晶硅层和部分非晶硅层：采用氧气和六氟化硫组成的第一混合气体刻蚀第一时间；采用氯气和六氟化硫组成的第二混合气体刻蚀第二时间；采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间，其中，六氟化硫和氧气的比例为1:40～1:1。通过提高六氟化硫的比例，改善非晶硅的均匀性，从而改善显示时影像残留的问题。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管的制备方法、薄膜晶体管和显示装置。
背景技术
这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。
在薄膜晶体管的沟道刻蚀过程中，采用的干法刻蚀主要是对N+型掺杂非晶硅层和部分非晶硅层进行刻蚀，从而形成决定薄膜晶体管特性的部分。因此，该干法刻蚀工艺对薄膜晶体管的特性起着重要的作用。
传统技术中，非晶硅薄膜晶体管(a-Si TFT)制程通常采用BCE(Back ChannelEtching，背沟道刻蚀)型结构。该结构成本相比于ES(Etching Stop，刻蚀阻挡)型结构要低且工艺简单，但传统技术形成的背沟道界面状态较差，产生的漏电流较大，该电流造成的关态漏电流对薄膜晶体管的影响很严重，会造成影像残留。
发明内容
基于此，有必要针对传统制板工艺中形成的背沟道界面状态较差，从而造成影像残留的问题，提供一种薄膜晶体管的制备方法、薄膜晶体管和显示装置。
本发明实施例提供了一种薄膜晶体管的制备方法，包括：
提供基板，基板上形成有栅极、栅极绝缘层、非晶硅层、N+型掺杂非晶硅层、源漏极金属层和图案化的光阻层，且光阻层的光刻胶去除区域的源漏金属层、N+型掺杂非晶硅层和非晶硅层被去除；
以光阻层为掩膜对光阻层的光刻胶半保留区域的残留光刻胶和源漏极金属层进行湿法刻蚀；
以光阻层为掩膜按以下步骤对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀，去除N+型掺杂非晶硅层和部分非晶硅层：
采用氧气和六氟化硫组成的第一混合气体刻蚀第一时间；
采用氯气和六氟化硫组成的第二混合气体刻蚀第二时间；
采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间，其中，六氟化硫和氧气的比例为1:40～1:1。
本申请提供的薄膜晶体管的制备方法，将六氟化硫和氧气比例控制在1:40～1:1，提高六氟化硫的比例，由于六氟化硫的氟离子对基板的轰击作用相对于氯离子和氧离子较小，且等离子反应后生成的四氟化硫为气体，容易排出，从而改善制备过程中非晶硅的均匀性，防止非晶硅层生成寄生TFT，减小、避免漏电流的产生，采用该薄膜晶体管的显示面板的影像残留问题得到大幅改善。
在其中一个实施例中，第三混合气体中的六氟化硫的流量为200sccm～3000sccm。
在其中一个实施例中，在采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间之前还包括步骤：
采用六氟化硫等离子刻蚀第四时间。
在其中一个实施例中，以光阻层为掩膜对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和部分非晶硅层进行干法刻蚀时，控制射频源功率为1千瓦～3千瓦。
在其中一个实施例中，光阻层的光刻胶去除区域的源漏金属层、N+型掺杂非晶硅层和非晶硅层被去除的步骤包括：
以光阻层为掩膜对光刻胶去除区域的源漏极金属层进行湿法刻蚀，去除光刻胶去除区域的源漏极金属层；
以光阻层为掩膜对光刻胶去除区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀，去除光刻胶去除区域的N+型掺杂非晶硅层和非晶硅层。
在其中一个实施例中，栅极绝缘层覆盖栅极和部分基板。
在其中一个实施例中，薄膜晶体管的制备方法还包括：
在光阻层的光刻胶全保留区域的源漏极金属层以及光刻胶半去除区域的经过干法刻蚀的非硅晶层上形成钝化层。
在其中一个实施例中，采用等离子体增强气相化学沉积法在非晶硅层上形成N+型掺杂非晶硅层。
一种薄膜晶体管，薄膜晶体管采用上述薄膜晶体管的制备方法形成。
一种显示装置，包括显示面板和驱动电路，驱动电路用于驱动显示面板显示；
显示面板中的阵列基板包括多个上述薄膜晶体管。
附图说明
图1为一个示例性技术中薄膜晶体管的结构示意图；
图2为一个实施例中薄膜晶体管的制备方法的流程示意图；
图3为一个实施例中进行沟道刻蚀时经过湿法刻蚀的器件结构示意图；
图4为一个实施例中以光阻层为掩膜对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀的步骤流程示意图；
图5为一个实施例中薄膜晶体管的结构示意图；
图6为一个实施例中光阻层的光刻胶去除区域的源漏金属层、N+型掺杂非晶硅层和非晶硅层被去除的步骤流程示意图；
图7为一个实施例中光刻蚀过程中经湿法刻蚀后的器件结构示意图；
图8为一个实施例中光刻蚀过程中经干法刻蚀后的器件结构示意图；
图9为另一个实施例中薄膜晶体管的制备方法的流程示意图；
图10为一个实施例中显示装置的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本说明书和附图中，分配给层或区域的参考标记N或P表示这些层或区域分别包括大量电子或空穴。进一步地，分配给N或P的参考标记+和－表示掺杂剂的浓度高于或低于没有这样分配到标记的层中的浓度。在下文的优选实施例的描述和附图中，类似的组件分配有类似的参考标记且该处省略其冗余说明。
如图1所示的传统技术中，背沟道界面产生的漏电流IL较大，造成显示面板显示时影像残留及闪烁，其中，10为基板，20为栅极，30为栅极绝缘层，40为非晶硅层，50为N+型掺杂非晶硅层，60为源漏极金属层，61为源极，62为漏极。
针对上述问题，如图2所示，本发明实施例提供了一种薄膜晶体管的制备方法，包括：
S10：提供基板10，基板10上形成有栅极20、栅极绝缘层30、非晶硅层40、N+型掺杂非晶硅层50、源漏极62金属层60和图案化的光阻层，且光阻层的光刻胶去除区域的源漏金属层、N+型掺杂非晶硅层50和非晶硅层40被去除。
其中，基板10(substrate)是制造半导体元件及印制电路板的基础材料。栅极20可以是用来控制电子流的电极，可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺制备而成。也可以采用磁控溅射工艺进行制备。栅极绝缘层30可以是氧化硅或者氮化硅或氧化硅和氮化硅的组合等。栅极绝缘层30可以采用等离子体增强气相化学沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)连续沉积形成。非晶硅(amorphous silicon，a-Si)又称无定形硅，是单质硅的一种形态，作为有源层，可以采用等离子体增强气相化学沉积法连续沉积形成。N+型掺杂非晶硅层50形成在非晶硅层40上方，可以采用等离子体增强气相化学沉积法连续沉积形成该N+型掺杂非晶硅层50。源漏极62金属层60可以是刻蚀后形成源极61和漏极62的金属层，可以采用物理气相沉积工艺制备而成。其中，源漏极62金属层60可以采用铝、铜以及钼等导电材料。采用具有一定图案的掩膜对光阻层进行曝光，形成光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，光刻胶全保留区域对应刻蚀阻挡层图形区域，光刻胶半保留区域对应有源层除去刻蚀阻挡层图形的区域，光刻胶去除区域对应光刻胶全保留区域及光刻胶半保留区域之外的其他区域。
S20：以光阻层为掩膜对光阻层的光刻胶半保留区域的残留光刻胶和源漏极62金属层60进行湿法刻蚀。
湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。如图3所示，湿法刻蚀过程会去除光刻胶半保留区下方(也即沟道区上方)残留的光刻胶层以及源漏极62金属层60，从而使得仅在源极61和漏极62区域保留有源漏极62金属层60。该湿法刻蚀过程并不会对源漏极62金属层60以外的其他层如N+型掺杂非晶硅层50进行刻蚀。具体地刻蚀过程属于本领域的常用技术，本处不赘述。
S30：以光阻层为掩膜按如图4所示的步骤对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层50和非晶硅层40进行干法刻蚀，去除N+型掺杂非晶硅层50和部分非晶硅层40。
S310：采用氧气和六氟化硫组成的第一混合气体刻蚀第一时间。
干法刻蚀主要利用反应气体与等离子体进行刻蚀。先进行预处理，加入氧气和少量六氟化硫气体进行刻蚀，通过离子轰击对上述沟道区的N+型掺杂非晶硅层50表面进行预处理。
S320：采用氯气和六氟化硫组成的第二混合气体刻蚀第二时间。
再进行主刻蚀，加入氯气和少量六氟化硫气体对沟道区(光刻胶半保留区域)内的N+型掺杂非晶硅层50进行刻蚀，去除N+型掺杂非晶硅层50，还可以去除部分非晶硅层40。
S340：采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间，其中，六氟化硫和氧气的比例为1:40～1:1。
进行后处理，加入氧气和少量六氟化硫气体对上述主刻蚀过程中产生的生成物和残留的氯进行清理，以防止氯离子继续对非晶硅表面进行氧化。控制将六氟化硫和氧气比例控制在1:40～1:1，提高六氟化硫的比例，由于六氟化硫的氟离子对基板10的轰击作用相对于氯离子和氧离子较小，且等离子反应后生成的四氟化硫为气体，容易排出，从而改善制备过程中非晶硅的均匀性，改善界面的缺陷态，减少悬挂键和其他缺陷的数量，减小漏电流甚至避免产生漏电流，减小、避免关态漏电流对薄膜晶体管的影响，改善采用该薄膜晶体管的显示面板的影像残留问题。如图5所示，为该道干法刻蚀后的器件结构示意图。可选的，第三混合气体中的六氟化硫和氧气的比例可以是1:5或者1:20或者是1:10～1:1之间的某个值。其中，第一时间、第二时间和第三时间的长度选取，本领域技术人员可根据被刻蚀基板的形状、大小参数以及成品参数要求(需要刻蚀的厚度)进行设置。
在其中一个实施例中，第三混合气体中的六氟化硫的流量为200sccm～3000sccm。通过降低上述后处理过程中六氟化硫气体的流量，进一步减小对光刻胶半保留区域的非晶硅层40表面的轰击作用，改善非晶硅层40的均匀性。其中，第三混合气体中的六氟化硫的流量可以是800sccm或1500sccm等。
在其中一个实施例中，如图4所示，在采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间之前还包括步骤：
S330：采用六氟化硫等离子刻蚀第四时间。
为了在主刻蚀完成后，快速提高六氟化硫的含量，在第四时间内单独加入六氟化硫气体，在残留氧气作用下，对残留的氯进行清理，后续再通入比例为1:40～1:1的六氟化硫和氧气，继续清理残留的氯，防止氯继续对非晶硅表面进行氧化。其中，类似于上述第一时间的释义，第四时间的长度可以是技术人员根据基板上各层的材料厚度以及需要刻蚀的材料厚度进行设置。
在其中一个实施例中，以光阻层为掩膜对光阻层的光刻胶半保留区域的N+型掺杂非晶硅层50和部分非晶硅层40进行干法刻蚀时，控制射频源功率为1千瓦～3千瓦。
后处理过程中，为避免强力度轰击作用下，对光刻胶半保留区域的基板10表面造成过强的物理轰击，造成基板10表面均匀性差，控制射频源功率为1千瓦～3千瓦，使得等离子轰击力度既能满足刻蚀要求，又能保证非晶硅层40的均匀性。
在其中一个实施例中，如图6所示，光阻层的光刻胶去除区域的源漏金属层、N+型掺杂非晶硅层50和非晶硅层40被去除的步骤包括：
S110：以光阻层为掩膜对光刻胶去除区域的源漏极62金属层60进行湿法刻蚀，去除光刻胶去除区域的源漏极62金属层60。
以光阻层为掩膜对光刻胶去除区域的源漏极62金属层60进行湿法刻蚀，会去除光刻胶去除区域(即无源区)的源漏极62金属层60，而保留有源区的源漏极62金属层60，该湿法刻蚀过程不会对源漏极62金属层60意外的其它层进行刻蚀，具体刻蚀实现属于本领域的常用技术，在此不做赘述。如图7所示，为经过该湿法刻蚀后的器件结构示意图。
S120：以光阻层为掩膜对光刻胶去除区域的N+型掺杂非晶硅层50和非晶硅层40进行干法刻蚀，去除光刻胶去除区域的N+型掺杂非晶硅层50和非晶硅层40。
进一步，采用干法刻蚀去除光刻胶去除区域下方的N+型掺杂非晶硅层50和部分非晶硅层40，保留有源区的N+型掺杂非晶硅和非晶硅(得到如图8中的器件结构)，该干法刻蚀过程并不会对非晶硅层40下方的栅极绝缘层30进行刻蚀，并保留一定厚度的非晶硅层40。
在其中一个实施例中，栅极绝缘层30覆盖栅极20和部分基板10。
在其中一个实施例中，如图9所示，薄膜晶体管的制备方法还包括：
S40：在光阻层的光刻胶全保留区域的源漏极62金属层60以及光刻胶半去除区域的经过干法刻蚀的非硅晶层上形成钝化层。
钝化是使金属表面转化为不易被氧化的状态,而延缓金属的腐蚀速度的方法。钝化层可以保护源漏极62金属层60和非晶硅层40不受周围环境影响，保证器件性能。
在其中一个实施例中，采用等离子体增强气相化学沉积法在非晶硅层40上形成N+型掺杂非晶硅层50。等离子体增强化学气相沉积(plasma enhanced chemical vapordeposition，PECVD)是在沉积室利用辉光放电使其电离后在衬底上进行化学反应沉积的半导体薄膜材料制备和其他材料薄膜的制备方法。具体的，在化学气相沉积中，通过激发气体，使其产生低温等离子体，增强反应物质的化学活性，从而进行外延。其中，激发辉光放电的方法主要有：射频激发，直流高压激发，脉冲激发和微波激发。
一种薄膜晶体管，薄膜晶体管采用上述薄膜晶体管的制备方法形成。具体的，该薄膜晶体管包括基板10、形成于该基板10上的栅极20、形成于该栅极20上的栅极绝缘层30，该栅极绝缘层30覆盖栅极20并覆盖部分基板10，还包括形成于该栅极绝缘层30上的非晶硅层40，形成于非晶硅层40上的N+型掺杂非晶硅层50以及形成于N+型掺杂非晶硅层50上且位于上述沟道两侧的源极61和漏极62，如图5所示。
本申请提供的薄膜晶体管制备过程中，通过提高六氟化硫的含量以及气体流量和射频功率，保证该薄膜晶体管具有较好的稳定性，漏电流小，改善显示面板的影响残留问题，并提升显示面板的抗烧能力。
一种显示装置，如图10所示，包括显示面板1和驱动电路2，驱动电路2用于驱动显示面板1显示；显示面板1中的阵列基板12包括多个上述薄膜晶体管。本申请提供的显示装置，由于采用上述薄膜晶体管，可以避免因漏电流造成的影响残留问题，提升显示装置的显示品质。其中，显示面板1可以是LCD(Liquid Crystal Display，液晶显示器)、OLED(Organic Light-Emitting Diode，有机发光二极管)、QLED(Quantum Dot Light EmittingDiodes，自发光二极管/量子点二极管)以及等离子面板(Plasma Display Panel)等。显示面板1可以平面型面板也可以为曲面型面板或可折叠显示面板1等。其中，显示面板1还可以包括与阵列基板12对应设置的彩色滤光板11。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基板，所述基板上形成有栅极、栅极绝缘层、非晶硅层、N+型掺杂非晶硅层、源漏极金属层和图案化的光阻层，且所述光阻层的光刻胶去除区域的所述源漏极金属层、所述N+型掺杂非晶硅层和所述非晶硅层被去除；
以所述光阻层为掩膜对所述光阻层的光刻胶半保留区域的残留光刻胶和源漏极金属层进行湿法刻蚀；
以所述光阻层为掩膜按以下步骤对所述光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀，去除所述N+型掺杂非晶硅层和部分非晶硅层：
采用氧气和六氟化硫组成的第一混合气体刻蚀第一时间；
采用氯气和六氟化硫组成的第二混合气体刻蚀第二时间；
采用六氟化硫等离子刻蚀第四时间；
采用氧气和六氟化硫组成的第三混合气体刻蚀第三时间，其中，所述六氟化硫和氧气的比例为1:40～1:1。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第三混合气体中的六氟化硫的流量为200sccm～3000sccm。
3.根据权利要求1或2所述的薄膜晶体管的制备方法，其特征在于，以所述光阻层为掩膜对所述光阻层的光刻胶半保留区域的N+型掺杂非晶硅层和部分非晶硅层进行干法刻蚀时，控制射频源功率为1千瓦～3千瓦。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，所述光阻层的光刻胶去除区域的所述源漏极 金属层、所述N+型掺杂非晶硅层和所述非晶硅层被去除的步骤包括：
以所述光阻层为掩膜对所述光刻胶去除区域的源漏极金属层进行湿法刻蚀，去除所述光刻胶去除区域的源漏极金属层；
以所述光阻层为掩膜对所述光刻胶去除区域的N+型掺杂非晶硅层和非晶硅层进行干法刻蚀，去除所述光刻胶去除区域的N+型掺杂非晶硅层和非晶硅层。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述栅极绝缘层覆盖所述栅极和部分所述基板。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，还包括：
在所述光阻层的光刻胶全保留区域的源漏极金属层以及所述光刻胶半去除区域的经过干法刻蚀的非硅晶层上形成钝化层。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用等离子体增强气相化学沉积法在所述非晶硅层上形成所述N+型掺杂非晶硅层。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用权利要求1-7中任一项所述的薄膜晶体管的制备方法形成。
9.一种显示装置，其特征在于，包括显示面板和驱动电路，所述驱动电路用于驱动所述显示面板显示；
所述显示面板中的阵列基板包括多个如权利要求8所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910496118.0A CN110112071B (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910496118.0A CN110112071B (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110112071A CN110112071A (zh) | 2019-08-09 |
| CN110112071B true CN110112071B (zh) | 2022-02-08 |
Family
ID=67494423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910496118.0A Active CN110112071B (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110112071B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446263A (zh) | 2020-04-13 | 2020-07-24 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN111524806A (zh) * | 2020-04-17 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 非晶硅膜层的蚀刻方法，阵列基板及显示面板 |
| CN113161292B (zh) * | 2021-04-12 | 2023-04-25 | 北海惠科光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1848383A (zh) * | 2005-12-02 | 2006-10-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种去除多晶硅刻蚀工艺中残留聚合物的方法 |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN101685771A (zh) * | 2008-09-22 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 用以预处理及稳定蚀刻腔室的方法及蚀刻腔室的清洁方法 |
| CN108346561A (zh) * | 2018-02-09 | 2018-07-31 | 信利（惠州）智能显示有限公司 | 栅极绝缘层成膜前的多晶硅层处理方法及处理系统 |
| CN109065632A (zh) * | 2018-07-26 | 2018-12-21 | 惠科股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
-
2019
- 2019-06-10 CN CN201910496118.0A patent/CN110112071B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1848383A (zh) * | 2005-12-02 | 2006-10-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种去除多晶硅刻蚀工艺中残留聚合物的方法 |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN101685771A (zh) * | 2008-09-22 | 2010-03-31 | 台湾积体电路制造股份有限公司 | 用以预处理及稳定蚀刻腔室的方法及蚀刻腔室的清洁方法 |
| CN108346561A (zh) * | 2018-02-09 | 2018-07-31 | 信利（惠州）智能显示有限公司 | 栅极绝缘层成膜前的多晶硅层处理方法及处理系统 |
| CN109065632A (zh) * | 2018-07-26 | 2018-12-21 | 惠科股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110112071A (zh) | 2019-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110112071B (zh) | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| CN102543860B (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN101064345B (zh) | 薄膜晶体管及其制造方法 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| TW201803095A (zh) | 顯示裝置及其製造方法 | |
| US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| KR100814901B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 | |
| US11545510B2 (en) | Array substrate, and production method thereof, display panel, and display apparatus | |
| TW201001562A (en) | Manufacturing method of thin film transistor | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US11961852B2 (en) | Manufacture method of array substrate, array substrate, and display panel | |
| JP2011108882A (ja) | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 | |
| CN105047567A (zh) | 一种薄膜晶体管及其制作方法 | |
| WO2019232955A1 (zh) | 一种tft阵列基板的制造方法及tft阵列基板 | |
| WO2012005030A1 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| JP3901460B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN106128962B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| KR100509660B1 (ko) | 피막제조방법 | |
| CN107731929B (zh) | 薄膜晶体管的制作方法 | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| US10504942B2 (en) | Method of manufacturing array substrate and method of manufacturing display device | |
| US20200227538A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |