CN111524806A - 非晶硅膜层的蚀刻方法，阵列基板及显示面板 - Google Patents

非晶硅膜层的蚀刻方法，阵列基板及显示面板 Download PDF

Info

Publication number
CN111524806A
CN111524806A CN202010305283.6A CN202010305283A CN111524806A CN 111524806 A CN111524806 A CN 111524806A CN 202010305283 A CN202010305283 A CN 202010305283A CN 111524806 A CN111524806 A CN 111524806A
Authority
CN
China
Prior art keywords
array substrate
amorphous silicon
etching
silicon film
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010305283.6A
Other languages
English (en)
Inventor
赵瑞涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010305283.6A priority Critical patent/CN111524806A/zh
Publication of CN111524806A publication Critical patent/CN111524806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本申请公开了一种非晶硅膜层的蚀刻方法，阵列基板及显示面板，所述方法为使用干法蚀刻工艺对所述非晶硅膜层进行蚀刻，所使用的工艺气体包括氟基气体，且不包括氯气。通过将传统工艺气体中氯气的去除，即可根除氯气泄漏这一行业顽疾造成的安全事故，同时也可避免蚀刻过程中因氯气的存在造成的相关产品不良。

Description

非晶硅膜层的蚀刻方法，阵列基板及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种非晶硅膜层的蚀刻方法，阵列基板及显示面板。
背景技术
在目前高世代的阵列基板-液晶显示器的生产工艺中，阵列基板最常采用是非晶硅阵列基板。而在该种阵列基板中，若金属走线的电阻过高，则容易产生RC-Delay效应对显示效果有着较大的影响，从而影响其面板显示效果。铜材料因具有较低的电阻率，可以满足大尺寸面板的布线要求，已成为该类型阵列基板中栅极、源漏极膜层的主要材料。
在发生以上转变后，一方面，栅极、源漏极膜层的蚀刻工艺需进行相应改进，另一方面，在非金属膜层的蚀刻过程中，存在含铜金属层暴露于蚀刻氛围的状况，此时的非金属膜层的蚀刻亦需进行改进与优化，以适应金属层材料转变为铜的状况，避免发生显示面板的各类不良。
发明内容
为解决上述问题，第一方面，本发明提供一种非晶硅膜层的蚀刻方法，所述方法为使用干法蚀刻工艺对所述非晶硅膜层进行蚀刻，所使用的工艺气体包括氟基气体。
进一步地，所述氟基气体包括三氟化氮与三氟甲烷。
进一步地，所述三氟化氮与三氟甲烷的流量比为2:1-20:1。
进一步地，所述三氟化氮的流量为2700-4000sccm，所述三氟甲烷的流量为200-1100sccm。
进一步地，在所述干法蚀刻工艺中，源射频电压(Source power)的大小为7-12千瓦，偏置射频电压(Bias power)的大小为4-10千瓦。
第二方面，本发明还提供了一种阵列基板，所述阵列基板中有源层的材料包括非晶硅，所述有源层通过成膜及黄光蚀刻图案化工艺形成，其中，所述蚀刻的方法为干法蚀刻，所使用的工艺气体包括氟基气体。
进一步地，所述氟基气体包括三氟化氮与三氟甲烷。
进一步地，所述三氟化氮与三氟甲烷的流量比为2:1-20:1。
进一步地，所述三氟化氮的流量为2700-4000sccm，所述三氟甲烷的流量为200-1100sccm。
第三方面，本发明还提供了一种显示面板，所述显示面板包括前述的阵列基板。
有益效果：本发明提供了一种非晶硅膜层的蚀刻方法，阵列基板及显示面板，所述方法为使用干法蚀刻工艺对所述非晶硅膜层进行蚀刻，所使用的工艺气体包括氟基气体，且不包括氯气。通过将传统工艺气体中氯气的去除，即可根除氯气泄漏这一行业顽疾造成的安全事故，同时也可避免蚀刻过程中因氯气的存在造成的相关产品不良，具体地，在进行非晶硅膜层的蚀刻过程中，通常存在金属膜层的侧壁暴露于蚀刻工艺腔室中，而现有的显示面板中，金属膜层的材质通常为铜，若存在氯气则极易在蚀刻过程中发生铜腐蚀，造成不良，故，本发明通过去除工艺气体中的氯气即可避免相应不良的发生。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供一种阵列基板在经干法刻蚀形成有源层后在扫描电子显微镜下的表面微观形貌图；
图2是本发明一对比例提供一种阵列基板在经干法刻蚀形成有源层后在扫描电子显微镜下的表面微观形貌图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供一种非晶硅膜层的蚀刻方法，所述方法为使用干法蚀刻工艺对所述非晶硅膜层进行蚀刻，所使用的工艺气体包括氟基气体，且不包括氯气。通过将传统工艺气体中氯气的去除，即可根除氯气泄漏这一行业顽疾造成的安全事故，同时也可避免蚀刻过程中因氯气的存在造成的相关产品不良，详见后述。
在本实施例中，所述氟基气体包括三氟化氮与三氟甲烷。
在本实施例中，所述三氟化氮与三氟甲烷的流量比为2:1-20:1，通过调整三氟化氮与三氟甲烷的通入流量之比，保证非晶硅膜层的蚀刻量的同时，最大程度减少非晶硅膜层(有源层)下层的氮化硅/氧化硅膜层(栅极绝缘层)的蚀刻，其比例根据产品的不同/蚀刻设备的不同进行实际选用。
在本实施例中，所述三氟化氮的流量为2700-4000sccm，所述三氟甲烷的流量为200-1100sccm。
在本实施例中，所使用的源射频电压的大小为7-12千瓦，偏置射频电压的大小为4-10千瓦，通过选择合适的电源功率，保证非晶硅蚀刻速率不受太大影响，即保障生产产能，同时减小ESD的发生概率。
本发明的另一实施例还提供了一种阵列基板，所述阵列基板中有源层的材料包括非晶硅，所述有源层通过成膜及黄光蚀刻图案化工艺形成，其中，所述蚀刻采用前述的蚀刻方法进行。
示例性地，所述阵列基板通常包括栅极，栅极绝缘层，有源层，源漏电极，钝化层以及像素电极，为了增加生产效率，所述阵列基板通常采用4mask(总共进行四次光罩工艺)工序进行制备。具体地，栅极，钝化层以及像素电极各使用一张mask，而有源层与源漏电极共用一张mask实现图案化，此处的mask为特殊设计的mask，即half-tone mask(半色调掩模版)。以下给出具体的实施例进行验证。
实施例1：提供第一阵列基板，具体步骤如下：
在一基板上形成栅极；
在所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成一非晶硅层，接着在所述非晶硅层上形成一金属铜层；
在所述金属铜层上通过一半色调掩模版进行曝光显影形成第一光阻层，其中，所述第一光阻层中包括厚度不相同的第一部分与第二部分，第一部分的厚度大于第二部分；
对所述金属铜层进行第一湿法蚀刻，形成数据线；
对所述非晶硅层进行干法蚀刻，即形成有源层，其中，在所述干法蚀刻中，所使用的工艺气体包括氟基气体，且不包括氯气，具体的工艺参数请参见如下表1；
对所述第一光阻层进行灰化减薄，使得较薄的第一部分除去，较厚的第二部分减薄但仍保留，即形成第二光阻层,此时，使用扫描电子显微镜观测干法蚀刻后的膜层形貌，具体请参见图1；
对所述金属铜层进行第二湿法蚀刻，即形成源漏电极；
剥离去除所述第二光阻层；
在所述源漏电极上依次形成钝化层及像素电极，即形成第一阵列基板。
对比例1：提供第二阵列基板，采用与上述第一阵列基板大致相同的步骤制备完成，不同之处仅在于形成所述有源层的干法蚀刻工艺参数不同(蚀刻设备相同)，其工艺气体中包含氯气，具体参数请参见下表1。其中，在干法蚀刻制程后，同样使用扫描电子显微镜观测干法蚀刻后的膜层形貌，具体请参见图2。
表1
Figure BDA0002455565720000051
对比图1与图2可知，在对比例1中，对非晶硅层进行含氯气的干法蚀刻后，在有源层上的金属铜中呈现密集的颗粒状形貌，即发生了明显的铜腐蚀，而在实施例1中，由于去除了干法蚀刻工艺气体中的氯气，未观察到明显的铜腐蚀现象发生，由此可得知，将阵列基板中有源层的干法蚀刻工艺气体中的氯气去除后，可大大降低有源层上层源漏电极(材质为同)发生铜腐蚀的风险。
本发明还提供了一种显示面板，所述显示面板包括前述的阵列基板，可以理解的是，除了上述结构之外，本发明实施例显示面板中，还可以根据需要包括任何其他的必要结构，具体此处不作限定。
本发明另一实施例还提供了一种显示设备，包括前述的显示面板，所述显示设备包括但不限于手机、平板电脑、电脑、电视、车载显示、智能腕表以及VR设备，具体本发明不做限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种非晶硅膜层的蚀刻方法，阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非晶硅膜层的蚀刻方法，其特征在于，所述方法为使用干法蚀刻工艺对所述非晶硅膜层进行蚀刻，所使用的工艺气体包括氟基气体。
2.如权利要求1所述的非晶硅膜层的蚀刻方法，其特征在于，所述氟基气体包括三氟化氮与三氟甲烷。
3.如权利要求2所述的非晶硅膜层的蚀刻方法，其特征在于，所述三氟化氮与三氟甲烷的流量比为2:1-20:1。
4.如权利要求2或3所述的非晶硅膜层的蚀刻方法，其特征在于，所述三氟化氮的流量为2700-4000sccm，所述三氟甲烷的流量为200-1100sccm。
5.如权利要求1所述的非晶硅膜层的蚀刻方法，其特征在于，在所述干法蚀刻工艺中，源射频电压的大小为7-12千瓦，偏置射频电压的大小为4-10千瓦。
6.一种阵列基板，其特征在于，所述阵列基板中有源层的材料包括非晶硅，所述有源层通过成膜及黄光蚀刻图案化工艺形成，其中，所述蚀刻的方法为干法蚀刻，所使用的工艺气体包括氟基气体。
7.如权利要求6所述的阵列基板，其特征在于，所述氟基气体包括三氟化氮与三氟甲烷。
8.如权利要求7所述的阵列基板，其特征在于，所述三氟化氮与三氟甲烷的流量比为2:1-20:1。
9.如权利要求7所述的阵列基板，其特征在于，所述三氟化氮的流量为2700-4000sccm，所述三氟甲烷的流量为200-1100sccm。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求6-9任意一项所述的阵列基板。
CN202010305283.6A 2020-04-17 2020-04-17 非晶硅膜层的蚀刻方法，阵列基板及显示面板 Pending CN111524806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010305283.6A CN111524806A (zh) 2020-04-17 2020-04-17 非晶硅膜层的蚀刻方法，阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010305283.6A CN111524806A (zh) 2020-04-17 2020-04-17 非晶硅膜层的蚀刻方法，阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN111524806A true CN111524806A (zh) 2020-08-11

Family

ID=71902943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305283.6A Pending CN111524806A (zh) 2020-04-17 2020-04-17 非晶硅膜层的蚀刻方法，阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN111524806A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198772A (ja) * 2007-02-13 2008-08-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US20090191655A1 (en) * 2008-01-28 2009-07-30 Shin-Il Choi Method of etching amorphous silicon layer and method of manufacturing liquid crystal display using the same
CN108550626A (zh) * 2018-04-18 2018-09-18 深圳市华星光电技术有限公司 薄膜晶体管器件的制作方法和薄膜晶体管器件
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110112071A (zh) * 2019-06-10 2019-08-09 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198772A (ja) * 2007-02-13 2008-08-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US20090191655A1 (en) * 2008-01-28 2009-07-30 Shin-Il Choi Method of etching amorphous silicon layer and method of manufacturing liquid crystal display using the same
CN108550626A (zh) * 2018-04-18 2018-09-18 深圳市华星光电技术有限公司 薄膜晶体管器件的制作方法和薄膜晶体管器件
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110112071A (zh) * 2019-06-10 2019-08-09 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管和显示装置

Similar Documents

Publication Publication Date Title
US8153527B2 (en) Method for reducing sidewall etch residue
CN111128877B (zh) 刻蚀阻挡型阵列基板的制备方法
US20050230685A1 (en) Thin film and manufacturing method of the same
CN108198756B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
JPH088233A (ja) 半導体装置の製造方法及びこの方法に用いる処理液
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN108538855B (zh) 一种阵列基板的制作方法
US20080003831A1 (en) Method for forming metal pattern in semiconductor device
KR20080033589A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR100512904B1 (ko) 반도체소자의 제조방법
JP2012119659A (ja) 薄膜トランジスタ表示板の製造方法
CN109659222B (zh) 半导体装置的形成方法
CN111524806A (zh) 非晶硅膜层的蚀刻方法，阵列基板及显示面板
WO2022156135A1 (zh) 半导体结构的制造方法及半导体结构
US6355546B1 (en) Thermally grown protective oxide buffer layer for ARC removal
US6074905A (en) Formation of a thin oxide protection layer at poly sidewall and area surface
CN113889434A (zh) 阵列基板及其制作方法、液晶显示面板以及显示装置
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100672152B1 (ko) 플래쉬 메모리소자의 제조방법
KR100638983B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
US20200225546A1 (en) Array substrate and manufacturing method of the same, display device
CN111192855A (zh) 一种阵列基板的制造方法、显示面板及显示装置
JP5308831B2 (ja) 積層構造体及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination