CN109411485A - 阵列基板的制作方法、阵列基板及显示装置 - Google Patents

阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN109411485A
CN109411485A CN201811243352.4A CN201811243352A CN109411485A CN 109411485 A CN109411485 A CN 109411485A CN 201811243352 A CN201811243352 A CN 201811243352A CN 109411485 A CN109411485 A CN 109411485A
Authority
CN
China
Prior art keywords
layer
array substrate
drain electrode
source
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811243352.4A
Other languages
English (en)
Inventor
葛邦同
付婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811243352.4A priority Critical patent/CN109411485A/zh
Priority to US16/313,022 priority patent/US10727256B2/en
Priority to PCT/CN2018/118055 priority patent/WO2020082501A1/zh
Publication of CN109411485A publication Critical patent/CN109411485A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Abstract

本发明适用于显示技术领域，提供了一种阵列基板的制作方法、阵列基板及显示装置，阵列基板的制作方法包括在源漏极金属层的湿蚀刻工艺后对导状光阻图案进行第一次灰化，岛状光阻图案包括第一部分和位于第一部分两侧的两个第二部分，第二部分的高度大于第一部分的高度，使岛状光阻图案的边缘与源漏极金属段的边缘对齐。本发明通过对岛状光阻图案增加第一次灰化工艺，使其边缘与湿蚀刻后的源漏极金属段的边缘对齐，当对源漏极金属层下方的半导体材料层进行干蚀刻时，能够使半导体材料层的边缘与源漏极金属层的边缘接近甚至对齐，降低有源层的带尾长度，防止有源层的两侧被光线照射到而产生光漏电流，保证了像素电压的稳定以及画面显示的质量。

Description

阵列基板的制作方法、阵列基板及显示装置
技术领域
本发明属于显示技术领域，特别涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
液晶显示面板(LCD，Liquid Crystal Display)是液晶显示器的重要组成部分，其通常包括相对设置的彩色滤光片基板(Color Filter Substrate，CF基板)和薄膜晶体管阵列基板(Thin Film Transistor Array Substrate,TFT阵列基板)，以及配置于该两基板之间的液晶层(Liquid Crystal Layer)构成。阵列基板上设有相互交叉用于限定多个像素单元的扫描线和数据线，TFT根据扫描线的信号打开或关闭，以将数据线的信号传递至像素单元，液晶层的液晶分子根据不同数据电压信号旋转，以透光或遮光，将背光模组所提供的光线折射出来以形成对应数据信号的图像。
底栅型的薄膜晶体管(TFT)的制作中，括栅极、栅极绝缘层、有源层和源漏极层均包括一道光刻制程。目前提出的一种节省制程的方法是通过一道半色调光刻工艺形成源漏极和有源层，先采用湿蚀刻法以感光材料层为掩模对源漏极金属层进行湿蚀刻，然后以感光材料层为掩模对源漏极金属层下方的有源层进行干蚀刻，由于湿蚀刻具有各向同性的特点，所以对源漏极金属层的横向蚀刻长度接近于垂直蚀刻深度，造成源漏极金属层相对于感光材料层缩进一段距离，而干蚀刻后的有源层与感光材料层的长度基本一致，如此，造成有源层相对于源漏极金属层突出一段距离，称为有源层带尾(tail)。由于该带尾，使得有源层从背光方向上有一段距离无法被栅极遮挡，从正光方向上有一段距离无法被源漏极遮挡。来自背光源的光线和被液晶层一侧反射的光线照射到有源层上，产生光漏电流，进而造成像素电压的变化并使最佳伽马公共电压(BestVcom,Best gamma common voltage)不稳定，导致画面发生闪烁现象和残影(Image Sticking)的发生，最终降低画面显示质量。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，旨在解决有源层带尾导致光漏电流的技术问题。
本发明是这样实现的，一种阵列基板的制作方法，包括：
提供衬底基层，在所述衬底基层上形成栅极，并在所述栅极和所述衬底基层上形成栅极绝缘层；
在栅极绝缘层上依次形成半导体材料层和源漏极金属层，并在所述源漏极金属层上形成岛状光阻图案，所述岛状光阻图案包括第一部分和位于所述第一部分两侧的第二部分，所述第二部分的高度大于所述第一部分的高度；以所述岛状光阻图案为掩模对所述源漏极金属层进行第一次湿蚀刻，得到源漏极金属段；
对所述岛状光阻图案进行第一次灰化，使所述岛状光阻图案的边缘与所述源漏极金属段的边缘对齐；
以经第一次灰化后的岛状光阻图案为掩模，对所述半导体材料层层进行第一次干蚀刻，得到有源段部分；
对经第一次灰化后的岛状光阻图案进行第二次灰化，去除第一部分，得到间隔设置的第三部分，所述第三部分的高度小于第一部分的高度；
以所述第三部分为掩模，对所述源漏极金属段进行第二次湿蚀刻，得到源极和漏极。
所述半导体材料层包括非晶硅层以及形成于所述非晶硅层上的掺杂层；所述有源段部分包括非晶硅段以及设于非晶硅段上的掺杂段。
在得到所述源极和漏极之后，还包括对所述掺杂段进行第二次干蚀刻，得到位于所述非晶硅段两侧上方的欧姆接触层。
所述非晶硅层通过化学气相沉积法沉积于所述栅极绝缘层上，所述掺杂层通过化学气相沉积法形成于所述栅极绝缘层上。
所述第一次干蚀刻还包括：增加纵向蚀刻与横向蚀刻的速率之比的方法。
所述第一次灰化采用氧气和含氟气体的混合气体；所述含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。
所述第二次灰化采用氧气和含氟气体的混合气体；所述含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。
所述源漏极金属层为Mo/Al/Mo层、MoN/Al/Mo或Mo/Al/MoN层。
本发明的另一目的在于提供一种阵列基板，根据上述所说的阵列基板的制作方法所制作得到，所述阵列基板包括非晶硅段，所述非晶硅段的非晶硅带尾的长度在1至1.6微米之间。
本发明的另一目的在于提供一种显示装置，包括上述所说的阵列基板，所述阵列基板包括设于非晶硅段的两侧上方的源极和漏极，所述源极和漏极为Mo/Al/Mo层、MoN/Al/Mo层或Mo/Al/MoN层，上层Mo或MoN层的厚度为100-500埃，中间层Al层的厚度为2000-5500埃，下层Mo或MoN层的厚度为100-300埃。
本发明的阵列基板的制作方法，通过在以半色调掩模对源漏极金属层的第一次湿蚀刻后，对具有不同高度部分的光阻图案增加第一次灰化工艺，使光阻图案的边缘与湿蚀刻后的源漏极金属层的边缘对齐，从而在对源漏极金属层下方的半导体材料层进行第一次干蚀刻时，能够使半导体材料层的边缘与源漏极金属层的边缘接近甚至对齐，降低了有源层的带尾长度，防止有源层的两侧被来自背光方向的光线或被液晶层一侧反射来的光线照射到而产生光漏电流，保证了像素电压的稳定以及画面显示的质量。
附图说明
图1是本发明第一实施例提供的阵列基板的制作方法的流程图；
图2是本发明第一实施例提供的阵列基板的制作方法的步骤a的示意图；
图3和4是本发明第一实施例提供的阵列基板的制作方法的步骤b的示意图；
图5是本发明第一实施例提供的阵列基板的制作方法的步骤c的示意图；
图6是本发明第一实施例提供的阵列基板的制作方法的步骤d的示意图；
图7是本发明第一实施例提供的阵列基板的制作方法的步骤e的示意图；
图8和图9是本发明第一实施例提供的阵列基板的制作方法的步骤f的示意图；
图10是本发明第二实施例提供的阵列基板的一种结构示意图；
图11是是本发明第二实施例提供的阵列基板的另一种结构示意图；
图12是本发明第三实施例提供的显示装置的结构示意图。
图中标记的含义为：
衬底基层1，栅极2，栅极绝缘层3，钝化层6，平坦层7，彩色色阻层8，红色色阻块81，绿色色阻块82，蓝色色阻块83，像素电极层9，子像素电极90；
半色调光罩10，不透光区101，半透光区102，全透光区103，非晶硅层14，掺杂层15，半导体材料层16，源漏极金属层17，第二光阻层18，岛状光阻图案19，第一部分191，第二部分192，源漏极金属段171，有源段部分161，非晶硅段141，掺杂段151，第三部分193，源极172，漏极173，欧姆接触层152，有源层20，红色子像素11，绿色子像素12，蓝色子像素13；
阵列基板100，对置基板200，背光模组400，液晶层300，显示装置500。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了说明本发明所述的技术方案，以下结合具体附图及实施例进行详细说明。
请参阅图1至7，本发明第一实施例提供一种阵列基板的制作方法，包括：
步骤a，如图2所示，提供衬底基层1，在衬底基层1上形成栅极2，并在栅极2和衬底基层1上形成栅极绝缘层3。
具体地，衬底基层1为透明基层，如玻璃板、透明塑料板等。
在衬底基层1上通过溅射镀膜等方式沉积第一金属材料层(未图示)，在第一金属材料层上形成第一光阻层，通过第一掩模板(未图示)对该第一光阻层进行曝光。该掩模板上具有对应多条扫描线以及栅极2的镂空图案区(未图示)，紫外光通过该镂空图案区对该感光材料进行曝光，显影后，第一光阻层上对应扫描线和栅极2的区域保留，其他区域被去除，然后，以该第一光阻层的镂空图案区作为掩模对第一金属材料层进行湿蚀刻，同时得到扫描线(未图示)和栅极2。
第一金属材料层可以为铬(Cr)、钼(Mo)、铜(Cu)、钛(Ti)、钼/铝(Mo/Al)复合层或钼/铝/钼(Mo/Al/Mo)等两种以上金属的复合层等，第一金属材料层的厚度为2000-8000埃。
在栅极2和扫描线上通过化学气相沉积法沉积形成栅极绝缘层3。栅极绝缘层3的材料为氧化硅(SiOx)和氮化硅(SiNx)的至少一种，栅极绝缘层3的厚度为1000-5000埃。
步骤b，如图3和图4所示，在栅极绝缘层3上依次形成非晶硅层14、掺杂层15和源漏极金属层17，在源漏极金属层17上形成岛状光阻图案19，该岛状光阻图案19包括第一部分191和位于第一部分191两侧的第二部分192，第二部分192的高度大于第一部分191的高度，然后，以该岛状光阻图案19为掩模对源漏极金属层17进行第一次湿蚀刻。
具体地，通过化学气相沉积法在栅极绝缘层3上沉积形成非晶硅层14，通过化学气相沉积法在非晶硅层14上沉积形成掺杂层15。非晶硅层14和掺杂层15共同作为半导体材料层16。
在其他实施例中，半导体材料层16还可以由沉积非晶硅层14并对非晶硅层14进行离子掺杂形成，下半部分纯净的非晶硅层14未被离子掺杂，上半部分被离子掺杂，具有良好的导电性，在此不再赘述。
具体地，在第一实施例中，掺杂层15为N+掺杂层15，如由非晶硅层14掺杂B(硼)、P(磷)或As(砷)元素形成。
非晶硅层14的厚度为1000-4000埃，掺杂层15的厚度为300-1000埃。
源漏极金属层17的材料可以为铬(Cr)、钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)或氮化钼(MoN)中的至少一种。在本实施例中，源漏极金属层17为Mo/Al/Mo层、MoN/Al/Mo或Mo/Al/MoN层，上层Mo层或MoN层(远离半导体材料层6)的厚度为100-500埃，中间层Al层的厚度为2000-5500埃，下层Mo层或MoN层(靠近半导体材料层6)的厚度为100-300埃。一方面，Al具有良好的导电性和低成本优点，而Mo材料能够有效防止Al原子向非晶硅层14的扩散，进一步防止产生光漏电流，改善TFT的电学特性，还能防止Al向ITO(氧化铟锡)透明导电层的扩散，防止影响透明导电层的性能。
岛状光阻图案19的具体形成方法为，在源漏极金属层17上涂布第二光阻层18，提供一半色调光罩10，该半色调光罩10上具有全透光区103、半透光区102以及不透光区101，曝光并显影后，第二光阻层18上对应全透光区103的部分保留，形成第一部分191，对应不透光区101的部分被去掉，对应半透光区102的部分形成第二部分192。
经过该步骤b后，源漏极金属层17被蚀刻，得到位于该岛状光阻图案19下方的源漏极金属段171，该源漏极金属段171的边缘相对于岛状光阻图案19的边缘向内缩进，缩进距离约为0.5-1.5微米。
步骤c，如图5所示，对岛状光阻图案19进行第一次灰化，使岛状光阻图案19的边缘与源漏极金属段171的边缘对齐。
具体来说，第一次灰化采用氧气和含氟气体的混合气体，含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。将该混合气体通过射频功率源如高压放电形式电离为等离子体，以该等离子体对岛状光阻图案19进行蚀刻。
岛状光阻图案19经第一次灰化后，其边缘向内缩进，缩进距离大约0.5-1.5微米。同时，第一部分191和第二部分192的高度均减小。
步骤d，如图6所示，以经第一次灰化后的岛状光阻图案19为掩模，对非晶硅层14和掺杂层15进行第一次干蚀刻，得到与源漏极金属段171的边缘对齐的有源段部分161，该有源段部分161包括与源漏极金属段171的边缘对齐的非晶硅段141和与非晶段的边缘对齐的掺杂段151。
干蚀刻是利用真空气体在高压电源的作用下产生气体等离子体，气体等离子体只对非金属膜层产生作用，对金属层不产生蚀刻，保证了源漏极金属段171不被影响。
干蚀刻过程中，气体等离子体轰击待蚀刻层表面，表现为纵向蚀刻，气体等离子体与待蚀刻层反应生成挥发性物质，表现为横向蚀刻。随着纵向深度的增加，横向蚀刻能力逐渐降低，因此，干蚀刻会在待蚀刻层表面形成弧形的凹陷，在非晶硅段141和掺杂段151的边缘造成一小的倾角(未图示)。应当理解的是，这里的“对齐”并不一定指上下垂直对准，而是指非晶硅段141的边缘和掺杂段151的边缘具有基于同一掩模经干蚀刻形成的一致性。
在该步骤d中，为了使得有源段部分161的边缘尽可能垂直形成，需要提高第一次干蚀刻中纵向蚀刻与横向蚀刻的比率，具体包括：减小蚀刻反应气体流量比率，如当采用氧气与SF6的混合等离子体时，可以降低SF6的流量，提高纵向蚀刻速率；提高蚀刻功率，即提高蚀刻腔体的两极板间吸引电子的能力，使电子以更快的速率撞击待蚀刻层，提高纵向蚀刻速率；减小蚀刻气体压力，降低蚀刻腔内反应气体浓度，使反应气体的横向蚀刻速率变慢。
经过该步骤d后，有源段部分161的边缘与第一次灰化后的岛状光阻图案19的边缘对齐，降低了有源段部分161的宽度，从而降低了有源段部分161的带尾长度并降低了有源段部分161的两侧可能被光线照射到的长度，从而降低了光漏电流。
步骤e，如图7所示，对经第一次灰化后的光阻图案进行第二次灰化，得到间隔设置的第三部分193，第三部分193之间暴露出有源段部分161的中部。
具体来说，第二次灰化采用氧气和含氟气体的混合气体，含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。将该混合气体通过射频功率源如高压放电形式电离为等离子体，以该等离子体对第一次灰化后的岛状光阻图案19进行蚀刻，厚度较小的第二部分192被完全蚀刻去除，厚度较大的第一部分191被部分去除，形成第三部分193，第三部分193的厚度小于第一部分191的厚度，且第三部分193的长度小于第一部分191的长度。第三部分193将有源段部分161的中部以及两端暴露出。
步骤f，如图8和图9所示，以第三部分193为掩模，对源漏极金属段171进行第二次湿蚀刻，得到位于第三部分193下方且相对于第三部分193的边缘向内缩进的源极172和漏极173，缩进距离大约为0.5-1.5微米，同时，源极172和漏极173相对于有源段部分161的边缘也向内缩进，缩进距离大约为0.5-1.5微米。在该第二次湿蚀刻中，还可以通过调整蚀刻时间，来调整源极172和漏极173相对于有源段部分161的边缘向内缩进的距离，即，源极172和漏极173相对于有源段部分161的边缘向内缩进的距离越小，则有源段部分161的两侧相对于源极172和漏极173突出的带尾的长度更小，即非晶硅段141的带尾和欧姆接触层152的带尾更小，从而非晶硅段141和欧姆接触层152能够有更大的部分被源极172和漏极173遮挡，降低由光线照射而产生的光漏电流。
具体地，对于Mo/Al/Mo、MoN/Al/Mo或Mo/Al/MoN结构的源漏极金属层17，第二次湿蚀刻的时间不超过150秒，能够避免源漏极金属段171被过度蚀刻。
然后，以第三部分193为掩模，对有源段部分161中位于上层的掺杂段151进行第二次干蚀刻，得到对应两个第三部分193的欧姆接触层152，非晶硅段141的两侧与欧姆接触层152相接，能够改善非晶硅段141与源漏极173之间的电学接触电阻，从而提高TFT的电学特性。非晶硅段141暴露于欧姆接触层152之间的部分作为沟道区。
栅极2、栅极绝缘层3、非晶硅段141、欧姆接触层152以及源极172和漏极173形成一个TFT，非晶硅段141及欧姆接触层152为TFT的有源层20。
非晶硅段141的边缘相对于源极172和漏极173的边缘突出的部分称为非晶硅带尾，欧姆接触层152对于源极172和漏极173的边缘突出的部分称为掺杂层带尾，掺杂层带尾的长度小于非晶硅带尾，具体来说，非晶硅带尾的长度在1至1.6微米之间，掺杂层带尾的长度在0.1至0.4微米之间。经本发明的阵列基板的制作方法得到的非晶硅带尾的长度在1至1.6微米之间，能够显著降低光漏电流。
本发明提供的阵列基板的制作方法，还包括将两个第三部分193剥离，在TFT上沉积形成钝化层6，并在钝化层6上形成平坦层7，在平坦层7上形成像素电极层9，像素电极层9通过贯穿钝化层6和平坦层7上的过孔与漏极173连接，得到阵列基板100，如图10所示；或者包括在TFT上沉积形成钝化层6，在钝化层6上形成彩色色阻层8，在彩色色阻层8上形成平坦层7，在平坦层7上形成像素电极层9，像素电极层9包括多个子像素电极90，每一子像素电极层9通过贯穿钝化层6、彩色色阻层8以及平坦层7上的过孔与漏极173连接，得到COA(Coloron Array)型阵列基板100，如图11所示，彩色色阻层8包括红色色阻块81、绿色色阻块82和蓝色色阻块83，分别对应一子像素电极90，形成红色子像素11、绿色子像素12和蓝色子像素13。
请参阅下表1，通过本发明第一实施例提供的阵列基板的制作方法所制作的阵列基板中，对应制作过程中不同工艺条件可得到具有不同长度的非晶硅带尾(A-Si tail)和欧姆接触层带尾(N+tail)，本发明测试了几种条件下在背光全开的情况下所导致产生的光漏电流。由此可知，本发明第一实施例提供的阵列基板的制作方法能够将非晶硅段141的带尾长度降低约0.7微米，使光漏电流低至常规结构的6％，从而有效保证了像素电压的稳定性和显示质量的稳定性。
表1不同长度的非晶硅段带尾和欧姆接触层带尾的光漏电流测试结果
本发明第二实施例提供一种阵列基板100，采用上述第一实施例所说的阵列基板的制作方法所制作得到，如图10和11所示。该阵列基板100采用上述第一实施例所说的阵列基板的制作方法所制作得到，包括衬底基层1、设于衬底基层1上的栅极2、设于衬底基层1和栅极2上的栅极绝缘层3、设于栅极绝缘层3上的非晶硅段141、对应非晶硅段141的两侧设置的欧姆接触层152、对应欧姆接触层152设置的源极172和漏极173，以及连接于漏极173的像素电极90。
非晶硅段141的边缘相对于源极172和漏极173的边缘突出的部分称为非晶硅带尾，欧姆接触层152相对于源极172和漏极173的边缘突出的部分称为掺杂层带尾，掺杂层带尾的长度小于非晶硅带尾，具体来说，非晶硅带尾的长度在1至1.6微米之间，最佳条件5下可以降到约1微米，掺杂层带尾的长度在0.1至0.4微米之间，最佳条件下5可以降到约0.1微米。本发明实施例提供的阵列基板100的非晶硅带尾(A-Si tail)和欧姆接触层带尾(N+tail)均得以降低，从而降低了光漏电流，保证了像素电压的稳定性和显示画面的稳定性。源极172和漏极173为Mo/Al/Mo层、MoN/Al/Mo或Mo/Al/MoN层的叠层结构，上层Mo或MoN层(远离非晶硅段141)的厚度为100-500埃，中间层Al层的厚度为2000-5500埃，下层Mo或MoN层(靠近非晶硅段141)的厚度为100-300埃。一方面，Al具有良好的导电性和低成本优点，而Mo材料能够有效防止Al原子向非晶硅段141的扩散，进一步防止产生光漏电流，改善TFT的电学特性，还能防止Al向像素电极90的扩散，防止影响透明导电层的性能。
本发明的第三实施例还提供一种显示装置500，如图12所示，包括液晶显示面板和背光模组400，液晶显示面板由上述第二实施例所说的阵列基板100(参见图11所示)、与阵列基板100相对设置的对置基板200以及夹设于阵列基板100和对置基板200之间的液晶层300形成，背光模组400设于阵列基板100一侧，用于向液晶层300提供光线。本发明的显示装置500包括上述第二实施例所说的阵列基板100，其非晶硅带尾(A-Si tail)和欧姆接触层带尾(N+tail)均得以降低，从而降低了光漏电流，保证了像素电压的稳定性和显示画面的稳定性。
以上所述仅为本发明的可选实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供衬底基层，在所述衬底基层上形成栅极，并在所述栅极和所述衬底基层上形成栅极绝缘层；
在栅极绝缘层上依次形成半导体材料层和源漏极金属层，并在所述源漏极金属层上形成岛状光阻图案，所述岛状光阻图案包括第一部分和位于所述第一部分两侧的第二部分，所述第二部分的高度大于所述第一部分的高度；以所述岛状光阻图案为掩模对所述源漏极金属层进行第一次湿蚀刻，得到源漏极金属段；
对所述岛状光阻图案进行第一次灰化，使所述岛状光阻图案的边缘与所述源漏极金属段的边缘对齐；
以经第一次灰化后的岛状光阻图案为掩模，对所述半导体材料层层进行第一次干蚀刻，得到有源段部分；
对经第一次灰化后的岛状光阻图案进行第二次灰化，去除第一部分，得到间隔设置的第三部分，所述第三部分的高度小于第一部分的高度；
以所述第三部分为掩模，对所述源漏极金属段进行第二次湿蚀刻，得到源极和漏极。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述半导体材料层包括非晶硅层以及形成于所述非晶硅层上的掺杂层；所述有源段部分包括非晶硅段以及设于非晶硅段上的掺杂段。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，在得到所述源极和漏极之后，还包括对所述掺杂段进行第二次干蚀刻，得到位于所述非晶硅段两侧上方的欧姆接触层。
4.如权利要求2所述的阵列基板的制作方法，其特征在于，所述非晶硅层通过化学气相沉积法沉积于所述栅极绝缘层上，所述掺杂层通过化学气相沉积法沉积于所述栅极绝缘层上。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一次干蚀刻还包括增加纵向蚀刻与横向蚀刻的速率之比的方法。
6.如权利要求1至5中任一项所述的阵列基板的制作方法，其特征在于，所述第一次灰化采用氧气和含氟气体的混合气体；所述含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。
7.如权利要求1至5中任一项所述的阵列基板的制作方法，其特征在于，所述第二次灰化采用氧气和含氟气体的混合气体；所述含氟气体包括NF3、CF4、C2F6、C4F8、CHF3、SF6中的至少一种。
8.如权利要求1至5中任一项所述的阵列基板的制作方法，其特征在于，所述源漏极金属层为Mo/Al/Mo层、MoN/Al/Mo层或Mo/Al/MoN层。
9.一种阵列基板，其特征在于，根据权利要求1至8中任一项所述的阵列基板的制作方法所制作得到，所述阵列基板包括非晶硅段，所述非晶硅段的非晶硅带尾的长度在1至1.6微米之间。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板，所述阵列基板包括设于非晶硅段的两侧上方的源极和漏极，所述源极和漏极为Mo/Al/Mo层、MoN/Al/Mo层或Mo/Al/MoN层，上层Mo或MoN层的厚度为100-500埃，中间层Al层的厚度为2000-5500埃，下层Mo或MoN层的厚度为100-300埃。
CN201811243352.4A 2018-10-24 2018-10-24 阵列基板的制作方法、阵列基板及显示装置 Pending CN109411485A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811243352.4A CN109411485A (zh) 2018-10-24 2018-10-24 阵列基板的制作方法、阵列基板及显示装置
US16/313,022 US10727256B2 (en) 2018-10-24 2018-11-29 Method for fabricating array substrate, array substrate and display
PCT/CN2018/118055 WO2020082501A1 (zh) 2018-10-24 2018-11-29 阵列基板的制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811243352.4A CN109411485A (zh) 2018-10-24 2018-10-24 阵列基板的制作方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN109411485A true CN109411485A (zh) 2019-03-01

Family

ID=65468902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811243352.4A Pending CN109411485A (zh) 2018-10-24 2018-10-24 阵列基板的制作方法、阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN109411485A (zh)
WO (1) WO2020082501A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112100A (zh) * 2019-04-24 2019-08-09 深圳市华星光电技术有限公司 发光面板的制备方法、发光面板及显示装置
CN111524806A (zh) * 2020-04-17 2020-08-11 深圳市华星光电半导体显示技术有限公司 非晶硅膜层的蚀刻方法，阵列基板及显示面板
CN112071867A (zh) * 2020-09-17 2020-12-11 惠科股份有限公司 主动开关阵列基板、薄膜晶体管阵列基板的制造方法
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
CN113161291A (zh) * 2021-04-08 2021-07-23 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148259A (zh) * 2010-10-12 2011-08-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
US20120129284A1 (en) * 2010-11-22 2012-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing liquid crystal display pixel array
CN107634035A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 阵列基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345171B1 (ko) * 2007-11-14 2013-12-27 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN108447821B (zh) * 2018-03-09 2021-08-31 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148259A (zh) * 2010-10-12 2011-08-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
US20120129284A1 (en) * 2010-11-22 2012-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing liquid crystal display pixel array
CN107634035A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 阵列基板的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112100A (zh) * 2019-04-24 2019-08-09 深圳市华星光电技术有限公司 发光面板的制备方法、发光面板及显示装置
CN111524806A (zh) * 2020-04-17 2020-08-11 深圳市华星光电半导体显示技术有限公司 非晶硅膜层的蚀刻方法，阵列基板及显示面板
CN112071867A (zh) * 2020-09-17 2020-12-11 惠科股份有限公司 主动开关阵列基板、薄膜晶体管阵列基板的制造方法
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
CN113161291A (zh) * 2021-04-08 2021-07-23 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板

Also Published As

Publication number Publication date
WO2020082501A1 (zh) 2020-04-30

Similar Documents

Publication Publication Date Title
US8298883B2 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
CN109411485A (zh) 阵列基板的制作方法、阵列基板及显示装置
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
US9613986B2 (en) Array substrate and its manufacturing method, display device
US10727256B2 (en) Method for fabricating array substrate, array substrate and display
US9484364B2 (en) Array substrate and method for manufacturing the same, display device
US9059293B2 (en) Array substrate and its manufacturing method
US9190564B2 (en) Array substrate and method for fabricating the same
US20120113366A1 (en) Array substrate and liquid crystal display
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
KR100848095B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
CN105116655A (zh) 液晶显示面板、阵列基板及其制造方法
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
US9859307B2 (en) Display panel and manufacturing method for the same
US20220069108A1 (en) Manufacturing Method for Array Substrate and Array Substrate
CN210325749U (zh) 一种阵列基板及显示面板
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
US9778512B2 (en) Array substrate having spacer, method for manufacturing the same, and display panel
CN109300841B (zh) 阵列基板的制造方法
WO2019200834A1 (zh) Tft阵列基板的制作方法及tft阵列基板
CN106684038A (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
US8237902B2 (en) Array substrate of LCD with wide viewing angle and method for manufacturing the same
CN101666949A (zh) Ips型tft-lcd阵列基板及其制造方法
JP3074274B1 (ja) 液晶ディスプレイのｔｆｔ製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301