CN108447821B - 一种阵列基板的制造方法和阵列基板 - Google Patents

一种阵列基板的制造方法和阵列基板 Download PDF

Info

Publication number
CN108447821B
CN108447821B CN201810196074.5A CN201810196074A CN108447821B CN 108447821 B CN108447821 B CN 108447821B CN 201810196074 A CN201810196074 A CN 201810196074A CN 108447821 B CN108447821 B CN 108447821B
Authority
CN
China
Prior art keywords
layer
photoresist layer
area
region
active switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810196074.5A
Other languages
English (en)
Other versions
CN108447821A (zh
Inventor
卓恩宗
莫琼花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201810196074.5A priority Critical patent/CN108447821B/zh
Publication of CN108447821A publication Critical patent/CN108447821A/zh
Priority to PCT/CN2018/113606 priority patent/WO2019169885A1/zh
Priority to US16/253,440 priority patent/US20190280016A1/en
Application granted granted Critical
Publication of CN108447821B publication Critical patent/CN108447821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板的制造方法和阵列基板，该制造方法包括：提供一基板；在基板上形成栅极、栅极绝缘层、半导体层和源漏电极层和光刻胶层；对光刻胶层进行图案化，以形成图案化的光刻胶层，图案化的光刻胶层包括第一区域和第二区域，以及位于第一区域和第二区域之间的第三区域，第三区域的厚度的取值范围为0.2～0.8微米；利用图案化的光刻胶层掩膜，对源漏电极层和半导体层进行图形化处理，以在第一区域覆盖的部分形成主动开关的源极，在第二区域覆盖的部分形成主动开关的漏极，在第三区域覆盖的部分形成主动开关的沟道区。本发明实施例提供的制造方法，通过控制光刻胶层各部分的厚度，降低了主动开关的漏电流，提高了主动开关的电性能稳定性。

Description

一种阵列基板的制造方法和阵列基板
技术领域
本发明实施例涉及主动开关技术，尤其涉及一种阵列基板的制造方法和阵列基板。
背景技术
主动开关是显示面板的关键器件，对显示面板的工作性能具有十分重要的作用，而随着电子设备的快速发展，人们要求电子设备的功耗越低越好，续航能力越高越好，因此也要求电子设备中的显示面板的低功耗。
显示面板中设置有主动开关阵列基板，然而现有主动开关阵列基板的主动开关的漏电流相对较大，当光线照射到主动开关上时还会产生光生载流子，进一步增大主动开关的漏电流，导致显示面板的功耗较大，还导致主动开关的稳定性能差。
发明内容
本发明实施例提供一种阵列基板的制造方法和阵列基板，以降低阵列基板上主动开关的漏电流以及提高主动开关的稳定性。
本发明实施例提供了一种阵列基板的制造方法，该阵列基板包括多个主动开关，该阵列基板的制造方法包括：
提供一基板；
在所述基板上形成栅极、栅极绝缘层、半导体层、源漏电极层和光刻胶层；
对所述光刻胶层进行图案化，以形成图案化的光刻胶层，所述图案化的光刻胶层包括第一区域和第二区域，以及位于所述第一区域和所述第二区域之间的第三区域，所述第三区域的厚度的取值范围为0.2～0.8微米；
利用所述图案化后的光刻胶层为掩膜版，对所述源漏电极层进行图形化处理，在所述第一区域覆盖的部分形成所述主动开关的源极，在所述第二区域覆盖的部分形成所述主动开关的漏极，对所述半导体层进行图形化处理，在所述第三区域覆盖的部分形成所述主动开关的沟道区。
进一步地，所述对光刻胶层进行图案化采用半色调掩膜工艺，且对应曝光所述第三区域所需的光照能量取值范围为37～48毫焦耳。
进一步地，对所述源漏电极层进行图形化处理包括对所述源漏电极层进行至少一次湿法刻蚀；对所述半导体层进行图形化处理包括对所述半导体层进行至少一次干法刻蚀。
进一步地，所述制造方法包括两次干法刻蚀和两次湿法刻蚀，且所述干法刻蚀和所述湿法刻蚀交替进行。
进一步地，所述制造方法还包括执行至少一次光刻胶灰化步骤，所述光刻胶灰化步骤设置于所述湿法刻蚀与所述干法刻蚀步骤之间。
进一步地，所述光刻胶灰化步骤中横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5。
进一步地，所述光刻胶灰化步骤中，刻蚀气体包括六氟化硫和氧气。
进一步地，六氟化硫的流量取值范围为200～800sccm；氧气的流量取值范围为8000～10000sccm。
进一步地，所述横向刻蚀速率与纵向刻蚀速率的比值为1:0.9时，所述刻蚀气体为氧气；所述横向刻蚀速率与纵向刻蚀速率的比值为1:1.5时，所述刻蚀气体为六氟化硫和氧气，且六氟化硫与氧气的流量比的取值范围为0.02～0.1。
进一步地，所述光刻胶层的保留厚度的取值范围为0.4～0.8微米时，所述光刻胶层的保留厚度每减少0.1微米，所需曝光能量为1.5毫焦耳。
进一步地，所述光刻胶层的保留厚度的取值范围为0.2～0.4微米时，所述光刻胶层的保留厚度每减少0.1微米，所需曝光能量为2.5毫焦耳。
进一步地，所述光刻胶层第一区域和所述第二区域的保留厚度为1.8～2.2微米。
进一步地，所述光刻胶层的第三区域表面形成凹坑，所述凹坑表面的倾斜角度的取值范围为28～32°。
进一步地，所述光刻胶层的第三区域保留厚度均一性的取值范围为25％～55％。
进一步地，干法刻蚀过刻10％。
进一步地，过刻时间为76秒。
进一步地，光刻胶层每侧的特征尺寸损失为0.94微米。
本发明实施例还提供了一种阵列基板，该阵列基板上形成有多个主动开关，所述主动开关采用上述提供的制造方法形成，所述主动开关包括：
基板；
形成在所述基板上的半导体层、源极和漏极；
其中，所述源极和所述漏极位于所述半导体层远离所述基板的一侧；
其中，所述半导体层在所述基板上的投影轮廓与所述源极或所述漏极在所述基板上的投影轮廓的间距的取值范围为0～1.5微米；所述掺杂层在所述基板上的投影轮廓与所述源极或所述漏极在所述基板上的投影轮廓的间距的取值范围为0～1.0微米。
本发明实施例还提供了一种阵列基板的制造方法，该阵列基板包括多个主动开关，该阵列基板的制造方法包括：
提供一基板；
在所述基板上形成栅极、栅极绝缘层、半导体层、源漏电极层和光刻胶层；
对所述光刻胶层进行图案化，以形成图案化的光刻胶层，所述图案化的光刻胶层包括第一区域和第二区域，以及位于所述第一区域和所述第二区域之间的第三区域，所述第三区域的厚度的取值范围为0.2～0.8微米；
利用所述图案化的光刻胶层掩膜，对所述源漏电极层进行图形化处理，在所述第一区域覆盖的部分形成所述主动开关的源极，在所述第二区域覆盖的部分形成所述主动开关的漏极，对所述半导体层进行图形化处理，在所述第三区域覆盖的部分形成所述主动开关的沟道区；
其中，还包括执行至少一次光刻胶灰化步骤；
所述光刻胶灰化步骤中，横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5，刻蚀气体包括六氟化硫和氧气；
所述横向刻蚀速率与纵向刻蚀速率的比值为1:1.5时，六氟化硫与氧气的流量比的取值范围为0.02～0.1。
本发明实施例提供的阵列基板的制造方法。通过控制光刻胶层进行图案化的过程，使图案化的光刻胶层包括第一区域和第二区域，以及位于第一区域和第二区域之间的第三区域，并控制第三区域的厚度的取值范围为0.2～0.8微米；后续通过利用图案化的光刻胶层掩膜，对源漏电极层进行图形化处理，在第一区域覆盖的部分形成主动开关的漏极，在第二区域覆盖的部分形成主动开关的源极，对半导体层进行图形化处理，在第三区域覆盖的区域形成主动开关的沟道区，从而在阵列基板上形成主动开关，此方法通过对图案化的光刻胶层的第三区域的厚度的控制，可减少主动开关中半导体层超出源极和漏极的部分，从而减少了主动开关中半导体层的吸收光，产生光生载流子的几率，降低了主动开关的漏电流，相应的提高主动开关的稳定性，当该主动开关应用在显示面板中时，还能够降低显示面板的功耗。
附图说明
为了更清楚地说明本发明实施例或范例技术中的技术方案，下面将对实施例或范例技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是范例技术提供的一种阵列基板上主动开关的结构示意图；
图2是本发明实施例提供的一种阵列基板的制造方法的流程示意图；
图3是本发明实施里提供的一种图案化光刻胶层的原理示意图；
图4是本发明实施例提供的光刻胶层曝光能量与保留厚度的关系示意图；
图5是本发明实施例提供的图案化光刻胶层后的俯视图；
图6是图5俯视图中沿剖面线B～B’的剖面结构示意图；
图7是本发明实施例提供的6个不同样品的光刻胶层第三区域保留厚度示意图；
图8是本发明实施例提供的阵列基板的制造方法中沉积光刻胶层后的膜层结构示意图；
图9是本发明实施例提供的阵列基板的制造方法中图案化光刻胶层后的膜层结构示意图；
图10是本发明实施例提供的阵列基板的制造方法中第一次湿法刻蚀后的膜层结构示意图；
图11是本发明实施例提供的阵列基板的制造方法中第一次干法刻蚀后的膜层结构示意图；
图12是本发明实施例提供的阵列基板的制造方法中光刻胶灰化后的膜层结构示意图；
图13是本发明实施例提供的阵列基板的制造方法中第二次湿法刻蚀后的膜层结构示意图；
图14是本发明实施例提供的阵列基板的制造方法中第二次干法刻蚀后的膜层结构示意图；
图15是本发明实施例提供的阵列基板光刻胶层刻蚀方向示意图；
图16是本发明实施例提供的一种阵列基板的结构示意图；
图17是本发明实施例提供的阵列基板上主动开关的结构示意图；
图18是本发明实施例提供的一种液晶显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是范例技术提供的一种阵列基板上主动开关的结构示图。参见图1，该主动开关包括：基板11、栅极12、栅极绝缘层13、有源层14(通常采用非晶硅材料形成，所以也可以称为非晶硅层14)、掺杂层15和源漏电极16，源漏电极16示例性的包括源极161和漏极162，其中，主动开关的半导体层可包括有源层14和掺杂层15。主动开关的栅极12和源极161、栅极12和漏极162之间均采用栅极绝缘层13隔离，因此主动开关实际上是一种绝缘栅型场效应管，主动开关可以分为N型和P型。
在此以N型主动开关为例，对主动开关的工作原理进行说明。当给栅极12施加大于N型主动开关的导通电压的正电压时，栅极12和有源层14之间会产生一个电场，在这个电场的作用下，有源层14中形成了导电沟道使源极161和漏极162之间形成导通状态，在栅极12上所施加的电压越大则导通沟道越大，此时，给源极161和漏极162之间加上电压就会有载流子通过导电沟道；而给栅极12施加低于N型主动开关的导通电压的负电压时，有源层14中不会形成电子沟道，则源极161和漏极162之间形成关闭状态。掺杂层15形成在有源层14和源极161、有源层14和漏极162之间，用于减少有源层14和源漏电极16信号的电阻。本领域的技术人员可以理解，本发明实施力提供的主动开关的衬底11、栅极12、栅极绝缘层13、有源层14、掺杂层15和源漏电极16等结构的功能与范例技术类似，在此不再赘述。
主动开关的实际制造过程中，形成的非晶硅层14的边缘超出源漏电极16的边缘，即形成了非晶硅尾巴L2，形成的掺杂层15的边缘超出源漏电极16的边缘，即形成了掺杂层沟道外尾巴L1和掺杂层沟道内尾巴L3，则主动开关应用在液晶显示面板中时，上述3种类型的尾巴，尤其是非晶硅尾巴L2的存在会直接接触或吸收到液晶显示面板的背光模组发出的可见光线。而非晶硅层14会与可见光发生反应导致产生光漏电流，由此进一步增大主动开关的漏电流，导致阵列基板的功耗较大，还导致主动开关的电性能不稳定。
为了解决这一问题，本发明实施例提供了一种阵列基板的制造方法，该阵列基板包括多个主动开关，参见图2，图2是本发明实施例提供的一种阵列基板的制造方法的流程示意图。示例性的包括：
S10、提供一基板。
本实施例中可选该基板为玻璃基板或聚酰亚胺(PI)等柔性基板。本领域技术人员可以理解，阵列基板上主动开关的应用产品及应用场景不同，则选用的阵列基板的基板材料不同，显然基板材料包括但不限于玻璃基板和柔性基板，任意一种可以作为阵列基板的基板的材料均落入本发明的保护范围。
S20、在基板上形成栅极、栅极绝缘层、半导体层、源漏电极层和光刻胶层。
本实施例中可选栅极的组成材料为铝(Al)或钼(Mo)，栅极绝缘层的组成材料为氮化硅(SiN)，半导体层可包括有源层和掺杂层，其中，有源层的组成材料为非晶硅(a～Si)，掺杂层的组成材料为重掺杂非晶硅，示例性的可包括N型非晶硅或P型非晶硅，源漏电极层的组成材料为依次层叠设置的氮化钼、铝和氮化钼(MoN/Al/MoN)光刻胶层的组成材料包括树脂、感光剂、溶剂和添加剂，其中，感光剂是光刻胶层内的光敏成分，对光形式的辐射能(特别是紫外区)会发生光化学反应。光刻胶从应用特性上可分为正胶和负胶，对于正胶而言，被紫外线照射的部分会因化学性质变化而被去除掉，负胶则相反，被紫外线照射的部分会因化学性质变化而保留下来，本实施例中示例性的以正胶为例进行说明。本领域技术人员可以理解，阵列基板的各膜层的组成材料包括但不限于以上示例，任意一种阵列基板的膜层结构的组成材料均落入本发明的保护范围；以及本发明中也不具体各膜层结构的制造工艺，任意一种阵列基板的膜层结构的组成材料均落入本发明的保护范围。
S30、对光刻胶层进行图案化，以形成图案化的光刻胶层，图案化的光刻胶层包括第一区域和第二区域，以及位于第一区域和第二区域之间的第三区域，第三区域的厚度的取值范围为0.2～0.8微米。
本实施例中对光刻胶层进行图案化可包括利用曝光显影技术将较平整的光刻胶层表面去掉不同的厚度，从而形成图案化(凹凸不平)的光刻胶层。按照光刻胶层的厚度不同及对应主动开关的功能区不同划分，图案化的光刻胶层包括上述三个区域。
其中，第三区域的厚度的取值范围为0.2～0.8微米，可保证后续刻蚀光刻胶的过程中，第三区域的光刻胶被完全刻蚀掉，即第三区域对应的主动开关完全裸露时，第一区域和第二区域的保留厚度和横向尺寸保证其对应的主动开关结构能被有效覆盖。
S40、利用图案化后的光刻胶层为掩膜版，对源漏电极层进行图形化处理，在第一区域覆盖的部分形成主动开关的源极，在第二区域覆盖的部分形成主动开关的漏极，对半导体层进行图形化处理，在第三区域覆盖的部分形成主动开关的沟道区。
可选的，对源漏电极层进行图形化处理包括对源漏电极层进行至少一次湿法刻蚀；对半导体层进行图形化处理包括对半导体层进行至少一次干法刻蚀。
本实施例中，湿法刻蚀可包括利用磷酸(H3PO4)、醋酸(CH3COOH)和硝酸(HNO3)的混合溶液刻蚀源漏电极层，利用真空等离子体刻蚀半导体层(包括有源层和掺杂层)，刻蚀气体可包括六氟化硫(SF6)和氯气(Cl2)的混合气体或者六氟化硫(SF6)、氧气(O2)和氦气(He)的混合气体。
可选的，对光刻胶层进行图案化采用半色调掩膜工艺，且对应曝光第三区域所需的光照能量取值范围为37～48毫焦耳。
示例性的，图3是本发明实施例提供的一种图案化光刻胶层的原理示意图。参见图3，被曝光样品示例性的包括光刻胶层24、源漏电极层23、其他功能层22(可包括半导体层、栅极绝缘层和栅极层，在图3中概括性的以22示出)和基板21。半色调掩膜板25示例性的可包括三个区域，第一区域251对应被曝光样品的源极形成区，第二区域252对应被曝光样品的漏极形成区，第三区域253位于第一区域251和第二区域252之间，对应被曝光样品的沟道形成区。由于半色调眼膜板25第一区域251、第二区域252和第三区域253对光的透过率不同，使入射光线透过半色调掩膜板25后对光刻胶层24的曝光程度不同，从而形成图案化的光刻胶层24。图3中，X～Y坐标系下，X代表被曝光样品(主要指光刻胶层24)对应半色调掩膜板的不同位置(单位为纳米或微米，根据主动开关的实际需求设定，在此不作限定)，Y代表曝光能量(单位为毫焦耳)，折线26代表对应于不同位置曝光能量大小变化趋势。光刻胶层24对应于半色调掩膜板25的第一区域251和第二区域252的位置，由于透过半色调掩膜板25的光较少，对应曝光能量较小，光刻胶层24被除去的部分较少，对应保留的厚度较厚；光刻胶层24对应于半色调掩膜板25的第三区域253的位置，由于透过半色调掩膜板25的光较多，对应曝光能量较大，光刻胶层24被除去的部分较多，对应保留的厚度较薄(图3中以H0示出光刻胶层24的保留厚度)。光刻胶层24对应不同位置薄厚不同，形成图案化的光刻胶层24。
示例性的，图4是本发明实施例提供的光刻胶层曝光能量与保留厚度的关系示意图。结合图3和图4，横轴为曝光能量Dose，单位为毫焦耳(mJ)，纵轴为光刻胶层24保留厚度Thic.，单位为埃米
Figure BDA0001593141920000111
折线51代表光刻胶层24保留厚度Thic.与曝光能量Dose的对应关系。控制曝光能量Dose取值在37～48毫焦耳范围内，可使光刻胶层24保留厚度Thic.为2000～8000埃米，即0.2～0.8微米。
可选的，光刻胶层24的保留厚度Thic.的取值范围为0.4～0.8微米时，光刻胶层24的保留厚度Thic.每减少0.1微米，所需曝光能量Dose为1.5毫焦耳；光刻胶层24的保留厚度Thic.的取值范围为0.2～0.4微米时，光刻胶层24的保留厚度Thic.每减少0.1微米，所需曝光能量Dose为2.5毫焦耳。从而，需要根据光刻胶层24的保留目标厚度控制合适的曝光能量的取值。
示例性的，图5是本发明实施例提供的图案化光刻胶层后的俯视图。参见图5，图5中示例性的以34示出光刻胶层的第一区域和第二区域，以33示出光刻胶层的第三区域；以A1、A2和B1点示例性的示出了光刻胶层24的第三区域中保留厚度最小的位置。具体的，图6是图5俯视图中沿剖面线B～B’的剖面结构示意图。参见图6，在基板401上形成多层功能层403(可包括栅极、栅极绝缘层、半导体层和源漏电极层，图6中并未具体划分，均以403示出)和光刻胶层404。结合图5和图6，以光刻胶层404的第三区域中保留厚度最小的位置(即图5中A1、A2和B1标示的位置，也即图6中H2标示的位置)为中点，向光刻胶层404的第一区域和第二区域延伸，可得到一个凹坑状的截面，如图6所示。
可选的，光刻胶层404第一区域和第二区域的保留厚度H1为1.8～2.2微米。
可选的，光刻胶层404的凹坑表面与光刻胶层404与多层功能层403的界面之间的夹角α的取值范围为28～32°。
示例性的，光刻胶层24的第一区域和第二区域的保留厚度H1为2.174微米，第三区域的保留厚度最小值H2为0.54微米，凹坑表面与光刻胶层404与多层功能层403的界面之间的夹角α的值为30.69°。
可选的，光刻胶层的第三区域保留厚度均一性的取值范围为25％～55％。
其中，均一性表征了第三区域保留厚度的平整度，示例性的，均一性的数值计算方式可采用下式：
Figure BDA0001593141920000121
其中，Hmax代表第三区域保留厚度的最大值，Hmin代表第三区域保留厚度的最小值。均一性U％的值越小，表明光刻胶层第三区域保留厚度的均一性越好。
示例性的，图7是本发明实施例提供的6个不同样品的光刻胶层第三区域保留厚度示意图。结合图3和图7，横轴代表不同的样品编号，Sam.1～Sam.6代表6个不同尺寸的样品，两个纵轴分别代表光刻胶层24的保留厚度Thic.和保留厚度均一性U％，光刻胶层24的保留厚度Thic.的单位为埃米
Figure BDA0001593141920000122
直线601代表光刻胶层24的保留目标厚度平均值，示例性的可以为0.5微米，直线602代表光刻胶层24的保留目标厚度最大值，示例性的可以为0.65微米，直线603代表光刻胶层24的保留目标厚度最小值，示例性的可以为0.35微米；折线61上的点代表光刻胶层24的实际保留厚度最小值，示例性的取值范围为0.3～0.36微米，折线63上的点代表光刻胶层24的实际保留厚度最大值，示例性的取值范围为0.54～0.69微米，折线62上的点代表光刻胶层24的实际保留厚度的平均值，示例性的取值范围为0.4～0.47微米；折线64上的点代表光刻胶层24的实际保留厚度的均一性，示例性的取值范围为25.95％～40.95％。
可选的，制造方法包括两次湿法刻蚀和两次干法刻蚀，且湿法刻蚀和干法刻蚀交替进行。具体可包括：第一次湿法刻蚀，图形化源漏电极层，形成源区、漏区和有源区的金属导线结构；第一次干法刻蚀，形成半导体层(半导体层包括有源层和掺杂层)岛状结构，也就是图形化半导体层(包括有源层和掺杂层)；第二次湿法刻蚀，图形化源漏电极层，在源区形成源极，在漏区形成漏极；第二次干法刻蚀，刻蚀半导体层(包括有源层和掺杂层)，也就是刻蚀开半导体层(包括有源层和掺杂层)，形成主动开关结构。
可选的，干法刻蚀可过刻10％，示例性的，刻蚀时间为76秒，从而进一步减少半导体层超过源极和漏极的部分。
可选的，光刻胶层414每侧的特征尺寸损失为0.94微米。
可选的，制造方法还包括执行至少一次光刻胶灰化步骤，光刻胶灰化步骤设置于干法刻蚀与湿法刻蚀步骤之间。具体可包括：在第一次干法刻蚀后，在第二次湿法刻蚀前执行一次光刻胶灰化步骤，将第三区域光刻胶去除，以露出沟道区域的源漏电极层。
示例性的，图8～图14是本发明实施例提供的基于两次湿法刻蚀、两次干法刻蚀和一次光刻胶灰化的阵列基板的制造方法中每个步骤之后形成的膜层结构示意图。以在阵列基板上形成底栅型主动开关为例，附图标记在图8～图14中延用。具体的，图8是本发明实施例提供的阵列基板的制造方法中沉积光刻胶层后的膜层结构示意图。参见图8，具体结构可包括：提供基板100，并在基板100上依次形成的栅极110、栅极绝缘层120、半导体层(包括有源层130和掺杂层140)、源漏电极层150和光刻胶层160，其中，源漏电极层150可以包括依次叠层设置的氮化钼层151、铝层152和氮化钼层153；有源层130和掺杂层140共同形成半导体层(图8中未另设置标号)。图9是本发明实施例提供的阵列基板的制造方法中图案化光刻胶层后的膜层结构示意图。参见图9，对光刻胶层160进行图案化，以形成图案化的光刻胶层160，图案化的光刻胶层160包括第一区域Z1和第二区域Z2，以及位于第一区域Z1和第二区域Z2之间的第三区域Z3，第三区域Z3的厚度H3的取值范围为0.2～0.8微米。图10是本发明实施例提供的阵列基板的制造方法中第一次湿法刻蚀后的膜层结构示意图。参见图10，第一次湿法刻蚀后，图形化源漏电极层150。图11是本发明实施例提供的主动开关的制造方法中第一次干法刻蚀后的膜层结构示意图。参见图11，第一次干法刻蚀后，图形化半导体层(包括有源层130和掺杂层140)。图12是本发明实施例提供的阵列基板的制造方法中光刻胶灰化后的膜层结构示意图，参见图12，光刻胶灰化后，露出沟道区域的源漏电极层150。图13是本发明实施例提供的阵列基板的制造方法中第二次湿法刻蚀后的膜层结构示意图，参见图13，第二次湿法刻蚀后，图形化源漏电极层150，在源区(光刻胶层24的第一区域Z1对应的区域)形成源极15a，在漏区(光刻胶层24的第二区域Z2对应的区域)形成漏极15b。图14是本发明实施例提供的阵列基板的制造方法中第二次干法刻蚀后的膜层结构示意图，参见图14，第二次干法刻蚀后，刻蚀开半导体层(包括有源层130和掺杂层140)，至此形成阵列基板结构，尤其是阵列基板上主动开关结构。需要说明的是，图8～图14示出了阵列基板，尤其是阵列基板上主动开关的形成流程，其中，后一幅图相对于前一幅图减少的部分即为对应步骤中去除掉的部分。
由此形成的阵列基板上主动开关结构减少了半导体层超出源极和漏极的部分，即减少了有源层超出源极和漏极的部分，以及减少了掺杂层超出源极和漏极的部分，从而减少了阵列基板上主动开关中半导体层的吸收光，产生光生载流子的几率，降低了主动开关的漏电流，相应的提高主动开关的稳定性。
可选的，光刻胶灰化步骤中横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5。
示例性的，图15是本发明实施例提供的阵列基板光刻胶层刻蚀方向示意图。参见图15，在基板411上形成多层功能层413(可包括栅极、栅极绝缘层、半导体层和源漏电极层，图15中并未具体划分，均以413示出)和图形化的光刻胶层414。在光刻胶灰化过程中，横向(图15中S方向)刻蚀速率与纵向(图15中T方向)刻蚀速率的比值的取值范围为1:0.9～1:1.5。示例性的，H4所在的位置为光刻胶层的第一区域或第二区域，H5所在的位置为光刻胶层的第三区域。同时，由于光刻胶层414灰化过程中存在微岛效应，即在光刻胶层414第三区域的中间位置的厚度比第三区域的边缘位置要厚，即图15中MLE所示，由此，在灰化过程中合理控制刻蚀速率，可确保光刻胶层414的第三区域完全去除干净。
可选的，光刻胶灰化步骤中，刻蚀气体包括六氟化硫和氧气。
可选的，横向刻蚀速率与纵向刻蚀速率的比值为1:0.9时，刻蚀气体为氧气；横向刻蚀速率与纵向刻蚀速率的比值为1:1.5时，刻蚀气体为六氟化硫和氧气，且六氟化硫与氧气的流量比的取值范围为0.02～0.1。
其中，光刻胶灰化步骤中，利用真空环境中，气体在射频电源的作用下产生等离子体，该等离子体高能轰击光刻胶层表面或与光刻胶层表面反应，使光刻胶层灰化，即光刻胶层变薄或被去除。通过增加六氟化硫气体，可以加快光刻胶层的纵向刻蚀速率，以及通过控制气体的种类和流量，可控制光刻胶层横向刻蚀速率与纵向刻蚀速率的比值范围在1:0.9～1:1.5范围内变化。
可选的，六氟化硫的流量取值范围为200～800sccm，氧气的流量取值范围为8000～10000sccm，从而控制光刻胶层的横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5。
由此使光刻胶灰化步骤后的光刻胶层的第一区域刚好覆盖源极，第二区域刚好覆盖漏极，即光刻胶层的第一区域在衬底上的投影与主动开关的源极在衬底上的投影接近重合，光刻胶层的第二区域在衬底上的投影与主动开关的漏极在衬底上的投影接近重合，从而，在后续干法刻蚀的过程中，半导体层(包括有源层和掺杂层)超出光刻胶层的部分被刻蚀掉，即半导体层(包括有源层和掺杂层)超出源极和漏极的部分被刻蚀掉，从而形成的阵列基板上主动开关结构减少了半导体层超出源极和漏极的部分，即减少了有源层超出源极和漏极的部分，以及减少了掺杂层超出源极和漏极的部分，从而减少了主动开关中半导体层的吸收光，产生光生载流子的几率，降低了主动开关的漏电流，相应的提高主动开关的稳定性。
图16是本发明实施例提供的一种阵列基板的结构示意图，参见图16，阵列基板30上形成有多个主动开关20，主动开关采用上述实施方式提供的制造方法形成。图17是本发明实施例提供的阵列基板上主动开关的结构示意图，参见图17，主动开关20包括：基板200；形成在基板200上的栅极210、栅极绝缘层220、半导体层(包括有源层230和掺杂层240)、源极251和漏极252(源漏电极250)；其中，有源层230在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距的取值范围为0～1.5微米；掺杂层240在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距的取值范围为0～1.0微米。
其中，有源层230在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距越小，有源层230吸收光的几率越小，从而可减少主动开关产生光生载流子的几率，即降低主动开关的漏电流。同理，掺杂层240在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距越小，掺杂层240吸收光的几率越小，从而可减少主动开关产生光生载流子的几率，即降低主动开关的漏电流。
示例性的，有源层230在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距可为0～0.8微米，掺杂层240在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距可为0～0.5微米。示例性的，有源层230在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距为0微米，且掺杂层240在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距为0微米时，半导体层(包括有源层230和掺杂层240)不吸收光，主动开关中不产生光生载流子，从而主动开关的漏电流为0，相应的主动开关的稳定性较高。
需要说明的是，图16中示例性的示出了6行6列的主动开关，但并非对本发明中阵列基板的限定，可根据阵列基板的实际需求设计主动开关的数量和排列方式。图17中示例性的示出了有源层230在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距等于0；掺杂层240在基板200上的投影轮廓与源极251或漏极252在基板200上的投影轮廓的间距等于0。
本发明实施例提供的阵列基板包括上述主动开关，该主动开关结构减少了半导体层超出源极和漏极的部分，即减少了有源层超出源极和漏极的部分，以及减少了掺杂层超出源极和漏极的部分，从而减少了阵列基板上主动开关中半导体层的吸收光，产生光生载流子的几率，降低了主动开关的漏电流，相应的提高主动开关的稳定性。
本发明实施例还提供一种液晶显示装置，图18是本发明实施例提供的一种液晶显示装置的结构示意图，参见图18，该显示装置包括显示面板300和背光模组360，显示面板300包括上述提供的阵列基板310，背光模组360设置在显示面板300的一侧，图18中示例性的以背光模组360设置在显示面板300的下方示出。
示例性的，显示面板300包括阵列基板310、像素电极320、封装层330、液晶分子层340和公共电极350，通过在像素电极320和公共电极350之间施加电场控制液晶分子层340中的液晶分子转动，从而实现显示。需要说明的是，如图17所示主动开关通过绝缘层260与像素电极270(图18中像素电极320)过孔电连接，以此在导通时将数据线信号传输至相应的像素电极270(图18中像素电极320)，在此不再具体示出液晶显示装置的其他结构。与范例技术相比，该阵列基板上主动开关的结构减少了半导体层超出源极和漏极的部分，即减少了有源层超出源极和漏极的部分，以及减少了掺杂层超出源极和漏极的部分，从而减少了阵列基板上主动开关中半导体层的吸收光，产生光生载流子的几率，降低了主动开关的漏电流，相应的提高了主动开关的电性能稳定性，同时还能够降低显示面板的功耗。
本领域技术人员可以理解，阵列基板上主动开关的应用范围包括但不限于显示面板，任意一种可以集成上述主动开关的电子设备均落入本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种阵列基板的制造方法，其特征在于，所述阵列基板包括多个主动开关，所述制造方法包括：
提供一基板；
在所述基板上形成栅极、栅极绝缘层、半导体层和源漏电极层和光刻胶层；
对所述光刻胶层进行图案化，以形成图案化的光刻胶层，所述图案化的光刻胶层包括第一区域和第二区域，以及位于所述第一区域和所述第二区域之间的第三区域，所述第三区域的厚度的取值范围为0.2～0.8微米；所述光刻胶层的第三区域保留厚度均一性的取值范围为25％～55％；
利用所述图案化后的光刻胶层为掩膜版，对所述源漏电极层进行图形化处理，在所述第一区域覆盖的部分形成所述主动开关的源极，在所述第二区域覆盖的部分形成所述主动开关的漏极，对所述半导体层进行图形化处理，在所述第三区域覆盖的部分形成所述主动开关的沟道区；
其中，对所述源漏电极层进行图形化处理包括两次湿法刻蚀，所述对半导体层进行图形化处理包括两次干法刻蚀，所述湿法刻蚀和所述干法刻蚀交替进行。
2.根据权利要求1所述的制造方法，其特征在于，所述对光刻胶层进行图案化采用半色调掩膜工艺，且对应曝光所述第三区域所需的光照能量取值范围为37～48毫焦耳。
3.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括执行至少一次光刻胶灰化步骤，所述光刻胶灰化步骤设置于所述湿法刻蚀与所述干法刻蚀步骤之间。
4.根据权利要求3所述的制造方法，其特征在于，所述光刻胶灰化步骤中横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5。
5.根据权利要求4所述的制造方法，其特征在于，所述光刻胶灰化步骤中，刻蚀气体包括六氟化硫和氧气。
6.根据权利要求5所述的制造方法，其特征在于，六氟化硫的流量取值范围为200～800sccm；氧气的流量取值范围为8000～10000sccm。
7.一种阵列基板的制造方法，其特征在于，所述阵列基板包括多个主动开关，所述制造方法包括：
提供一基板；
在所述基板上形成栅极、栅极绝缘层、半导体层、源漏电极层和光刻胶层；
对所述光刻胶层进行图案化，以形成图案化的光刻胶层，所述图案化的光刻胶层包括第一区域和第二区域，以及位于所述第一区域和所述第二区域之间的第三区域，所述第三区域的厚度的取值范围为0.2～0.8微米；所述光刻胶层的第三区域保留厚度均一性的取值范围为25％～55％；
利用所述图案化的光刻胶层掩膜，对所述源漏电极层进行图形化处理，在所述第一区域覆盖的部分形成所述主动开关的源极，在所述第二区域覆盖的部分形成所述主动开关的漏极，对所述半导体层进行图形化处理，在所述第三区域覆盖的部分形成所述主动开关的沟道区；
其中，所述对所述源漏电极层进行图形化处理包括两次湿法刻蚀；所述对所述半导体层进行图形化处理包括两次干法刻蚀；所述湿法刻蚀和所述干法刻蚀交替进行；其中，还包括执行至少一次光刻胶灰化步骤；
所述光刻胶灰化步骤中，横向刻蚀速率与纵向刻蚀速率的比值的取值范围为1:0.9～1:1.5，刻蚀气体包括六氟化硫和氧气；
所述横向刻蚀速率与纵向刻蚀速率的比值为1:1.5时，六氟化硫与氧气的流量比的取值范围为0.02～0.1。
CN201810196074.5A 2018-03-09 2018-03-09 一种阵列基板的制造方法和阵列基板 Active CN108447821B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810196074.5A CN108447821B (zh) 2018-03-09 2018-03-09 一种阵列基板的制造方法和阵列基板
PCT/CN2018/113606 WO2019169885A1 (zh) 2018-03-09 2018-11-02 一种阵列基板的制造方法和阵列基板
US16/253,440 US20190280016A1 (en) 2018-03-09 2019-01-22 Manufacturing method of array substrate and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810196074.5A CN108447821B (zh) 2018-03-09 2018-03-09 一种阵列基板的制造方法和阵列基板

Publications (2)

Publication Number Publication Date
CN108447821A CN108447821A (zh) 2018-08-24
CN108447821B true CN108447821B (zh) 2021-08-31

Family

ID=63194389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810196074.5A Active CN108447821B (zh) 2018-03-09 2018-03-09 一种阵列基板的制造方法和阵列基板

Country Status (2)

Country Link
CN (1) CN108447821B (zh)
WO (1) WO2019169885A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447821B (zh) * 2018-03-09 2021-08-31 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN109411485A (zh) * 2018-10-24 2019-03-01 惠科股份有限公司 阵列基板的制作方法、阵列基板及显示装置
US10727256B2 (en) 2018-10-24 2020-07-28 HKC Corporation Limited Method for fabricating array substrate, array substrate and display
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
CN109659276B (zh) * 2018-12-17 2021-01-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109786335B (zh) * 2018-12-25 2021-07-06 惠科股份有限公司 阵列基板结构的制备方法、阵列基板及显示面板
CN110335871B (zh) * 2019-06-11 2021-11-30 惠科股份有限公司 阵列基板的制备方法、阵列基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100523969C (zh) * 2006-09-22 2009-08-05 北京京东方光电科技有限公司 一种彩膜在薄膜晶体管之上的液晶显示器件及其制造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102148259B (zh) * 2010-10-12 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
CN108447821B (zh) * 2018-03-09 2021-08-31 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237305A (zh) * 2010-05-06 2011-11-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN106505033A (zh) * 2016-11-16 2017-03-15 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2019169885A1 (zh) 2019-09-12
CN108447821A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
CN108417583B (zh) 一种阵列基板的制造方法和阵列基板
CN108447821B (zh) 一种阵列基板的制造方法和阵列基板
US11139364B2 (en) Display panel and method of producing same
US8035103B2 (en) Circuit board, electronic device, and method for producing circuit board
US6740884B2 (en) Imaging array and methods for fabricating same
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
US20220262834A1 (en) Light detection substrate, manufacturing method thereof and light detection apparatus
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN112366222B (zh) 显示面板及其制作方法、显示装置
US11018165B2 (en) Manufacturing method of array substrate and array substrate
EP3252802B1 (en) Thin film transistor manufacturing method and array substrate manufacturing method
US20230131513A1 (en) Transistor device, manufacturing method thereof, display substrate and display device
CN108538855B (zh) 一种阵列基板的制作方法
US20190280016A1 (en) Manufacturing method of array substrate and array substrate
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
US20210175309A1 (en) Active device substrate and manufacturing method thereof
CN111129033B (zh) 阵列基板及其制备方法
CN114388625A (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
US20210233942A1 (en) Array substrate, manufacturing method and display thereof
US11307468B2 (en) Array substrate and manufacturing method thereof
US11374038B2 (en) Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof
CN113820894B (zh) 阵列基板、掩膜板、有源结构制备方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant