CN114388625A - 一种薄膜晶体管及其制作方法、驱动基板和电子设备 - Google Patents

一种薄膜晶体管及其制作方法、驱动基板和电子设备 Download PDF

Info

Publication number
CN114388625A
CN114388625A CN202011120951.4A CN202011120951A CN114388625A CN 114388625 A CN114388625 A CN 114388625A CN 202011120951 A CN202011120951 A CN 202011120951A CN 114388625 A CN114388625 A CN 114388625A
Authority
CN
China
Prior art keywords
electrode
layer
thin film
film transistor
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011120951.4A
Other languages
English (en)
Inventor
安亚斌
张帅
贺海明
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011120951.4A priority Critical patent/CN114388625A/zh
Priority to PCT/CN2021/121233 priority patent/WO2022083429A1/zh
Publication of CN114388625A publication Critical patent/CN114388625A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例提供一种薄膜晶体管及其制作方法、驱动基板和电子设备。薄膜晶体管包括：源极接触电极和漏极接触电极，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物；半导体有源层连接源极接触电极和漏极接触电极，半导体有源层包括沟道区；阻挡层至少覆盖沟道区；栅极绝缘层位于阻挡层远离有源层的一侧，且覆盖阻挡层；栅极位于栅极绝缘层远离阻挡层的一侧，且栅极在半导体有源层的投影与沟道区交叠；层间介质层位于栅极的远离栅极绝缘层的一侧；源极和漏极位于层间介质层远离栅极的一侧，源极通过第一过孔与源极接触电极连接，漏极通过第二过孔与漏极接触电极连接。本申请能够降低薄膜晶体管受光照后产生电性劣化的风险。

Description

一种薄膜晶体管及其制作方法、驱动基板和电子设备
技术领域
本发明属于半导体器件技术领域，更具体的涉及一种薄膜晶体管及其制作方法、驱动基板和电子设备。
背景技术
目前显示技术领域，薄膜晶体管为驱动显示的驱动基板中主要的电子器件。其中，薄膜晶体管的技术主要包括低温多晶硅、金属氧化物、单晶硅等半导体工艺。其中，包含低温多晶硅的薄膜晶体管的电子迁移率优于其他两种，包含金属氧化物的晶体管的关态漏流小于其他两种。包含低温多晶硅的薄膜晶体管和包含金属氧化物的薄膜晶体管成为目前驱动基板中主要采用的两种晶体管。在实际应用中，驱动基板中的薄膜晶体管可能会受到光照，而导致晶体管的电性发生劣化，进而影响驱动基板的工作。
发明内容
有鉴于此，本申请提供一种薄膜晶体管及其制作方法、驱动基板和电子设备，以解决薄膜晶体管受光照后电性发生劣化的技术问题。
第一方面，本申请实施例提供一种薄膜晶体管，包括：源极接触电极和漏极接触电极，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物；半导体有源层，半导体有源层连接源极接触电极和漏极接触电极，半导体有源层包括沟道区；阻挡层，阻挡层至少覆盖沟道区；栅极绝缘层，位于阻挡层远离有源层的一侧，且覆盖阻挡层；栅极，位于栅极绝缘层远离阻挡层的一侧，且栅极在半导体有源层的投影与沟道区交叠；层间介质层，位于栅极的远离栅极绝缘层的一侧；源极和漏极，位于层间介质层远离栅极的一侧，源极通过第一过孔与源极接触电极连接，漏极通过第二过孔与漏极接触电极连接。
本申请实施例提供薄膜晶体管在半导体有源层和栅极绝缘层之间设置阻挡层，能够避免薄膜晶体管受光照后电性发生劣化。源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，制作第一过孔和第二过孔时的刻蚀打孔工艺对源极接触电极和漏极接触电极的损伤较小或者基本没有损伤，从而能够保证源极与源极接触电极的接触电阻较小、以及漏极与漏极接触电极的接触电阻较小，提升源漏极与接触电极的连接导电率，保证薄膜晶体管性能稳定。另外，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，第一金属氧化物具有较大的功函数，则源极接触区和漏极接触区受光照之后不会产生光电子，能够避免产生光生漏电流，从而进一步确保薄膜晶体管性能稳定性。
具体的，阻挡层的制作材料包括第二金属氧化物。典型的，第二金属氧化物包括氧化铝。阻挡层具有较大的功函数，不会被光激发产生电子，则能够阻挡半导体有源层受光照产生的空穴或者缺陷离子的传递。
具体的，阻挡层采用原子层沉积工艺制作。原子层沉积工艺能够将阻挡层的厚度制作的较薄，则在后续制作绝缘层的第一过孔和第二过孔时，刻蚀工艺能够将过孔位置处的阻挡层刻蚀掉，以满足源极与源极接触电极接触性能、以及漏极与漏极接触电极的接触性能。
具体的，阻挡层的厚度为d，其中，
Figure BDA0002731994690000011
原子层沉积工艺的每层单原子膜沉积的工时较长，阻挡层的厚度较小也能够减小阻挡层工艺制程的用时。
具体的，阻挡层包括镂空区，栅极绝缘层填充镂空区。
具体的，第一金属氧化物包括氧化铟锡或者氧化铟锌。氧化铟锡的功函数大约为3.8eV。氧化铟锡或者氧化铟锌均具有良好的导电性能和较大的功函数，采用氧化铟锡或者氧化铟锌制作源漏极接触电极，则薄膜晶体管制作中对绝缘层进行刻蚀形成过孔的工艺对源漏极接触电极的损伤均较小，能够降低源极与源极接触电极的接触电阻以及漏极与漏极接触电极的接触电阻。同时，能够防止源极接触区和漏极接触区受光照之后产生光电子，从而避免产生光生漏电流。
进一步的，第一金属氧化物的功函数大于3.1eV，阻挡层的功函数大于3.1eV。
具体的，第一过孔贯穿栅极绝缘层、层间介质层和阻挡层，并暴露源极接触电极；第二过孔贯穿栅极绝缘层、层间介质层和阻挡层，并暴露漏极接触电极。
第二方面，本申请实施例还提供一种薄膜晶体管的制作方法，制作方法包括：制作源极接触电极和漏极接触电极，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物；制作半导体有源层，半导体有源层连接源极接触电极和漏极接触电极，半导体有源层包括沟道区；在半导体有源层之上制作阻挡层；在阻挡层之上制作栅极绝缘层；在栅极绝缘层之上制作栅极，半导体有源层包括沟道区，栅极在半导体有源层的投影与沟道区交叠；在栅极之上制作层间介质层；对栅极绝缘层、层间介质层和阻挡层进行刻蚀形成第一过孔和第二过孔，第一过孔暴露源极接触电极，第二过孔暴露漏极接触电极；在层间介质层之上制作源极和漏极，源极通过第一过孔与源极接触电极连接，漏极通过第二过孔与漏极接触电极连接。
具体的，在有源层之上制作阻挡层，包括：采用原子层沉积工艺在有源层之上制作阻挡层。原子层沉积工艺能够将阻挡层的厚度制作的较薄，则在后续制作绝缘层的第一过孔和第二过孔时，刻蚀工艺能够将过孔位置处的阻挡层刻蚀掉，以满足源极与源极接触电极接触性能、以及漏极与漏极接触电极的接触性能。采用原子层沉积工艺制作阻挡层后不需要再对阻挡层做额外的处理工艺，工艺相对简单。
第三方面，本申请实施例还提供一种驱动基板，包括本申请任意实施例提供的薄膜晶体管。
第四方面，本申请实施例还提供一种电子设备，包括本申请实施例提供的驱动基板。
本申请提供的薄膜晶体管及其制作方法、驱动基板和电子设备，具有如下有益效果：
在半导体有源层和栅极绝缘层之间设置阻挡层，阻挡层能够阻挡薄膜晶体管接收到光照后半导体有源层产生的光生载流子以及光生缺陷离子向栅极绝缘层的方向移动并复合，从而避免薄膜晶体管受光照后电性发生劣化。而且设置源极通过第一过孔连接源极接触电极，源极通过源极接触电极与半导体有源层连接，漏极通过第二过孔连接漏极接触电极，漏极通过漏极接触电极与半导体有源层连接。源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，制作第一过孔和第二过孔时的刻蚀打孔工艺对源极接触电极和漏极接触电极的损伤较小或者基本没有损伤，从而能够保证源极与源极接触电极的接触电阻较小、以及漏极与漏极接触电极的接触电阻较小，提升源漏极与接触电极的连接导电率，保证薄膜晶体管性能稳定。另外，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，第一金属氧化物具有较大的功函数，则源极接触区和漏极接触区受光照之后不会产生光电子，能够避免产生光生漏电流，从而进一步确保薄膜晶体管性能稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中薄膜晶体管的结构示意图；
图2为本申请实施例提供的薄膜晶体管的结构示意图；
图3为本发明实施例提供的薄膜晶体管的另一种可选实施方式示意图；
图4为本发明实施例提供的薄膜晶体管的一种俯视示意图；
图5为本发明实施例提供的薄膜晶体管的另一种俯视示意图；
图6为本申请实施例提供的薄膜晶体管的一种应用示意图；
图7为本申请实施例提供的薄膜晶体管的制作方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
有机自发光显示技术由于其自发光、低功耗、高亮度、薄型化等优点，成为目前主流显示技术。在应用中，环境光能够穿透有机发光显示面板的部分膜层照射到驱动基板中的薄膜晶体管上，或者光线穿透显示面板后在电子设备的背面机构(比如背壳)上发生反射后照射到驱动基板中的薄膜晶体管上，在透明显示装置应用时也会有环境光照射到薄膜晶体管上。而薄膜晶体管的有源层的制作材料对光具有一定的敏感性，在薄膜晶体管接收到光照之后，会由于吸光而导致电性劣化，进而影响驱动基板中电路的正常工作，影响产品性能稳定性。
图1为相关技术中薄膜晶体管的结构示意图，如图1所示，在常规的薄膜晶体管000的结构中，在半导体有源层20包括源极接触区21、漏极接触区22和沟道区23，栅极30与沟道区23交叠。源极41通过栅极绝缘层60和层间介质层70的过孔(未标示)与源极接触区21连接，漏极42通过栅极绝缘层60和层间介质层70的过孔(未标示)与漏极接触区22连接。当薄膜晶体管000受光照后，半导体有源层20由于光照释放光电子，同时还会产生空穴或者缺陷离子，空穴或者缺陷离子会向半导体有源层20与栅极绝缘层60的界面扩散，然后被界面的缺陷捕获后产生不可逆的电性损伤。
基于此，本申请实施例提供一种薄膜晶体管，通过对薄膜晶体管的结构进行改进以解决薄膜晶体管受光照后电性发生劣化的技术问题。
图2为本申请实施例提供的薄膜晶体管的结构示意图，如图2所示，薄膜晶体管00包括：源极接触电极11、漏极接触电极12、半导体有源层20、栅极30、源极41和漏极42，其中，半导体有源层20连接源极接触电极11和漏极接触电极12，半导体有源层20的制作材料包括低温多晶硅半导体或者金属氧化物半导体，其中，金属氧化物半导体典型的为氧化铟镓锌(indium gallium zinc oxide，IGZO)。半导体有源层20包括沟道区(图中未标示)，在薄膜晶体管器件中，半导体有源层20中与栅极30交叠的区域为沟道区。源极41通过源极接触电极11与半导体有源层20连接，漏极42通过漏极接触电极12与半导体有源层20连接。图中还示出了衬底01，薄膜晶体管00形成在衬底01之上。应用在驱动基板结构中，衬底01可以为刚性衬底或者柔性衬底。
在本申请实施例提供的薄膜晶体管00中，源极接触电极11和漏极接触电极12的制作材料包括第一金属氧化物；其中，第一金属氧化物具有导电性能。第一金属氧化物的导电性能大于半导体有源层的导电性能。
薄膜晶体管00还包括阻挡层50和栅极绝缘层60，阻挡层50制作在半导体有源层20之上，且至少覆盖沟道区。栅极绝缘层60位于阻挡层50远离半导体有源层的一侧，且覆盖阻挡层50。具体的，栅极绝缘层60的制作材料包括氧化硅。
阻挡层50用于阻挡薄膜晶体管00接收到光照后半导体有源层20产生的光生载流子以及光生缺陷离子向栅极绝缘层60的方向移动并复合，对薄膜晶体管造成不可逆的损伤。其中，光生载流子一般为电子，光生缺陷主要为空穴、O-离子、H离子等。
具体的，在一种实施例中，本申请实施例提供的薄膜晶体管中半导体有源层的制作材料包括低温多晶硅材料，则薄膜晶体管的半导体有源层在受到光照时会产生自由电子和H离子。在应用中当对栅极施加电压信号之后，向栅极绝缘层方向移动的H离子会被阻挡层阻挡，H离子不会与栅极绝缘层界面复合。当栅极的电压信号重置以后，H离子又会与自由电子进行结合，使得半导体有源层恢复到初始状态，从而防止薄膜晶体管的沟道性能发生变化。
具体的，在另一种实施例中，本申请实施例提供的薄膜晶体管中半导体有源层的制作材料包括氧化物半导体材料，则半导体有源层在受到光照时会产生自由电子和空穴。在应用中当对栅极施加电压信号之后，向栅极绝缘层的方向迁移的空穴会被阻挡层阻挡，从而避免空穴在界面处与O负离子中和。当栅极的电压信号重置以后，空穴又会与自由电子进行结合，使得半导体有源层恢复到初始状态，从而防止薄膜晶体管的沟道性能发生变化。
如图2所示，栅极30位于栅极绝缘层60远离阻挡层50的一侧，且栅极30在半导体有源层20的投影与沟道区交叠。层间介质层70位于栅极30的远离栅极绝缘层60的一侧；源极41和漏极42位于层间介质层70远离栅极30的一侧。具体的，层间介质层70的制作材料包括氧化硅和氮化硅。如图中示意的，第一过孔81贯穿栅极绝缘层60、层间介质层70和阻挡层50，并暴露源极接触电极11；第二过孔82贯穿栅极绝缘层60、层间介质层70和阻挡层50，并暴露漏极接触电极12。源极41通过第一过孔81与源极接触电极11连接，漏极42通过第二过孔82与漏极接触电极12连接。可选的，本申请实施例提供的薄膜晶体管在制作过程中，可以在栅极绝缘层和层间介质层的打孔工艺中一同将阻挡层刻蚀掉以形成第一过孔和第二过孔，对于薄膜晶体管的具体的制作方法，将在下述关于制作方法的实施例中进行说明。本申请实施例提供的薄膜晶体管结构中，在半导体有源层和栅极绝缘层之间设置阻挡层，阻挡层能够阻挡薄膜晶体管接收到光照后半导体有源层产生的光生载流子以及光生缺陷离子向栅极绝缘层的方向移动并复合，从而避免薄膜晶体管受光照后电性发生劣化。具体的，阻挡层的制作材料具有较大的功函数，从而保证阻挡层不易受光照激发产生光电子，进而能够阻挡半导体有源层受光照产生的空穴或者缺陷离子的迁移。
另外，在相关技术中，源漏极分别通过过孔与半导体有源层接触连接，则贯穿栅极绝缘层和层间绝缘层的过孔暴露半导体有源层。在薄膜晶体管制作工艺中，在对半导体有源层之上的栅极绝缘层和层间绝缘层进行刻蚀打孔时，打孔工艺会对半导体有源层造成损伤，导致源漏极与半导体有源层的接触电阻变大。而本申请中源极通过第一过孔连接源极接触电极，源极通过源极接触电极与半导体有源层连接，漏极通过第二过孔连接漏极接触电极，漏极通过漏极接触电极与半导体有源层连接。源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，制作第一过孔和第二过孔时的刻蚀打孔工艺对源极接触电极和漏极接触电极的损伤较小或者基本没有损伤，从而能够保证源极与源极接触电极的接触电阻较小、以及漏极与漏极接触电极的接触电阻较小，提升源漏极与接触电极的连接导电率，保证薄膜晶体管性能稳定。
而且，在相关技术中，半导体有源层包括源极接触区和漏极接触区，源极接触区和漏极接触区均对光具有一定的敏感性。在应用中源极和漏极之间存在压差，则源极接触区和漏极接触区受光照后，在源极和漏极之间会产生光电流，而影响薄膜晶体管的性能，比如在薄膜晶体管作为开关管使用时，会导致薄膜晶体管提前开启，或者会导致关态漏流过大而影响电路中的节点电位等。本申请中，源极接触电极和漏极接触电极的制作材料包括第一金属氧化物，第一金属氧化物具有较大的功函数，则源极接触区和漏极接触区受光照之后不会产生光电子，能够避免产生光生漏电流，从而进一步确保薄膜晶体管性能稳定性。
具体的，第一金属氧化物的功函数大于3.1eV。在应用中，能够照射到薄膜晶体管上的光为环境光，或者显示面板中发光器件自身发生的光经发射后照射到薄膜晶体管上。也就是说照射到薄膜晶体管上的光为可见光。可见光的波长范围为400nm～700nm。
根据电子能量公式，E＝h*f，以及频率的公式，f＝c/(k*λ)。其中，E为能量、单位为eV；h为普朗克常数、6.63*10-34J˙s；f为频率、单位为Hz。c为光速、3*1017nm/s；k为常数、1.6*10-19J/eV；λ为波长、单位为nm。可得到，E＝1240/λ。则薄膜晶体管中半导体有源层吸收可见光后产生的光电子的能量范围为1.78～3.1eV。本申请实施例中设置第一金属氧化物的功函数大于3.1eV，能够确保源极接触区和漏极接触区受光照之后不会受激发产生光电子。具体的，第一金属氧化物包括氧化铟锡或者氧化铟锌。其中，氧化铟锡的功函数大约为3.8eV。氧化铟锡或者氧化铟锌均具有良好的导电性能和较大的功函数，采用氧化铟锡或者氧化铟锌制作源漏极接触电极，则薄膜晶体管制作中对绝缘层进行刻蚀形成过孔的工艺对源漏极接触电极的损伤均较小，能够降低源极与源极接触电极的接触电阻以及漏极与漏极接触电极的接触电阻。同时，能够防止源极接触区和漏极接触区受光照之后产生光电子，从而避免产生光生漏电流。
具体的，本申请实施例中阻挡层的制作材料包括第二金属氧化物，第二金属氧化物的功函数大于3.1eV。第二金属氧化物为高介电常数的绝缘材料，第二金属氧化物基本不导电。典型性的，第二金属氧化物可以包括氧化铝，氧化铝的功函数大约为8.4eV，氧化铝不会被光激发产生电子，能够阻挡半导体有源层受光照产生的空穴或者缺陷离子的传递。
具体的，本申请实施中阻挡层50采用原子层沉积工艺制作。可选的，采用原子层沉积工艺制作氧化铝作为阻挡层。在制作时，在半导体有源层20的工艺之后采用原子层沉积工艺制作整面的阻挡层50，也就是说在源极接触电极11和漏极接触电极12对应的上方也会形成阻挡层50。而由于原子层沉积工艺能够将阻挡层50的厚度制作的较薄，则在后续制作绝缘层(栅极绝缘层和层间绝缘层)的第一过孔和第二过孔时，刻蚀工艺能够将过孔位置处的阻挡层刻蚀掉，以满足源极与源极接触电极接触性能、以及漏极与漏极接触电极的接触性能。
可选的，阻挡层50的厚度为d，其中，
Figure BDA0002731994690000051
采用原子层沉积工艺制作阻挡层，阻挡层的厚度大约为1～10个原子的厚度。另外，原子层沉积工艺的每层单原子膜沉积的工时较长，阻挡层的厚度较小也能够减小阻挡层工艺制程的用时。
图3为本发明实施例提供的薄膜晶体管的另一种可选实施方式示意图。如图3所示，薄膜晶体管的阻挡层50包括镂空区51，栅极绝缘层60填充镂空区51。具体的，阻挡层50采用原子层沉积工艺制作，在制作时将阻挡层的制作材料以单原子膜的形式一层一层形成在半导体有源层50之上，以形成厚度较薄的阻挡层50。由于阻挡层的制作材料的沉积厚度较薄，则制作的阻挡层具有多个镂空区。在阻挡层50之上制作栅极绝缘层60时，镂空区51被栅极绝缘层60填充。该实施方式中，阻挡层50具有一定厚度，能够阻挡半导体有源层受光照产生的光生载流子、空穴或者缺陷离子向栅极绝缘层的迁移，避免空穴或者缺陷离子在栅极绝缘层的界面发生复合。则主要是在半导体有源层上方的阻挡层起到作用，而接触电极(源极接触电极和漏极接触电极)对应上方的阻挡层可能会对源漏极与接触电极的接触连接造成影响，而本申请中由于阻挡层的厚度较薄，在制作源漏极与接触电极连接的过孔时，刻蚀打孔工艺容易将厚度较薄的阻挡层刻蚀掉，以保证源漏极与接触电极之间的接触连接，降低源漏极与接触电极之间的接触电阻。在薄膜晶体管制作时采用原子层沉积工艺制作厚度较薄的阻挡层，无需增加阻挡层的图案化工艺，工艺简单。
具体的，在一种实施例中，图4为本发明实施例提供的薄膜晶体管的一种俯视示意图。图中示意由薄膜晶体管的栅极一侧看向薄膜晶体管的半导体有源层。如图4所示，阻挡层50包括多个阻挡部52，多个阻挡部52分散设置，阻挡层50为岛状，在相邻的阻挡部52之间的区域即为镂空区51。在采用原子层沉积工艺制作阻挡层时，将阻挡层的制作材料以单原子膜的形式一层一层形成在半导体有源层之上，沉积的单原子膜的数量较少时，单原子仅局部聚集，形成的阻挡层中会存在空隙(也即镂空区)，而并不能形成整面密实的膜层；随着沉积的单原子膜的数量的增加，后续沉积的原子膜会逐渐覆盖住之前膜层中的空隙；当沉积的单原子膜的数量足够多时，最终能够形成整面密实的膜层。图4实施例提供的薄膜晶体管结构中，为沉积数量较少的单原子膜得到的阻挡层，该实施方式中阻挡层能够阻挡半导体有源层受光照产生的空穴或者缺陷离子的向栅极绝缘层的迁移，避免空穴或者缺陷离子在栅极绝缘层的界面发生复合，同时阻挡层的厚度较薄，容易在绝缘层打开工艺中被刻蚀掉，采用原子层沉积工艺制作阻挡层后不需要再对阻挡层做额外的处理工艺。
需要说明的是图4中的岛状阻挡部52仅以圆形进行示意，仅为了说明本申请实施例中阻挡层的形貌。本申请对于岛状阻挡部的具体形状不做任何限定。
进一步的，图5为本发明实施例提供的薄膜晶体管的另一种俯视示意图。如图5所示，阻挡层50包括多个镂空区51，阻挡层50类似筛孔状。该实施例与图4实施例相比，在原子层沉积工艺中沉积的单原子膜的数量稍多，但是阻挡层仍然没有形成整面密实的膜层，说明阻挡层50的厚度仍然较薄，阻挡层50能够阻挡半导体有源层受光照产生的空穴或者缺陷离子向栅极绝缘层的迁移，同时容易在绝缘层打开工艺中被刻蚀掉。可选的，该实施方式中，镂空区51的长度大于1.5μm。
另外，需要说明的是图5中的镂空区51仅以圆形进行示意，仅为了说明本申请实施例中阻挡层的形貌。本申请对于镂空区的具体形状不做任何限定。
图6为本申请实施例提供的薄膜晶体管的一种应用示意图，如图6所示，示意出了一种显示面板的结构，显示面板包括驱动基板1、位于驱动基板1之上的显示层2，其中驱动基板1包括本申请实施例提供的薄膜晶体管00，显示层2包括发光器件3，发光器件3包括阳极a、发光层b和阴极c，可选的，发光层b包括有机发光材料。薄膜晶体管00的漏极42通过过孔与发光器件3的阳极a连接。图6实施例中示意薄膜晶体管00为像素电路中的晶体管。
在另一种实施例中，驱动基板中还包括驱动电路，驱动电路包括多个薄膜晶体管，驱动电路中的薄膜晶体管可以采用本申请实施例提供的薄膜晶体管的结构。
本申请实施例还提供一种薄膜晶体管的制作方法，图7为本申请实施例提供的薄膜晶体管的制作方法流程图，如图7所示，制作方法包括：
步骤S101：制作源极接触电极11和漏极接触电极12，源极接触电极11和漏极接触电极12的制作材料包括第一金属氧化物；具体的，在衬底01上制作源极接触电极和漏极接触电极。
步骤S102：制作半导体有源层20，半导体有源层20连接源极接触电极11和漏极接触电极12，半导体有源层20包括沟道区(图中未标示)；
步骤S103：在半导体有源层20之上制作阻挡层50。
步骤S104：在阻挡层50之上制作栅极绝缘层60；
步骤S105：在栅极绝缘层60之上制作栅极30，栅极30在半导体有源层20的投影与沟道区交叠；
步骤S106：在栅极30之上制作层间介质层70；
步骤S107：对栅极绝缘层60、层间介质层70和阻挡层50进行刻蚀形成第一过孔81和第二过孔82，第一过孔81暴露源极接触电极11，第二过孔2暴露漏极接触电极12；
步骤S108：在层间介质层70之上制作源极41和漏极42，源极41通过第一过孔81与源极接触电极11连接，漏极42通过第二过孔82与漏极接触电极42连接。
具体的，采用原子层沉积工艺在半导体有源层20之上制作阻挡层50。原子层沉积工艺能够将阻挡层50的厚度制作的较薄，则在后续制作绝缘层(栅极绝缘层和层间绝缘层)的第一过孔和第二过孔时，刻蚀工艺能够将过孔位置处的阻挡层刻蚀掉，以满足源极与源极接触电极接触性能、以及漏极与漏极接触电极的接触性能。采用原子层沉积工艺制作阻挡层后不需要再对阻挡层做额外的处理工艺，工艺相对简单。
本申请实施例还提供一种驱动基板，包括本申请任意实施例提供的薄膜晶体管。
本申请实施例还提供电子设备，包括本申请实施例提供的驱动基板。电子设备可以是例如手机、平板计算机、笔记本电脑、电纸书、电视机、智能穿戴产品、透明显示产品等任何具有显示功能的设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括：
源极接触电极和漏极接触电极，所述源极接触电极和所述漏极接触电极的制作材料包括第一金属氧化物；
半导体有源层，所述半导体有源层连接所述源极接触电极和所述漏极接触电极，所述半导体有源层包括沟道区；
阻挡层，所述阻挡层至少覆盖所述沟道区；
栅极绝缘层，位于所述阻挡层远离所述有源层的一侧，且覆盖所述阻挡层；
栅极，位于所述栅极绝缘层远离所述阻挡层的一侧，且所述栅极在所述半导体有源层的投影与所述沟道区交叠；
层间介质层，位于所述栅极的远离所述栅极绝缘层的一侧；
源极和漏极，位于所述层间介质层远离所述栅极的一侧，所述源极通过第一过孔与所述源极接触电极连接，所述漏极通过第二过孔与所述漏极接触电极连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述阻挡层的制作材料包括第二金属氧化物。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述第二金属氧化物包括氧化铝。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述阻挡层采用原子层沉积工艺制作。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述阻挡层的厚度为d，其中，
Figure FDA0002731994680000011
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述阻挡层包括镂空区，所述栅极绝缘层填充所述镂空区。
7.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一金属氧化物包括氧化铟锡或者氧化铟锌。
8.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一金属氧化物的功函数大于3.1eV，所述阻挡层的功函数大于3.1eV。
9.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一过孔贯穿所述栅极绝缘层、所述层间介质层和所述阻挡层，并暴露所述源极接触电极；
所述第二过孔贯穿所述栅极绝缘层、所述层间介质层和所述阻挡层，并暴露所述漏极接触电极。
10.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
制作源极接触电极和漏极接触电极，所述源极接触电极和所述漏极接触电极的制作材料包括第一金属氧化物；
制作半导体有源层，所述半导体有源层连接所述源极接触电极和所述漏极接触电极，所述半导体有源层包括沟道区；
在所述半导体有源层之上制作阻挡层；
在所述阻挡层之上制作栅极绝缘层；
在所述栅极绝缘层之上制作栅极，所述半导体有源层包括沟道区，所述栅极在所述半导体有源层的投影与所述沟道区交叠；
在所述栅极之上制作层间介质层；
对所述栅极绝缘层、所述层间介质层和所述阻挡层进行刻蚀形成第一过孔和第二过孔，所述第一过孔暴露所述源极接触电极，所述第二过孔暴露所述漏极接触电极；
在所述层间介质层之上制作源极和漏极，所述源极通过第一过孔与所述源极接触电极连接，所述漏极通过第二过孔与所述漏极接触电极连接。
11.根据权利要求10所述的制作方法，其特征在于，在所述有源层之上制作阻挡层，包括：采用原子层沉积工艺在所述有源层之上制作阻挡层。
12.一种驱动基板，其特征在于，包括权利要求1至9任一项所述的薄膜晶体管。
13.一种电子设备，其特征在于，包括权利要求12所述的驱动基板。
CN202011120951.4A 2020-10-19 2020-10-19 一种薄膜晶体管及其制作方法、驱动基板和电子设备 Pending CN114388625A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011120951.4A CN114388625A (zh) 2020-10-19 2020-10-19 一种薄膜晶体管及其制作方法、驱动基板和电子设备
PCT/CN2021/121233 WO2022083429A1 (zh) 2020-10-19 2021-09-28 一种薄膜晶体管及其制作方法、驱动基板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011120951.4A CN114388625A (zh) 2020-10-19 2020-10-19 一种薄膜晶体管及其制作方法、驱动基板和电子设备

Publications (1)

Publication Number Publication Date
CN114388625A true CN114388625A (zh) 2022-04-22

Family

ID=81193708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011120951.4A Pending CN114388625A (zh) 2020-10-19 2020-10-19 一种薄膜晶体管及其制作方法、驱动基板和电子设备

Country Status (2)

Country Link
CN (1) CN114388625A (zh)
WO (1) WO2022083429A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377202A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295558A (zh) * 2022-08-05 2022-11-04 深圳市华星光电半导体显示技术有限公司 驱动基板和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN110071176B (zh) * 2019-04-08 2021-11-02 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377202A (zh) * 2022-10-25 2022-11-22 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2022083429A1 (zh) 2022-04-28

Similar Documents

Publication Publication Date Title
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
JP6959337B2 (ja) 表示パネル及びその製造方法
CN107527940B (zh) 背板及其制造方法
CN108417583B (zh) 一种阵列基板的制造方法和阵列基板
US10186562B2 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN109119440B (zh) Oled背板及其制作方法
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
CN108447821B (zh) 一种阵列基板的制造方法和阵列基板
CN109244107B (zh) Oled背板及其制作方法
CN108110060A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2022083429A1 (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN110729337A (zh) 显示基板及其制作方法、电子装置
CN210723028U (zh) 显示面板、显示装置
CN113809182A (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
US20210234011A1 (en) Thin film transistor, manufacturing method of thin film transistor and display device
CN210379053U (zh) 显示基板及电子装置
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN109801952B (zh) 显示面板及其制作方法
CN111162112A (zh) 一种双面oled显示结构及制作方法
CN113745249B (zh) 显示面板及其制备方法、移动终端
CN215771156U (zh) 显示面板及显示装置
CN211265481U (zh) 一种双面oled显示结构
CN111739910A (zh) 一种阵列基板及其制备方法、显示装置
CN114203732B (zh) Ltpo基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination