CN107195641B - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN107195641B
CN107195641B CN201710522389.XA CN201710522389A CN107195641B CN 107195641 B CN107195641 B CN 107195641B CN 201710522389 A CN201710522389 A CN 201710522389A CN 107195641 B CN107195641 B CN 107195641B
Authority
CN
China
Prior art keywords
layer
metal contact
contact layer
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710522389.XA
Other languages
English (en)
Other versions
CN107195641A (zh
Inventor
晏国文
费强
徐伟齐
董正逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201710522389.XA priority Critical patent/CN107195641B/zh
Priority to US15/708,829 priority patent/US10068996B2/en
Publication of CN107195641A publication Critical patent/CN107195641A/zh
Application granted granted Critical
Publication of CN107195641B publication Critical patent/CN107195641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制备方法、显示面板，其中，阵列基板包括衬底基板与多个薄膜晶体管，薄膜晶体管包括位于衬底基板上的有源层，位于有源层上的源极金属接触层、漏极金属接触层和阻挡层，源极金属接触层、漏极金属接触层和阻挡层为同一膜层不同区域；位于源极金属接触层上的源电极，位于漏极金属接触层上的漏电极，位于阻挡层一侧且与阻挡层绝缘的栅电极。采用上述技术方案，通过源极金属接触层和漏极金属接触层增加源区和漏区的载流子浓度值，降低源漏电极与有源层之间的接触电阻；通过阻挡层阻挡其他膜层中的氢原子对沟道区表面造成影响，避免沟道区载流子浓度上升，提升薄膜晶体管稳定性。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管是一种场效应晶体管，因其具备较高的电子迁移率、较小的亚阀值摆幅和较低的关态电流，可以作为平板显示器(例如液晶显示器)的关键器件，对显示器的性能具有十分重要的作用。
薄膜晶体管一般包括有源层、源极、栅极和漏极，有源层可以分为源区、漏区和沟道区，在薄膜晶体管中，源漏极与有源层之间的接触电阻和沟道区电阻是决定薄膜晶体管器件好坏的关键因素。在薄膜晶体管工作过程中，源漏极与有源层之间的接触电阻一般需要较小的电阻，要求载流子浓度较大；沟道区需要呈现半导体状态，一般需要较大的电阻，要求载流子浓度较低。
现有技术中，一般通过对有源层进行等离子体轰击来改善源漏极与有源层之间的接触电阻以及沟道区电阻，例如，用N2O和O2等离子对沟道区进行处理，可以增加沟道区电阻；用He和Ar等离子体处理源区和漏区，可以降低源漏极与有源层之间的接触电阻。但是，采用等离子体轰击有源层表面，会改变有源层的表面结构，导致载流子体迁移率降低；并且高浓度区域的载流子也会向低浓度区域扩散，使得沟道区的载流子浓度上升，改变器件的开关特性，甚至从半导体变为导体，彻底导通，导致薄膜晶体管器件性能不稳定。
发明内容
有鉴于此，本发明实施例提供一种阵列基板及其制备方法、显示面板，以解决现有技术中通过等离子体轰击有源层表面造成薄膜晶体管性能不稳定的技术问题。
第一方面，本发明实施例提供了一种阵列基板，包括衬底基板与多个薄膜晶体管，其特征在于，所述薄膜晶体管包括：
位于所述衬底基板上的有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区；
位于所述有源层上远离所述衬底基板一侧的源极金属接触层、漏极金属接触层和阻挡层，所述源极金属接触层、所述漏极金属接触层和所述阻挡层为同一膜层不同区域；所述源极金属接触层在所述有源层上的垂直投影与所述源区存在交叠区域，所述漏极金属接触层在所述有源层上的垂直投影与所述漏区存在交叠区域，所述阻挡层位于所述源极金属接触层和所述漏极金属接触层之间，且所述阻挡层在所述有源层的垂直投影与所述沟道区存在交叠区域；
位于所述源极金属接触层上远离所述有源层一侧的源电极，位于所述漏极金属接触层上远离所述有源层一侧的漏电极，位于所述阻挡层远离所述有源层一侧且与所述阻挡层绝缘的栅电极，其中，所述源电极通过所述源极金属接触层与所述有源层的源区连接，所述漏电极通过所述漏极金属接触层与所述有源层的漏区连接。
第二方面，本发明实施例还提供了一种阵列基板的制备方法，包括提供一衬底基板并在所述衬底基板上制备多个薄膜晶体管：
在所述衬底基板上制备多个薄膜晶体管，包括：
在所述衬底基板上制备有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区；
在所述有源层上远离所述衬底基板的一侧制备源极金属接触层、漏极金属接触层和阻挡层，所述源极金属接触层、所述漏极金属接触层和所述阻挡层同层制备；所述源极金属接触层在所述有源层上的垂直投影与所述源区存在交叠区域，所述漏极金属接触层在所述有源层上的垂直投影与所述漏区存在交叠区域，所述阻挡层位于所述源极金属接触层和所述漏极金属接触层之间，且所述阻挡层在所述有源层的垂直投影与所述沟道区存在交叠区域；
在所述源极金属接触层上远离所述有源层的一侧制备源电极，在所述漏极金属接触层上远离所述有源层的一侧制备漏电极，在所述阻挡层上远离所述有源层的一侧制备与所述阻挡层绝缘的栅电极，其中，所述源电极通过所述源极金属接触层与所述有源层的源区连接，所述漏电极通过所述漏极金属接触层与所述有源层的漏区连接。
第三方面，本发明实施例还提供的一种显示面板，包括第一方面所述的阵列基板。
本发明实施例提供的阵列基板及其制备方法、显示面板，阵列基板上设置有薄膜晶体管，薄膜晶体管包括有源层和位于有源层上的源极金属接触层、漏极金属接触层和阻挡层，源极金属接触层、漏极金属接触层和阻挡层为同一膜层不同区域，源极金属接触层在有源层上的垂直投影与源区存在交叠区域，漏极金属接触层在有源层上的垂直投影与漏区存在交叠区域，通过源极金属接触层和漏极金属接触层增加源区和漏区的载流子浓度值，降低源漏电极与有源层之间的接触电阻；阻挡层在有源层的垂直投影与沟道区存在交叠区域，阻挡层用于阻挡其他膜层中的氢原子对沟道区表面造成影响，避免沟道区载流子浓度上升，同时阻挡层还可以避免阵列基板制备过程中刻蚀液或者显影液对沟道区造成影响，提升薄膜晶体管稳定性，进而提升整个阵列基板的稳定性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的又一种阵列基板的结构示意图；
图3是本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图4是本发明实施例提供的一种衬底基板的结构示意图；
图5是本发明实施例提供的一种在衬底基板上制备形成有源层的结构示意图；
图6是本发明实施例提供的一种制备形成源极金属接触层、漏极金属接触层和阻挡层的结构示意图；
图7a为本发明实施例提供制备形成栅极绝缘层的结构示意图；
图7b为本发明实施例提供的制备形成栅电极的结构示意图；
图7c为本发明实施例提供的制备形成层间绝缘层的结构示意图；
图7d为本发明实施例提供的形成第一开口和第二开口的结构示意图；
图7e为本发明实施例提供的制备形成源电极和漏电极的结构示意图；
图8是本发明实施例提供的另一种阵列基板的制备方法的流程示意图；
图9是本发明实施例提供的一种制备形成金属接触层的结构示意图；
图10a是本发明实施例提供的一种涂布形成光刻胶的结构示意图；
图10b是本发明实施例提供的对光刻胶进行处理后的结构示意图；
图11为本发明实施例提供的消除与沟道区对应的光刻胶的结构示意图；
图12为本发明实施例提供的得到阻挡层的结构示意图；
图13为本发明实施例提供的剥离光刻胶得到源极金属接触层和漏极金属接触层的结构示意图；
图14是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是本发明实施例提供的一种阵列基板的结构示意图，图1所示的阵列基板仅以包括一个薄膜晶体管为例进行说明，如图1所示，本发明实施例提供的阵列基板可以包括衬底基板10和薄膜晶体管20；
薄膜晶体管20可以包括有源层201，有源层201可以包括源区2011、漏区2012以及位于源区2011和漏区2012之间的沟道区2013；
位于有源层201上远离衬底基板10一侧的源极金属接触层2021、漏极金属接触层2022和阻挡层2023，源极金属接触层2021、漏极金属接触层2022和阻挡层2023为同一膜层不同区域，源极金属接触层2021在有源层201上的垂直投影与源区2011存在交叠区域，漏极金属接触层2022在有源层201上的垂直投影与漏区2012存在交叠区域，阻挡层2023位于源极金属接触层2021和漏极金属接触层2022之间，且阻挡层2023在有源层201的垂直投影与沟道区2013存在交叠区域；
位于源极金属接触层2021上远离有源层201一侧的源电极2031，位于漏极金属接触层2022上远离有源层201一侧的漏电极2032，位于阻挡层2023远离有源层201一侧且与阻挡层2023绝缘的栅电极2033，其中，源电极2031通过源极金属接触层2021与有源层201的源区2011连接，漏电极2032通过漏极金属接触层2022与源层201的漏区2012连接。
如图1所示，在有源层201上形成有源极金属接触层2021、漏极金属接触层2022和阻挡层2023，源电极2031通过源极金属接触层2021与有源层201中的源区2011连接，漏电极2032通过漏极金属接触层2022与有源层201中的漏区2012连接，由于源极金属接触层2021和漏极金属接触层2022为金属材料，其载流子浓度大于源区2011和漏区2012中的载流子浓度，因此，通过源极金属接触层2021实现源电极2031与源区2011电连接，通过漏极金属接触层2022实现漏电极2032与漏区2012电连接，保证源区2011和漏区2012处具有较大的载流子浓度，减小源电极2031与源区2011、漏电极2032与漏区2012之间的接触电阻，提升薄膜晶体管20导通特性。可选的，阻挡层2023在有源层201的垂直投影与沟道区2013存在交叠区域，如此，阻挡层2023可以阻挡其他膜层中的氢原子对沟道区2023表面造成影响，避免沟道区2013表面载流子浓度上升，保证沟道区2013上的半导体特性；同时阻挡层2023还可以阻挡阵列基板制备过程中显影液或者刻蚀液对沟道区2013造成损伤，保证沟道区2013特性不发生变化，提升薄膜晶体管20稳定性。并且，源极金属接触层2021、漏极金属接触层2022和阻挡层2023为同一膜层中的不同区域，保证源极金属接触层2021、漏极金属接触层2022和阻挡层2023制备时制备工艺简单，同时还可以保证整个薄膜晶体管20具备较小的厚度，实现阵列基板的薄型化设计。
综上，本发明实施例提供的阵列基板，通过在有源层上方形成源极金属接触层、漏极金属接触层和阻挡层，通过源极金属接触层和漏极金属接触层增加源区和漏区的载流子浓度值，降低源漏电极与有源层之间的接触电阻；通过阻挡层阻挡其他膜层中的氢原子或者显影液、刻蚀液对沟道区表面造成影响，避免沟道区载流子浓度上升，保证沟道区的半导体特性，提升薄膜晶体管的稳定性；避免现有技术中通过使用等离子处理技术对有源层进行处理时，会改变有源层表面结构，造成载流子迁移率降低的问题；并且通过等离子处理技术对有源层表面进行处理时，还可能造成载流子由高浓度区域，例如源区和漏区，向低浓度区域，例如沟道区扩散，导致沟道区载流子浓度增加，半导体特性消失，沟道区也可能直接导通，改变薄膜晶体管的开关特性，破坏薄膜晶体管的稳定性。
可选的，继续参考图1，本发明实施例提供的薄膜晶体管20还可以包括栅极绝缘层204，栅极绝缘层204位于阻挡层2023与栅电极2033之间，用于保证栅电极2033与阻挡层2023绝缘设置。可选的，栅极绝缘层204的材料可以为氧化硅或者氮化硅。由于现有技术中氧化硅或者氮化硅一般通过对硅烷进行氧化处理或者氮化处理得到，因此，当栅极绝缘层204的材料为氧化硅或者氮化硅时，栅极绝缘层204中含有氢原子，阻挡层2023可以阻挡栅极绝缘层204中的氢原子对沟道区2013表面造成影响，保证沟道区2013的半导体特性。
可选的，继续参考图1，本发明实施例提供的薄膜晶体管20还可以包括层间绝缘层205，层间绝缘层205位于衬底基板10、源极金属接触层2021、栅电极2033和漏极金属接触层2022上，层间绝缘层205上形成有第一开口2061和第二开口2062，源电极2031通过第一开口2061与源极金属接触层2021电连接，漏电极2032通过第二开口2062与漏极金属接触层2022电连接。可选的，层间绝缘层205的材料可以为氧化硅或者氮化硅。
可选的，有源层201的材料可以为氧化物半导体材料，例如铟镓锌氧化物(indiumgallium zinc oxide，IGZO)。当有源层201的材料为IGZO时，由于IGZO对温度、气氛和其它层制备工艺条件很敏感，其中对氢原子尤为敏感，氢原子会从IGZO中捕获氧原子，使得IGZO界面的载流子浓度上升，尤其对于沟道区2013来说，氢原子从沟道区2013表面捕获氧原子，使得沟道区2013表面载流子浓度上升，破坏沟道区2013的半导体特性，进而改变薄膜晶体管20的导通特性，甚至使薄膜晶体管20从半导体变为导体，彻底导通。因此，本发明实施例中，在沟道区2013表面设置阻挡层2023，阻挡层2023在有源层201所在平面上的垂直投影与沟道区2013存在交叠区域，如此，阻挡层2023可以阻挡位于其上的其他膜层结构(例如栅极绝缘层204)中的氢原子对沟道区2013造成破坏，保证沟道区2013的半导体特性，进而保证薄膜晶体管20的开关特性以及稳定性，提升薄膜晶体管20的使用寿命。
可选的，阻挡层2023的材料可以为绝缘的金属氧化物或者金属氮化物，保证阻挡层2023不会对沟道区2013造成影响，保证薄膜晶体管20正常工作。
可选的，源极金属接触层2021和漏极金属接触层2022的材料可以包括钛、钼、铝和银中的至少一种，保证源极金属接触层2021和漏极金属接触层2022具备较大的载流子浓度，降低源电极2031与源区2011、漏电极2032与漏区2012之间的接触电阻。
可选的，源极金属接触层2021和漏极金属接触层2022的厚度可以为2nm-50nm，如此源极金属接触层2021和漏极金属接触层2022具备较小的厚度，保证薄膜晶体管20整体厚度较小，利于显示阵列基板的薄型化设计。
可选的，阻挡层2023的材料可以包括钛、钼、铝和银的氧化物或者氮化物中的至少一种，阻挡层2023用于阻挡其他膜层结构中的氢原子或者刻蚀液、显影液对沟道区2013表面造成影响，且阻挡层2023本身不会与沟道区2013发生反应，避免沟道区2013载流子浓度上升，保证薄膜晶体管20稳定性。
可选的，阻挡层2023的厚度可以为2nm-50nm，由于阻挡层2023与源极金属接触层2021和漏极金属接触层2022为同一膜层中的不同区域，因此阻挡层2023的厚度可以与源极金属接触层2021和漏极金属接触层2022的厚度相同。
图2是本发明实施例提供的又一种阵列基板的结构示意图，图2所示的阵列基板与上述实施例所述的阵列基板的区别在于栅电极2033在源极金属接触层2021和漏极金属接触层2022所在平面上的垂直投影与源极金属接触层2021和漏极金属接触层2022存在交叠区域，如图2所示，源极金属接触层2021、漏极金属接触层2022和阻挡层2023同样为同一膜层中不同区域，源极金属接触层2021在有源层201上的垂直投影与源区2011存在交叠区域，漏极金属接触层2022在有源层201上的垂直投影与漏区2012存在交叠区域，阻挡层2023在有源层201上的垂直投影与沟道区2013存在交叠区域。由于栅电极2033在有源层201上的垂直投影对应于沟道区2013，一般情况下，栅电极2033在有源层201上的垂直投影与沟道区2013完全重叠，因此设置栅电极2033在源极金属接触层2021和漏极金属接触层2022上的垂直投影与源极金属接触层2021和漏极金属接触层2022存在交叠区域，可以保证源极金属接触层2021和漏极金属接触层2022在有源层201上的垂直投影与沟道区2013存在交叠区域，如此，沿图2中所述的第一方向100上，可以保证源极金属接触层2021和漏极金属接触层2022与沟道区2013之间没有间隙断开，如此可以降低工艺管控难度，而且还可以使源极金属接触层2021、漏极金属接触层2022与沟道区2013存在可靠的导电连接，保证薄膜晶体管20正常工作。
图3是本发明实施例提供的一种阵列基板的制备方法的流程示意图，图3所示的制备方法仅以制备包括一个薄膜晶体管的阵列基板为例进行说明，可以理解的是，制备包括多个薄膜晶体管的阵列基板上可以采用相同的制备方法。如图3所示，本发明实施例提供的制备方法可以包括：
S110、提供一衬底基板。
图4是本发明实施例提供的一种衬底基板的结构示意图，如图4所示，衬底基板10可以为柔性衬底基板，其材料可以包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种；衬底基板10还可以为刚性衬底基板，具体可以为玻璃衬底基板或者其他刚性衬底基板。本发明实施例不对衬底基板的种类以及材料进行限定。
S120、在所述衬底基板上制备有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区。
图5是本发明实施例提供的一种在衬底基板上制备形成有源层的结构示意图，如图5所示，有源层201可以包括源区2011、漏区2012和沟道区2013，沟道区2013位于源区2011和漏区2012之间。
可选的，在衬底基板10上制备有源层201，具体可以为采用物理气象沉积方法，在衬底10上制备形成有源层201。
S130、在所述有源层上远离所述衬底基板的一侧制备源极金属接触层、漏极金属接触层和阻挡层，所述源极金属接触层、所述漏极金属接触层和所述阻挡层同层制备。
图6是本发明实施例提供的一种制备形成源极金属接触层、漏极金属接触层和阻挡层的结构示意图，如图6所示，源极金属接触层2021、漏极金属接触层2022和阻挡层2023位于有源层201上远离衬底基板10的一侧，源极金属接触层2021、漏极金属接触层2022和阻挡层2023为同一膜层中的不同结构，在制备过程中，源极金属接触层2021、漏极金属接触层2022和阻挡层2023同层制备。其中，源极金属接触层2021在有源层201上的垂直投影与源区2011存在交叠区域，漏极金属接触层2022在有源层201上的垂直投影与漏区2012存在交叠区域，阻挡层2023位于源极金属接触层2021和漏极金属接触层2022之间，且阻挡层2023在有源层201的垂直投影与沟道区2013存在交叠区域。
S140、在所述源极金属接触层上远离所述有源层的一侧制备源电极，在所述漏极金属接触层上远离所述有源层的一侧制备漏电极，在所述阻挡层上远离所述有源层的一侧制备与所述阻挡层绝缘的栅电极。
可选的，可以使用物理气象沉积方法，在源极金属接触层2021上远离有源层201的一侧制备源电极2031，在漏极金属接触层2022上远离有源层201的一侧制备漏电极2032，在阻挡层2023上远离有源层201的一侧制备栅电极2033，且栅电极2033与阻挡层2023绝缘设置。其中，源电极2031通过源极金属接触层2021与有源层201的源区2011连接，漏电极2032通过漏极金属接触层2022与有源层201的漏区2012连接。
综上，本发明实施例提供的阵列基板的制备方法，通过在有源层上远离衬底基板的一侧制备源极金属接触层、漏极金属接触层和阻挡层，在源极金属接触层上制备源电极、在漏极金属接触层上制备漏电极，在阻挡层上绝缘制备栅电极，源电极通过源极金属接触层与源区实现电连接，漏电极通过漏极金属接触层与漏区实现电连接，通过源极金属接触层和漏极金属接触层增加源区和漏区的载流子浓度值，降低源漏电极与有源层之间的接触电阻；通过阻挡层阻挡其他膜层中的氢原子或者显影液、刻蚀液对沟道区表面造成影响，避免沟道区载流子浓度上升，保证沟道区的半导体特性，提升薄膜晶体管的稳定性。
可选的，在源极金属接触层2021上远离有源层201的一侧制备源电极2031，在漏极金属接触层2022上远离有源层201的一侧制备漏电极2032，在阻挡层2023上远离有源层201的一侧制备与阻挡层2023绝缘的栅电极2033，可以包括：
采用等离子体增强化学气象沉积方法，在阻挡层2023上远离有源层201的一侧制备栅极绝缘层204；
在栅极绝缘层204上远离阻挡层2023的一侧制备栅电极2033；
采用等离子体增强化学气象沉积方法，在衬底基板10、源极金属接触层2021、栅电极2033和漏极金属接触层2022上制备层间绝缘层205；
在层间绝缘层205上与源极金属接触层2021对应的位置形成第一开口2061，与漏极金属接触层2022对应的位置形成第二开口2062；
在层间绝缘层205上和第一开口2061内制备源电极2031，在层间绝缘层205上和第二开口2062内制备漏电极2032。
图7a为本发明实施例提供制备形成栅极绝缘层的结构示意图，图7b为本发明实施例提供的制备形成栅电极的结构示意图，图7c为本发明实施例提供的制备形成层间绝缘层的结构示意图，图7d为本发明实施例提供的形成第一开口和第二开口的结构示意图，图7e为本发明实施例提供的制备形成源电极和漏电极的结构示意图，参考图7a-图7e，通过在阻挡层2023上制备栅极绝缘层204，在栅极绝缘层204上制备栅电极2033，可以实现栅电极2033与阻挡层2023绝缘设置。可选的，栅极绝缘层204的材料可以为氧化硅或者氮化硅。在层间绝缘层205上形成有第一开口2061和第二开口2062，源电极2031通过第一开口2061与源极金属接触层2021电连接，漏电极2032通过第二开口2062与漏极金属接触层2022电连接。可选的，层间绝缘层205的材料可以为氧化硅或者氮化硅。
可选的，有源层201、源极金属接触层2021、漏极金属接触层2022、阻挡层2023、源电极2031、漏电极2032、栅电极2033以及栅极绝缘层204和层间绝缘层205形成薄膜晶体管20。
图8是本发明实施例提供的另一种阵列基板的制备方法的流程示意图，图8所示的制备方法同样仅以制备包括一个薄膜晶体管的阵列基板为例进行说明，可以理解的是，制备包括多个薄膜晶体管的阵列基板上可以采用相同的制备方法。如图8所示，本发明实施例提供的制备方法可以包括：
S210、提供一衬底基板。
请继续参考图4，衬底基板10可以为柔性衬底基板或者刚性衬底基板。
S220、在所述衬底基板上制备有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区。
请继续参考图5，有源层201可以包括源区2011、漏区2012和沟道区2013，沟道区2013位于源区2011和漏区2012之间。
S230、在所述有源层上远离所述衬底基板的一侧制备金属接触层。
图9是本发明实施例提供的一种制备形成金属接触层的结构示意图，如图9所示，金属接触层202位于有源层201上远离衬底基板10的一侧。可选的，金属接触层202的材料可以包括钛、钼、铝和银中的至少一种，金属接触层202的厚底可以为2nm-50nm。
可选的，在有源层201上远离衬底基板10的一侧制备金属接触层202，具体可以为采用物理气象沉积方法，在溅射功率为5KW-15KW、压强为0.1-5Pa、氩气流速为50sccm-200sccm的情况下，保证溅射时间为5-100秒，形成金属接触层202。
S240、在所述金属接触层上远离所述有源层的一侧涂布光刻胶，使用掩膜版对所述光刻胶进行曝光，以使与所述沟道区对应的所述光刻胶的厚度小于与所述源区和所述漏区对应的所述光刻胶的厚度。
图10a是本发明实施例提供的一种涂布形成光刻胶的结构示意图，图10b是本发明实施例提供的对光刻胶进行处理后的结构示意图，如图10a和图10b所示，在金属接触层202上涂布光刻胶30，光刻胶30可以包括与沟道区2013对应的第一类光刻胶301和与源区2011和漏区2012对应的第二类光刻胶302，第一类光刻胶301在有源层201所在平面上的垂直投影与沟道区2013存在交叠区域，第二类光刻胶302在有源层201所在平面上的垂直投影与源区2011和漏区2012存在交叠区域。可选的，光刻胶30可以为正性光刻胶或者负型光刻胶，本发明实施例对光刻胶30的类型不进行限定。之后使用掩膜版对光刻胶30进行曝光处理(图中未示出)，以使与沟道区2013对应的第一类光刻胶301的厚度小于与源区2011和漏区2012对应的第二类光刻胶302的厚度。
S250、使用氧化性等离子体对与所述沟道区对应的所述光刻胶进行灰化处理，以消除与所述沟道区对应的所述光刻胶，露出与所述沟道区对应的所述金属接触层。
示例性的，图11为本发明实施例提供的消除与沟道区对应的光刻胶的结构示意图，如图11所示，使用氧化性等离子体对与沟道区2013对应的第一类光刻胶301进行灰化处理，由于氧化性等离子体可以与光刻胶30发生反应，进而清除光刻胶30，因此使用氧化性等离子体对第一光刻胶301进行灰化处理，以消除第一类光刻胶301，露出与沟道区2013对应的金属接触层202。可选的，所述氧化性等离子体可以包括O2、O3和N2O中的至少一种。
可选的，使用氧化性等离子体对与沟道区2013对应的第一类光刻胶301进行灰化处理，具体处理条件可以为：处理功率为10W-10000W，处理压强为1Pa-100000Pa，处理时间为1S-1000S，处理温度为1℃-500℃。
S260、使用氧化性等离子体对与所述沟道区对应的所述金属接触层进行氧化处理，得到阻挡层；剥离与所述源区对应的所述光刻胶和与所述漏区对应的所述光刻胶，得到与所述源区对应的源极金属接触层以及与所述漏区对应的所述漏极金属接触层。
图12为本发明实施例提供的得到阻挡层的结构示意图，如图12所示，继续使用氧化性等离子体对与沟道区2013对应的金属接触层202进行氧化处理，氧化性等离子体会氧化与其接触的金属接触层202，得到阻挡层2023。可选的，具体处理条件可以为：处理功率为10W-10000W，处理压强为1Pa-100000Pa，处理时间为1S-1000S，处理温度为1℃-500℃。可选的，由于金属接触层202的材料可以包括钛、钼、铝和银中的至少一种，氧化性等离子体可以包括O2、O3和N2O中的至少一种，因此阻挡层2023的材料可以包括钛、钼、铝和银的氧化物或者氮化物中的至少一种。使用氧化性等离子体对与沟道区2013对应的金属接触层202进行氧化处理，得到阻挡层2023，减少了单独制作阻挡层的工艺，将金属接触层与阻挡层集成在一层中，同时简化了结构与工艺。
图13为本发明实施例提供的剥离光刻胶得到源极金属接触层和漏极金属接触层的结构示意图，如图13所示，剥离剩余的第二类光刻胶302，得到未经氧化的金属接触层202，其中，与有源层201中的源区2011对应的金属接触层202为源极金属接触层2021，与有源层201中的漏区2012对应的金属接触层202为漏极金属接触层2022。
S270、在所述源极金属接触层上远离所述有源层的一侧制备源电极，在所述漏极金属接触层上远离所述有源层的一侧制备漏电极，在所述阻挡层上远离所述有源层的一侧制备与所述阻挡层绝缘的栅电极。
请继续参考图7a-图7e，通过在阻挡层2023上制备栅极绝缘层204，在栅极绝缘层204上制备栅电极2033，可以实现栅电极2033与阻挡层2023绝缘设置。在层间绝缘层205上形成有第一开口2061和第二开口2062，源电极2031通过第一开口2061与源极金属接触层2021电连接，漏电极2032通过第二开口2062与漏极金属接触层2022电连接。
可选的，有源层201、源极金属接触层2021、漏极金属接触层2022、阻挡层2023、源电极2031、漏电极2032、栅电极2033以及栅极绝缘层204和层间绝缘层205形成薄膜晶体管20。
综上，本发明实施例提供的阵列基板的制备方法，通过在有源层上远离衬底基板的一侧制备金属接触层，在金属接触层上制备光刻胶，使用氧化性等离子体灰化掉与沟道区对应的光刻胶，并继续使用氧化性等离子体将与沟道区对应的金属接触层氧化为阻挡层，剥离剩余的光刻胶后得到源极金属接触层和漏极金属接触层，源极金属接触层、漏极金属接触层和阻挡层制备方法简单，工艺上节省掩模工艺，保证薄膜晶体管制备效率高；并且使用氧化性等离子体对接触金属层处理得到阻挡层，可以减少刻蚀对有源层的影响，保证薄膜晶体管性能稳定，进而保证整个阵列基板性能稳定。
可选的，使用掩膜版对光刻胶进行曝光处理，可以包括：
使用双缝曝光工艺对光刻胶30进行曝光处理，保证沟道区2013对应的光刻胶30被部分曝光，源区2011和漏区2012对应的光刻胶30不被曝光，以使与沟道区2013对应的光刻胶30的厚度小于与源区2011和漏区2012对应的光刻胶30的厚度。使用双缝曝光工艺处理的光刻胶30不同部分厚度不同，以便后续使用等离子体刻蚀沟道区对应的金属接触层以形成阻挡层。
可选的，在有源层201上远离衬底基板10的一侧制备金属接触层202之后，还可以包括：
使用同一道掩模工艺，对有源层201和金属接触层202进行掩模刻蚀(图中未示出)，如此可以节省掩模工艺，保证阵列基板制备工艺简单。
可选的，制备得到薄膜晶体管20之后，还可以包括：
对薄膜晶体管20进行高温退火处理，保证薄膜晶体管20性能稳定。
图14是本发明实施例提供的一种显示面板的结构示意图，参考图14，本发明实施例提供的显示面板包括上述实施例所述的阵列基板1，还可以包括与阵列基板1相对设置的对向基板2，对向基板2可以为彩膜基板，还可以为盖板或者其他封装层。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种阵列基板，包括衬底基板与多个薄膜晶体管，其特征在于，所述薄膜晶体管包括：
位于所述衬底基板上的有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区；
位于所述有源层上远离所述衬底基板一侧的源极金属接触层、漏极金属接触层和阻挡层，所述源极金属接触层、所述漏极金属接触层和所述阻挡层为同一膜层不同区域；所述源极金属接触层在所述有源层上的垂直投影与所述源区完全交叠，所述漏极金属接触层在所述有源层上的垂直投影与所述漏区完全交叠，所述阻挡层位于所述源极金属接触层和所述漏极金属接触层之间，且所述阻挡层在所述有源层的垂直投影与所述沟道区完全交叠；栅电极在所述阻挡层的垂直投影与所述阻挡层完全交叠；
位于所述源极金属接触层上远离所述有源层一侧的源电极，位于所述漏极金属接触层上远离所述有源层一侧的漏电极，位于所述阻挡层远离所述有源层一侧且与所述阻挡层绝缘的栅电极，其中，所述源电极通过所述源极金属接触层与所述有源层的源区连接，所述漏电极通过所述漏极金属接触层与所述有源层的漏区连接；
还包括栅极绝缘层，所述阻挡层位于所述栅极绝缘层与所述有源层之间；所述栅极绝缘层在所述阻挡层的垂直投影与所述阻挡层完全交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层的材料氧化物半导体材料。
3.根据权利要求1所述的阵列基板，其特征在于，所述阻挡层的材料为绝缘的金属氧化物材料或者金属氮化物材料。
4.根据权利要求1所述的阵列基板，其特征在于，所述源极金属接触层和所述漏极金属接触层的材料包括钛、钼、铝和银中的至少一种。
5.根据权利要求1所述的阵列基板，其特征在于，所述源极金属接触层和所述漏极金属接触层的厚度为2nm-50nm。
6.根据权利要求1所述的阵列基板，其特征在于，所述阻挡层的材料包括钛、钼、铝和银的氧化物或者氮化物中的至少一种。
7.根据权利要求1所述的阵列基板，其特征在于，所述阻挡层的厚度为2nm-50nm。
8.一种阵列基板的制备方法，其特征在于，用于制备权利要求1～7任一所述的阵列基板，包括提供一衬底基板并在所述衬底基板上制备多个薄膜晶体管：
在所述衬底基板上制备多个薄膜晶体管，包括：
在所述衬底基板上制备有源层，所述有源层包括源区和漏区，以及位于所述源区和所述漏区之间的沟道区；
在所述有源层上远离所述衬底基板的一侧制备源极金属接触层、漏极金属接触层和阻挡层，所述源极金属接触层、所述漏极金属接触层和所述阻挡层同层制备；所述源极金属接触层在所述有源层上的垂直投影与所述源区存在交叠区域，所述漏极金属接触层在所述有源层上的垂直投影与所述漏区存在交叠区域，所述阻挡层位于所述源极金属接触层和所述漏极金属接触层之间，且所述阻挡层在所述有源层的垂直投影与所述沟道区存在交叠区域；
在所述源极金属接触层上远离所述有源层的一侧制备源电极，在所述漏极金属接触层上远离所述有源层的一侧制备漏电极，在所述阻挡层上远离所述有源层的一侧制备与所述阻挡层绝缘的栅电极，其中，所述源电极通过所述源极金属接触层与所述有源层的源区连接，所述漏电极通过所述漏极金属接触层与所述有源层的漏区连接。
9.根据权利要求8所述的制备方法，其特征在于，在所述有源层上远离所述衬底基板的一侧制备源极金属接触层、漏极金属接触层和阻挡层，包括：
在所述有源层上远离所述衬底基板的一侧制备金属接触层；
在所述金属接触层上远离所述有源层的一侧涂布光刻胶，使用掩膜版对所述光刻胶进行曝光，以使与所述沟道区对应的所述光刻胶的厚度小于与所述源区和所述漏区对应的所述光刻胶的厚度；
使用氧化性等离子体对与所述沟道区对应的所述光刻胶进行灰化处理，以消除与所述沟道区对应的所述光刻胶，露出与所述沟道区对应的所述金属接触层；
使用氧化性等离子体对与所述沟道区对应的所述金属接触层进行氧化处理，得到阻挡层；剥离与所述源区对应的所述光刻胶和与所述漏区对应的所述光刻胶，得到与所述源区对应的源极金属接触层以及与所述漏区对应的所述漏极金属接触层。
10.根据权利要求9所述的制备方法，其特征在于，使用掩膜版对所述光刻胶进行曝光，包括：
使用双缝曝光工艺对所述光刻胶进行曝光处理，所述沟道区对应的所述光刻胶被部分曝光，所述源区和所述漏区对应的所述光刻胶不被曝光。
11.根据权利要求9所述的制备方法，其特征在于，在所述有源层上远离所述衬底基板的一侧制备金属接触层之后，还包括：
采用同一道掩模工艺，对所述有源层和金属接触层进行掩模刻蚀。
12.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。
CN201710522389.XA 2017-06-30 2017-06-30 一种阵列基板及其制备方法、显示面板 Active CN107195641B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710522389.XA CN107195641B (zh) 2017-06-30 2017-06-30 一种阵列基板及其制备方法、显示面板
US15/708,829 US10068996B2 (en) 2017-06-30 2017-09-19 Array substrate, fabrication method, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710522389.XA CN107195641B (zh) 2017-06-30 2017-06-30 一种阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN107195641A CN107195641A (zh) 2017-09-22
CN107195641B true CN107195641B (zh) 2020-05-05

Family

ID=59880294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710522389.XA Active CN107195641B (zh) 2017-06-30 2017-06-30 一种阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US10068996B2 (zh)
CN (1) CN107195641B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910375A (zh) * 2017-11-02 2018-04-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN111937161A (zh) * 2018-04-04 2020-11-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN109860107B (zh) * 2019-01-31 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN110071176B (zh) * 2019-04-08 2021-11-02 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
KR20210086342A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111863837B (zh) 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN114388625A (zh) * 2020-10-19 2022-04-22 华为技术有限公司 一种薄膜晶体管及其制作方法、驱动基板和电子设备
CN112289813B (zh) * 2020-10-29 2022-10-14 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101251351B1 (ko) * 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR100958006B1 (ko) 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101394938B1 (ko) * 2011-05-03 2014-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102629628B (zh) * 2011-09-29 2016-06-01 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
CN202957242U (zh) * 2012-12-14 2013-05-29 京东方科技集团股份有限公司 显示装置和阵列基板
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
CN104241392B (zh) 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法

Also Published As

Publication number Publication date
US10068996B2 (en) 2018-09-04
US20180006142A1 (en) 2018-01-04
CN107195641A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN107195641B (zh) 一种阵列基板及其制备方法、显示面板
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
US9437627B2 (en) Thin film transistor and manufacturing method thereof
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
CN106935658B (zh) 一种薄膜晶体管及其制备方法、阵列基板
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
WO2015096298A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
US11925064B2 (en) Manufacturing method of display substrate and display device
KR20200003143A (ko) Oled 디스플레이 패널 및 그 제조방법
WO2020140750A1 (zh) 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN111048592A (zh) 一种薄膜场效应晶体管结构及制作方法
US10211342B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display panel
US20170047451A1 (en) Film transistor and method for manufacturing the same, display substrate and display device
US20200194572A1 (en) ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended)
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
CN114883345A (zh) 驱动背板及其制备方法、显示面板
WO2016150075A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
TWI819592B (zh) 半導體裝置及其製作方法
EP3598479A1 (en) Thin-film transistor and method for manufacturing same, and display panel
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211102

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right