KR20200003143A - Oled 디스플레이 패널 및 그 제조방법 - Google Patents

Oled 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20200003143A
KR20200003143A KR1020197035592A KR20197035592A KR20200003143A KR 20200003143 A KR20200003143 A KR 20200003143A KR 1020197035592 A KR1020197035592 A KR 1020197035592A KR 20197035592 A KR20197035592 A KR 20197035592A KR 20200003143 A KR20200003143 A KR 20200003143A
Authority
KR
South Korea
Prior art keywords
layer
silicon nitride
semiconductor oxide
oxide pattern
pattern layer
Prior art date
Application number
KR1020197035592A
Other languages
English (en)
Inventor
시아오싱 장
위안-쥔 쉬
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20200003143A publication Critical patent/KR20200003143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L2227/323—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 OLED 디스플레이 패널 및 그 제조방법을 제공하며, 상기 방법에 따라, 본 발명은 질화규소에 수소가 비교적 많이 함유된 특징을 활용하여, 실리콘 질화물 층에 접촉되는 도체의 특성을 가지는 일부 반도체 산화물 패턴층에 수소 원자가 지속적으로 섞여 있어 도체의 특성을 유지하도록 하며, 나아가 해당 부분의 반도체 산화물 패턴층과 소스 및 드레인의 접촉 저항을 비교적 낮은 상태로 지속적으로 유지하여, TFT 기능을 실현한다.

Description

OLED 디스플레이 패널 및 그 제조방법
본 발명은 디스플레이 기술 분야에 관한 것으로서, 특히 OLED 디스플레이 패널 및 그 제조방법에 관한 것이다.
현재, 상부 게이트 구조의 반도체 산화물 TFT는 기생 용량이 비교적 작기 때문에, TFT 크기가 비교적 작을 수 있고, OLED 구동에 있어서 비교적 좋은 선택이 되고 있다. 그러나 상부 게이트 구조의 반도체 산화물 TFT는 제조 과정에서 소스 및 드레인 접촉 영역의 반도체 산화물을 도체화하여, 소스 및 드레인의 접촉 저항을 낮추고, TFT 스위칭 기능을 실현할 필요가 있다.
종래 기술에서는, 일반적으로 수소 플라즈마 또는 아르곤 플라즈마 처리 방법을 채용하여 소스 및 드레인과 접촉하는 반도체 산화물을 도체화하지만, OLED 디스플레이 패널은 TFT를 형성한 후에 다른 어닐링 공정을 더 포함하며, 이와 같은 어닐링 공정은 전도성 산화물을 다시 반도체화하여 소스 및 드레인과의 접촉 저항을 높이고, TFT 특성을 저하시키며, 심지어 TFT의 스위칭 기능을 상실하게 할 수 있다.
본 발명은 주로 OLED 디스플레이 패널 및 그 제조방법을 제공하며, OLED 디스플레이 패널의 제조 과정에서 반도체 산화물 중 도체의 특성을 가지는 부분이 다시 반도체화되어 소스 및 드레인과의 접촉 저항이 높아지는 문제를 해결하는 것을 목적으로 한다.
상술한 기술적 문제를 해결하기 위해, 본 발명에서 채용하는 하나의 기술방안은: OLED 디스플레이 패널의 제조방법을 제공하는 것이며, 상기 방법은: 기판 상에 버퍼층을 증착하며 상기 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며; 상기 버퍼층 상에 상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층을 형성하며; 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링하며; 도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계를 포함하며, 상기 버퍼층은 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하며; 상기 게이트 절연층은 제3 부분 및 상기 제3 부분에 인접한 제4 부분을 포함하며, 상기 제3 부분은 상기 게이트 패턴층에 대향되게 설치되고, 상기 제4 부분은 상기 실리콘 질화물 층에 접촉된다.
상술한 기술적 문제를 해결하기 위해, 본 발명에서 채용하는 다른 하나의 기술방안은: OLED 디스플레이 패널의 제조방법을 제공하는 것이며, 상기 방법은: 기판 상에 버퍼층을 증착하며 상기 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며; 상기 버퍼층 상에 상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층을 형성하며; 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링하며; 도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계를 포함한다.
상술한 기술적 문제를 해결하기 위해, 본 발명에서 채용하는 또 다른 기술적 방안은: OLED 디스플레이 패널을 제공하는 것이며, 상기 디스플레이 패널은: 기판 상에 증착되는 버퍼층 및 상기 버퍼층 상에 순차적으로 적층되는, 일부 반도체 산화물 패턴층이 도체의 특성을 가지는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층; 상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층; 도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인;을 포함한다.
종래 기술의 상황과 구별되게, 본 발명은 기판 상에 버퍼층을 증착하고 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며; 버퍼층에 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉하는 실리콘 질화물 층을 포함하는 유전체층을 형성하며; 어닐링 공정에서, 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 유전체층을 어닐링하며; 도체의 특성을 가지는 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성한다. 실리콘 질화물의 수소 함량이 비교적 높은 특징을 활용하여, 실리콘 질화물 층에 접촉되며 도체의 특성을 가지는 일부 반도체 산화물 패턴층을 수소 원자로 도핑하여 도체의 특성을 유지하며, 나아가 해당 부분의 반도체 산화물 패턴층과 소스 및 드레인의 접촉 저항이 비교적 낮은 상태를 지속적으로 유지하도록 하여, TFT 기능을 실현한다.
도 1은 본 발명에서 제공하는 OLED 디스플레이 패널의 제조방법 실시예의 순서 개략도이다;
도 2는 도 1의 각 단계에 따라 제조된 OLED 디스플레이 패널의 실시예의 구조 개략도이다;
도 3은 도 1의 단계 S11의 구체적인 순서 개략도이다;
도 4는 도 1의 단계 S14의 구체적인 순서 개략도이다.
당업자가 본 발명의 기술방안을 더 잘 이해하도록 하기 위해, 이하 도면 및 발명을 실시하기 위한 구체적인 내용을 결합하여 본 발명에서 제공하는 OLED 디스플레이 패널 및 그 제조방법을 추가로 상세하게 설명한다.
도 1 및 도 2를 결합하여 참조하면, 본 발명에서 제공하는 OLED 디스플레이 패널의 제조방법 실시예는:
S11: 기판(101) 상에 버퍼층(102)을 증착하며 버퍼층(102) 상에 순차적으로 적층되는 반도체 산화물 패턴층(103), 게이트 절연층(104) 및 게이트 패턴층(105)을 형성하는 단계; 를 포함하며,
도 3을 참조하면, 상기 단계 S11은 구체적으로:
S111: 기판(101) 상에 버퍼층(102)을 증착하는 단계; 를 포함하며,
구체적으로, 버퍼층(102)을 증착하기 전에, 기판(101)을 세정하고, 이어서 물리적 기상 증착법 또는 플라즈마 기상 증착법에 의해 기판(101) 상에 버퍼층(102)을 증착할 수 있으며, 여기서, 기판(101) 상에 실리콘 질화물 층을 버퍼층(102)으로 증착할 수 있다. 또는, 기판(101) 상에 실리콘 질화물 층을 증착하고, 두께가 3000Å 이상인 실리콘 산화물 층을 증착하여 버퍼층(102)을 형성할 수도 있다.
여기서, 기판(101)은 유리 기판, 실리콘 기판을 포함할 수 있으며 이에 한정되는 것은 아니다.
S112: 버퍼층(102) 상에 반도체 산화물 패턴층(103)을 형성하는 단계; 를 포함하며,
구체적으로, 버퍼층(102)의 실리콘 산화물 층 상에 반도체 산화물 패턴층(103)을 형성하고, 버퍼층(102)의 실리콘 산화물 층 상에 400Å 내지 600
Figure pct00001
의 두께를 갖는 반도체 산화물층을 증착하며, 이어서 포토 레지스트 코팅, 노광, 현상 및 리프트 오프(lift off) 포토 리소그래피 공정에 의해, 패턴화된 반도체 산화물층을 형성한다. 실리콘 산화물에는 수소가 포함되지 않기 때문에, 상기 S112 단계에서, 패턴화된 반도체 산화물층은 도체화되지 않는다.
여기서, 반도체 산화물 패턴층(103)은 제1 부분(1031) 및 제1 부분(1031)에 인접한 제2 부분(1032)을 포함하며, 본 실시예의 도면에서, 제2 부분(1032)은 제1 부분(1031)의 대향되는 양측에 위치한다.
선택 가능하게, 상기 반도체 산화물은 IGZO이며, 즉 인듐 갈륨 아연 산화물이다.
S113: 반도체 산화물 패턴층(103) 상에 순차적으로 적층되는 게이트 절연층(104) 및 게이트 패턴층(105)을 형성하는 단계; 를 포함하며,
여기서, 게이트 절연층(104)은 반도체 산화물 패턴층(103)의 제1 부분(1031)에 대향되게 설치되고, 게이트 절연층(104)에는 제3 부분(1041) 및 제3 부분(1041)에 인접한 제4 부분(1042)이 포함되며, 본 실시예의 도면에서, 제4 부분(1042)은 제3 부분(1041)의 대향되는 양측에 위치하며, 제3 부분(1041)은 게이트 패턴층(105)에 대향되게 배치된다.
구체적으로, 물리적 기상 증착법 또는 플라즈마 기상 증착법에 의해 버퍼층(102) 상에 두께가 1000~2000Å 이며 반도체 산화물 패턴층(103)을 커버하는 실리콘 산화물 층을 증착할 수 있으며, 이어서 상기 실리콘 산화물 층에 금속층을 더 증착하여, 포토 레지스트 코팅, 노광 및 현상을 진행한 다음, 금속층 및 실리콘 산화물 층을 동시에 식각하여, 게이트 패턴층(105) 및 게이트 절연층(104)을 형성한다. 식각 공정에서, 도 2에 도시된 바와 같이, 적절한 식각 조건에 의해 게이트 절연층(104)의 대향되는 양측이 게이트 패턴층(105)을 벗어나도록 하며, 양측의 벗어난 부분이 바로 제4 부분(1042)이며, 게이트 패턴층(105)에 대향되게 배치되는 중간 부분이 바로 제3 부분이다(1041).
여기서, 금속층은 몰리브덴, 알루미늄 또는 구리 금속층을 포함하며 이에 한정되는 것은 아니다.
선택 가능하게, 제4 부분(1042)의 길이는 0.3~1μm이다.
기타 실시예에서, 게이트 절연층(104) 및 게이트 패턴층(105)은 두 개의 단계에서 각각 형성될 수 있다. 우선 버퍼층(102) 상에 실리콘 산화물 층을 증착하고, 포토 레지스트 코팅, 노광, 현상, 식각 및 리프트 오프 포토 리소그래피 공정을 진행한 다음 반도체 산화물 패턴층(103)과 대향되게 배치되는 게이트 절연층(104)을 형성하고, 이어서 게이트 절연층(104) 상에 금속층을 증착하며, 다시 포토 레지스트 코팅, 노광, 현상, 식각 및 리프트 오프 포토 리소그래피 공정을 진행하여 게이트 패턴층(105)을 형성하여, 게이트 패턴층(105)과 게이트 절연층(104)의 제3 부분(1041)이 대향되게 배치되도록 할 수 있다.
S12: 버퍼층(102) 상에 반도체 산화물 패턴층(103), 게이트 절연층(104) 및 게이트 패턴층(105)을 커버하는 유전체층(106)을 형성하는 단계; 를 포함하며,
여기서, 유전체층(106)은 반도체 산화물 패턴층(103)에 접촉되는 실리콘 질화물 층을 포함한다.
구체적으로, 물리적 기상 증착법 또는 플라즈마 기상 증착법에 의해 버퍼층(102) 상에 두께가 4000~5000Å인 실리콘 질화물 층을 증착하여 유전체층(106)을 형성할 수 있다. 또는 버퍼층(102) 상에 두께가 3000Å인 실리콘 질화물 층을 증착한 다음, 상기 실리콘 질화물 층 상에 두께가 3000Å인 실리콘 산화물 층을 증착하여 유전체층(106)을 형성할 수 있다. 상기 단계에서 보다시피, 상기 유전체층(106)에서 실리콘 질화물 층의 두께는 반도체 산화물 패턴층(103)의 제2 부분(1032) 및 게이트 절연층(104)의 제4 부분(1042)에 접촉되도록, 반도체 산화물 패턴층(103) 및 게이트 절연층(104)의 두께보다 두껍다.
S13: 어닐링 공정에서, 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 유전체층(106)을 어닐링하는 단계; 를 포함하며,
구체적으로, 실리콘 질화물 층에는 수소 원자가 포함되어 있기 때문에, 유전체층(106)을 어닐링 하는 과정에서, 수소 원자는 고온 작용하에서 도 2에 도시된 하부 반도체 산화물 패턴층(103)으로 확산된다. 확산 과정에서, 반도체 산화물 패턴층(103)의 제2 부분(1032)이 실리콘 질화물 층에 접촉되기 때문에, 수소 원자가 제2 부분(1032)까지 확산되며, 제2 부분(1032)이 수소 원자로 도핑되어 도체의 특성을 가질 수 있다.
여기서, 게이트 절연층(104)은 실리콘 산화물 층이기 때문에, 게이트 절연층(104)에 대향되게 설치되는 제1 부분(1031)은 게이트 절연층(104)에 의해 보호되고, 수소 원자가 제1 부분(1031)으로 확산되는 것을 방지한다. 따라서 어닐링 후에, 제1 부분(1031)은 여전히 반도체 특징을 유지하게 되며, 또한 상기 S113 단계에서 보다시피, 게이트 절연층(104)의 단면 크기가 게이트 패턴층(105)보다 크기 때문에, 실리콘 질화물 층 중의 수소 원자가 하부로 제1 부분(1031)까지 확산되는 것을 추가로 방지하여 제1 부분(1031)이 반도체 특징을 여전히 유지할 수 있다.
S14: 도체의 특성을 가지는 일부 반도체 산화물 패턴층에 접촉되는 소스(107) 및 드레인(108)을 형성하는 단계; 를 포함하며
도 4를 참조하면, 상기 단계 S14는 구체적으로:
S141: 일부 반도체 산화물 패턴층과 연통되는 콘택 홀(1061)을 유전체층(106) 상에 형성하는 단계; 를 포함하며,
구체적으로, 포토 레지스트 코팅, 노광 방법에 의해 패턴화된 콘택 홀을 형성하고, 이어서 건식 식각을 진행하여, 제거 후 바로 콘택 홀(1061)이 형성될 수 있다.
여기서, 유전체층(106)과 반도체 산화물 패턴층(103) 양측의 제2 부분(1032) 모두에 콘택 홀(1061)이 있다.
S142: 콘택 홀(1061)을 통해 일부 반도체 산화물 패턴층에 접촉되는 소스(107) 및 드레인(108)을 유전체층(106) 상에 형성하는 단계; 를 포함하며,
구체적으로, 물리적 기상 증착법에 의해 유전체층(106) 상과 콘택 홀(1061) 속에 금속을 증착하고, 금속층을 형성한 다음, 증착된 금속층 상에 포토 레지스트 층을 증착하며, 노광, 현상, 식각 및 리프트 오프의 제조 공정을 다시 진행하여, 패턴화된 소스(107) 및 드레인(108)을 얻을 수 있다. 콘택 홀(1061)은 반도체 산화물 패턴층(103)의 제2 부분(1032)에 연결되며, 따라서 패턴화된 소스(107) 및 드레인(108)은 반도체 산화물 패턴층(103)의 제2 부분(1032)에 접촉된다.
나아가, 본 실시예는:
S15: 유전체층(106) 상에 순차적으로 적층되는 평탄층(109) 및 픽셀 정의층(110)을 형성하는 단계; 를 더 포함하며,
구체적으로, 물리적 기상 증착법 또는 플라즈마 기상 증착법에 의해 유전체층(106) 상에 실리콘 질화물 층 또는 실리콘 산화물 층을 증착하여, 평탄층(109)을 형성하며, 평탄층(109) 상에 실리콘 질화물 층 또는 실리콘 산화물 층을 증착하고 포토 레지스트 코팅, 노광 및 현상 및 식각을 통해 픽셀 발광 영역을 형성하며, 픽셀 발광 영역을 가지는 실리콘 질화물 층 또는 실리콘 산화물 층이 픽셀 정의층(110)이다.
S16: 픽셀 정의층(110) 상에 OLED 소자층(111)을 형성하는 단계; 를 포함한다.
구체적으로, 픽셀 정의층(110) 상에서 픽셀 발광 영역에 대향되는 위치에 양극층(1111), 전자전송층(1112), 발광층(1113), 정공전송층(1114) 및 음극층(1115)을 순차적으로 형성한다.
나아가 도 2를 참조하면, 본 발명에서 제공하는 OLED 디스플레이 패널의 실시예에는 기판(101) 상에 증착되는 버퍼층(102) 및 버퍼층(102) 상에 순차적으로 적층되는 반도체 산화물 패턴층(103), 게이트 절연층(104) 및 게이트 패턴층(105), 반도체 산화물 패턴층(103), 게이트 절연층(104) 및 게이트 패턴층(105)을 커버하는 유전체층(106), 및 반도체 산화물 패턴층(103)에 접촉되는 소스(107) 및 드레인(108)이 포함된다.
여기서, 반도체 산화물 패턴층(103)에는 제1 부분(1031) 및 제1 부분(1031)에 인접한 제2 부분(1032)이 포함되며, 제1 부분(1031)은 게이트 절연층(104)에 대향되게 배치되고, 제2 부분(1032)은 도체의 특성을 갖는다.
구체적으로, 유전체층(106)에는 반도체 산화물 패턴층(103)에 접촉되는 실리콘 질화물 층이 포함되며, 실리콘 질화물에 수소 원자가 포함되어 있기 때문에, 제조 과정에서, 실리콘 질화물 층의 수소 원자가 반도체 산화물 패턴층(103)으로 확산되어, 실리콘 질화물 층에 접촉되는 제2 부분(1032)이 수소 원자로 도핑되어 도체의 특성을 가지게 된다. 제1 부분(1031)은 게이트 절연층(104)에 대향되게 배치되어 게이트 절연층(104)의 보호를 받으며, 수소 원자가 제1 부분(1031)에 섞이는 것을 방지하고, 반도체 특징을 유지한다.
나아가, 본 실시예의 디스플레이 패널은 유전체층(106) 상에 순차적으로 적층되는 평탄층(109), 픽셀 정의층(110) 및 OLED 소자층(111)을 더 포함한다.
본 실시예에서 각 막층은 상술한 방법에 대응되는 단계를 적용하여 각각 제조하여 형성되며, 여기서 반복하여 서술하지 않는다.
종래 기술과 구별되게, 본 발명은 기판 상에 버퍼층을 적층하고 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며; 버퍼층에 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층을 형성하며; 어닐링 공정에서, 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 유전체층을 어닐링하며; 도체의 특성을 가지는 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 방법을 적용하며, 실리콘 질화물 중 수소 함량이 비교적 많은 특징을 활용하여, 실리콘 질화물 층에 접촉되는 도체의 특성을 가지는 일부 반도체 산화물 패턴층을 수소 원자로 도핑하여 도체의 특성을 유지하도록 하며, 나아가 해당 부분의 반도체 산화물 패턴층과 소스 및 드레인의 접촉 저항이 지속적으로 비교적 낮은 상태를 유지하도록 하여, TFT 기능을 실현한다.
상기 내용은 본 발명의 실시예일뿐, 본 발명의 특허 범위를 한정하는 것은 아니며, 본 발명의 명세서 및 도면의 내용에 근거한 동등한 구조 또는 동등한 과정의 모든 변경, 또는 직간접적으로 기타 관련된 기술 분야에 적용하는 것도, 모두 같은 이치에 의해 본 발명의 특허 보호 범위에 포함된다.

Claims (15)

  1. 기판 상에 버퍼층을 증착하며 상기 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며;
    상기 버퍼층 상에 상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층을 형성하며;
    어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링하며;
    도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계를 포함하며,
    상기 버퍼층은 상기 반도체 산화물 패턴층에 접촉되는 실리콘 산화물 층을 포함하며;
    상기 게이트 절연층은 제3 부분 및 상기 제3 부분에 인접한 제4 부분을 포함하며, 상기 제3 부분은 상기 게이트 패턴층에 대향되게 설치되고, 상기 제4 부분은 상기 실리콘 질화물 층에 접촉되는; OLED 디스플레이 패널의 제조방법.
  2. 제1항에 있어서,
    상기 반도체 산화물 패턴층은 제1 부분 및 제1 부분에 인접한 제2부분을 포함하며, 상기 제1 부분은 상기 게이트 절연층에 대향되게 설치되고, 상기 제2 부분은 상기 실리콘 질화물 층에 접촉되며, 상기 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링 하는 단계는:
    어닐링 공정에서, 상기 실리콘 질화물 층에 의해 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 도체의 특성을 가지도록 상기 유전체층을 어닐링하는 단계;를 포함하는 방법.
  3. 제2항에 있어서,
    상기 실리콘 질화물 층은 수소 원자를 포함하며, 상기 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 도체의 특성을 가지도록 하는 단계는:
    어닐링 공정에서, 상기 실리콘 질화물 층의 수소 원자는 상기 반도체 산화물 패턴층으로 확산되어, 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 상기 수소 원자로 도핑되어 도체의 특성을 가지도록 하는 단계;를 포함하는 방법.
  4. 제3항에 있어서,
    상기 게이트 절연층은 실리콘 질화물 층이고, 상기 게이트 절연층에 대향되게 설치되는 상기 제1 부분은 어닐링 후 도체의 특성을 유지하는; 방법.
  5. 제1항에 있어서,
    도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계는:
    상기 일부 반도체 산화물 패턴층과 연결되는 콘택 홀을 상기 유전체층 상에 형성하고;
    상기 콘택 홀을 통해 상기 일부 반도체 산화물 패턴층에 접촉되는 상기 소스 및 상기 드레인을 상기 유전체층 상에 형성하는 단계;를 포함하는 방법.
  6. 기판 상에 버퍼층을 증착하며 상기 버퍼층 상에 순차적으로 적층되는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층을 형성하며;
    상기 버퍼층 상에 상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층을 형성하며;
    어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링하며;
    도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계;를 포함하는 OLED 디스플레이 패널의 제조방법.
  7. 제6항에 있어서,
    상기 반도체 산화물 패턴층은 제1 부분 및 제1 부분에 인접한 제2부분을 포함하며, 상기 제1 부분은 상기 게이트 절연층에 대향되게 설치되고, 상기 제2 부분은 상기 실리콘 질화물 층에 접촉되며, 상기 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 일부 반도체 산화물 패턴층이 도체의 특성을 가지도록, 상기 유전체층을 어닐링 하는 단계는:
    상기 유전체층을 어닐링하며, 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 상기 질화규소층에 접촉되는 상기 제2 부분이 도체의 특성을 가지도록 하는 단계;를 포함하는 방법.
  8. 제7항에 있어서,
    상기 실리콘 질화물 층은 수소 원자를 포함하며, 상기 어닐링 공정에서, 상기 실리콘 질화물 층에 의해 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 도체의 특성을 가지도록 하는 단계는:
    어닐링 공정에서, 상기 실리콘 질화물 층의 수소 원자가 상기 반도체 산화물 패턴층으로 확산되어, 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 상기 수소 원자로 도핑되어 도체의 특성을 가지도록 하는 단계;를 포함하는 방법.
  9. 제8항에 있어서,
    상기 게이트 절연층은 실리콘 산화물 층이고, 상기 게이트 절연층에 대향되게 설치되는 상기 제1 부분은 어닐링 후 도체의 특성을 유지하는; 방법.
  10. 제6항에 있어서,
    상기 버퍼층은 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는； 방법.
  11. 제6항에 있어서,
    상기 게이트 절연층은 제3 부분 및 상기 제3 부분에 인접한 제4 부분을 포함하며, 상기 제3 부분은 상기 게이트 패턴층에 대향되게 설치되며, 상기 제4 부분은 상기 실리콘 질화물 층에 접촉되는； 방법.
  12. 제6항에 있어서,
    도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인을 형성하는 단계는:
    상기 일부 반도체 산화물 패턴층과 연결되는 콘택 홀을 상기 유전체층 상에 형성하고;
    상기 콘택 홀을 통해 상기 일부 반도체 산화물 패턴층에 접촉되는 상기 소스 및 상기 드레인을 상기 유전체층 상에 형성하는 단계;를 포함하는 방법.
  13. 기판 상에 증착되는 버퍼층 및 상기 버퍼층 상에 순차적으로 적층되는, 일부 반도체 산화물 패턴층이 도체의 특성을 가지는 반도체 산화물 패턴층, 게이트 절연층 및 게이트 패턴층;
    상기 반도체 산화물 패턴층, 상기 게이트 절연층 및 상기 게이트 패턴층을 커버하고, 상기 반도체 산화물 패턴층에 접촉되는 실리콘 질화물 층을 포함하는 유전체층;
    도체의 특성을 가지는 상기 일부 반도체 산화물 패턴층에 접촉되는 소스 및 드레인;을 포함하는 OLED 디스플레이 패널.
  14. 제13항에 있어서,
    상기 반도체 산화물 패턴층은 제1 부분 및 제1 부분에 인접한 제2부분을 포함하며, 상기 제1 부분은 상기 게이트 절연층에 대향되게 설치되고, 상기 제2 부분은 상기 실리콘 질화물 층에 접촉되어 도체의 특성을 가지는； 디스플레이 패널.
  15. 제14항에 있어서,
    상기 실리콘 질화물 층은 수소 원자를 포함하며, 상기 디스플레이 패널의 제조 과정에서, 상기 실리콘 질화물 층의 수소 원자는 상기 반도체 산화물 패턴층으로 확산되어, 상기 실리콘 질화물 층에 접촉되는 상기 제2 부분이 상기 수소 원자로 도핑되어 도체의 특성을 가지게 되는； 디스플레이 패널.

KR1020197035592A 2017-05-02 2017-05-27 Oled 디스플레이 패널 및 그 제조방법 KR20200003143A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710302087.1 2017-05-02
CN201710302087.1A CN107195583B (zh) 2017-05-02 2017-05-02 一种oled显示面板及其制备方法
PCT/CN2017/086234 WO2018201542A1 (zh) 2017-05-02 2017-05-27 一种oled显示面板及其制备方法

Publications (1)

Publication Number Publication Date
KR20200003143A true KR20200003143A (ko) 2020-01-08

Family

ID=59873702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035592A KR20200003143A (ko) 2017-05-02 2017-05-27 Oled 디스플레이 패널 및 그 제조방법

Country Status (5)

Country Link
EP (1) EP3621105A4 (ko)
JP (1) JP2020520557A (ko)
KR (1) KR20200003143A (ko)
CN (1) CN107195583B (ko)
WO (1) WO2018201542A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125751A1 (ko) 2019-12-16 2021-06-24 현대자동차주식회사 임의의 모양으로 분할되는 블록을 예측하는 방법 및 복호화 장치
KR20230067171A (ko) 2021-11-09 2023-05-16 서영대학교 산학협력단 차량용 ac 전원 발전 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616444B (zh) * 2018-12-03 2020-04-10 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113097289A (zh) * 2021-03-30 2021-07-09 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100515153C (zh) * 2004-10-12 2009-07-15 乐金显示有限公司 有机电致发光器件及其制造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR100776498B1 (ko) * 2006-06-09 2007-11-16 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR20120019017A (ko) * 2010-08-24 2012-03-06 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN104576682B (zh) * 2013-10-18 2018-03-06 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN103887324A (zh) * 2014-04-14 2014-06-25 友达光电股份有限公司 一种集成触控面板的有源矩阵有机发光二极管显示装置
US10002971B2 (en) * 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6333377B2 (ja) * 2014-07-16 2018-05-30 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
JP6425508B2 (ja) * 2014-11-25 2018-11-21 株式会社ジャパンディスプレイ 薄膜トランジスタ
KR20160114511A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021125751A1 (ko) 2019-12-16 2021-06-24 현대자동차주식회사 임의의 모양으로 분할되는 블록을 예측하는 방법 및 복호화 장치
KR20230067171A (ko) 2021-11-09 2023-05-16 서영대학교 산학협력단 차량용 ac 전원 발전 장치

Also Published As

Publication number Publication date
EP3621105A1 (en) 2020-03-11
EP3621105A4 (en) 2021-01-13
JP2020520557A (ja) 2020-07-09
CN107195583A (zh) 2017-09-22
CN107195583B (zh) 2019-08-02
WO2018201542A1 (zh) 2018-11-08

Similar Documents

Publication Publication Date Title
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
KR20200003143A (ko) Oled 디스플레이 패널 및 그 제조방법
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
CN107195641B (zh) 一种阵列基板及其制备方法、显示面板
US20150171224A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN104465783A (zh) 薄膜晶体管及其制造方法
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
CN108417580B (zh) 阵列基板及其制作方法和显示面板
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN110993610A (zh) 阵列基板及其制备方法、显示面板
CN107591413B (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
TW201310655A (zh) 半導體元件及其製作方法
CN109148535B (zh) 阵列基板及其制造方法、显示面板
WO2016155189A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102522595B1 (ko) 트랜지스터 패널 및 그 제조 방법
CN114883345A (zh) 驱动背板及其制备方法、显示面板
EP3605613A1 (en) Manufacturing method of tft panel, and tft panel
US20180323246A1 (en) Organic light-emitting diode display panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application