CN114883345A - 驱动背板及其制备方法、显示面板 - Google Patents

驱动背板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114883345A
CN114883345A CN202210487953.XA CN202210487953A CN114883345A CN 114883345 A CN114883345 A CN 114883345A CN 202210487953 A CN202210487953 A CN 202210487953A CN 114883345 A CN114883345 A CN 114883345A
Authority
CN
China
Prior art keywords
layer
channel
semiconductor layer
oxide semiconductor
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210487953.XA
Other languages
English (en)
Inventor
郑帅
宋志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210487953.XA priority Critical patent/CN114883345A/zh
Publication of CN114883345A publication Critical patent/CN114883345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种驱动背板及其制备方法、显示面板。驱动背板包括基底、氧化物半导体层、氧化铝层、氧化硅层、源极、漏极以及栅极。氧化物半导体层设置在基底上，且包括沟道和位于沟道相对两侧的源极接触部和漏极接触部；氧化铝层覆盖在氧化物半导体层的表面，氧化铝层中开设有开口，开口裸露出沟道；氧化硅层设置在氧化铝层远离氧化物半导体层的一侧，氧化硅层填充于开口，并与沟道的表面接触；源极和漏极设置在氧化硅层远离氧化铝层的一侧；栅极设置在氧化物半导体层靠近基底的一侧或氧化硅层靠近源极的一侧。本申请改善了现有驱动背板中的短沟道效应，实现了薄膜晶体管的小型化设计。

Description

驱动背板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种驱动背板及其制备方法、显示面板。
背景技术
随着OLED(Organic Light-Emitting Diode,有机发光二极管)显示技术的发展，将IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)应用于OLED背板已经处于显示行业的火热阶段。
IGZO具有较低的漏电流和比非晶硅(a-Si)更好的迁移率，故可作为薄膜晶体管器件中的半导体层材料。然而，在现有技术的导体化工艺中，通常会单独对半导体层的沟道两侧进行导体化处理。具体来说，在惰性气体下进行等离子体表面处理来夺取半导体层位于沟道两侧的部分中的氧，或者，利用现有膜层中的氢扩散至半导体层位于沟道两侧的部分中，从而实现沟道两侧的导体化。然而，在上述工艺路线中，导体化工艺中所用的惰性气体或者氢容易扩散至沟道内，导致沟道所在区域部分被导体化，其中，沟道的导体化长度可接近2微米，进而使得沟道长度无法做小，随着沟道长度的缩小，短沟道效应会越明显，从而限制了薄膜晶体管的小型化设计。
发明内容
本申请实施例提供一种驱动背板及其制备方法、显示面板，以改善现有驱动背板中的短沟道效应，实现薄膜晶体管的小型化设计。
本申请实施例提供一种驱动背板，其包括：
基底；
氧化物半导体层，设置在所述基底的一侧，所述氧化物半导体层包括沟道和位于所述沟道相对两侧的源极接触部和漏极接触部；
氧化铝层，覆盖在所述氧化物半导体层的表面，所述氧化铝层中开设有开口，所述开口裸露出所述沟道；
氧化硅层，设置在所述氧化铝层远离所述氧化物半导体层的一侧，所述氧化硅层填充于所述开口，并与所述沟道的表面接触；以及
源极和漏极，设置在所述氧化硅层远离所述氧化铝层的一侧，所述源极连接于所述源极接触部，所述漏极连接于所述漏极接触部；以及
栅极，设置在所述氧化物半导体层靠近所述基底的一侧或所述氧化硅层靠近所述源极的一侧。
可选的，在本申请的一些实施例中，自所述源极接触部朝向所述漏极接触部的方向，所述沟道的长度大于或等于所述开口的开口长度。
可选的，在本申请的一些实施例中，所述沟道的长度介于2微米至3微米的范围内。
可选的，在本申请的一些实施例中，所述栅极设置在所述氧化硅层靠近所述源极的一侧，所述栅极于所述基底所在平面的正投影覆盖所述沟道于所述基底所在平面的正投影，所述栅极的线宽小于或等于4微米。
可选的，在本申请的一些实施例中，所述驱动背板还包括金属氧化物阻隔层，所述金属氧化物阻隔层设置在所述氧化硅层和所述源极之间。
可选的，在本申请的一些实施例中，所述驱动背板还包括刻蚀阻挡层，所述刻蚀阻挡层设置在所述金属氧化物阻隔层和所述源极之间，所述刻蚀阻挡层于所述基底所在平面的正投影覆盖所述金属氧化物阻隔层于所述基底所在平面的正投影。
可选的，在本申请的一些实施例中，所述金属氧化物阻隔层的材料包括氧化铝，所述刻蚀阻挡层的材料包括氧化硅。
本申请实施例提供一种显示面板，其包括如前述任一实施例所述的驱动背板。
本申请实施例还提供一种驱动背板的制备方法，其包括以下步骤：
提供基底；
在所述基底的一侧形成氧化物半导体层，所述氧化物半导体层包括沟道区和位于所述沟道区相对两侧的源区和漏区；
在所述氧化物半导体层远离所述基底的一侧形成铝层，所述铝层覆盖所述沟道区、所述源区以及所述漏区；
对所述铝层进行热氧化处理，所述铝层形成为氧化铝层，所述铝层中的铝夺取所述氧化物半导体层中的氧，以使所述氧化物半导体层导体化，所述氧化物半导体层位于所述源区的部分形成为源极接触部，所述氧化物半导体层位于所述漏区的部分形成为漏极接触部；
对所述氧化铝层进行图案化处理，以形成裸露出所述沟道区的开口；
在所述氧化铝层远离所述氧化物半导体层的一侧形成氧化硅层，所述氧化硅层填充于所述开口；以及
在所述氧化硅层远离所述氧化铝层的一侧形成源极和漏极，所述源极连接于所述源极接触部，所述漏极连接于所述漏极接触部；
其中，在所述氧化硅层远离所述氧化铝层的一侧形成源极和漏极的步骤之前或之后，对所述氧化硅层进行退火处理，所述氧化硅层中的氧扩散至所述氧化物半导体层中，以使所述氧化物半导体层半导体化，所述氧化物半导体层位于所述沟道区的部分形成为沟道。
可选的，在本申请的一些实施例中，自所述源极接触部朝向所述漏极接触部的方向，所述沟道的长度大于或等于所述开口的开口长度，所述沟道的长度介于2微米至3微米的范围内。
本申请提供一种驱动背板及其制备方法、显示面板。其中，本申请提供的驱动背板通过在氧化物半导体层的表面形成氧化铝层，一方面，在形成氧化铝层的同时即可实现氧化物半导体层的导体化，进而得到源极接触部和漏极接触部；另一方面，在对氧化物半导体层进行局部半导体化的工艺中，由于氧化铝层覆盖源极接触部和漏极接触部，氧化铝层的阻隔作用可以确保氧化硅层中的氧仅扩散至沟道内，进而不会出现氧向源极接触部和漏极接触部扩散的情况，从而能够避免短沟道效应的发生，进而在曝光机精度一定的情况下，能够缩小沟道的长度，进而有利于缩小薄膜晶体管的尺寸，实现薄膜晶体管的小型化设计，以提高显示产品的分辨率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的驱动背板的结构示意图。
图2是本申请第二实施例提供的驱动背板的结构示意图。
图3是本申请第三实施例提供的驱动背板的结构示意图。
图4是本申请第四实施例提供的驱动背板的结构示意图。
图5是本申请提供的一对比例和一实施例中氮化硅层中的氢的扩散量随温度的变化曲线图。
图6是本申请第五实施例提供的驱动背板的结构示意图。
图7是本申请第六实施例提供的驱动背板的结构示意图。
图8是本申请提供的显示面板的结构示意图。
图9是本申请实施例提供的驱动背板的制备方法的流程示意图。
图10A至图10H是图9所示的驱动背板的制备方法中各步骤依次得到的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请提供一种驱动背板及其制备方法、显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1，本申请第一实施例提供一种驱动背板100，其包括基底10、氧化物半导体层11、氧化铝层12、栅极绝缘层13、栅极14、介电绝缘层15、源极16以及漏极17。其中，氧化物半导体层11、栅极14、源极16以及漏极17构成薄膜晶体管(图中未示出)。
具体的，基底10可以为刚性基底，如可以为玻璃基底；或者，基底10也可以为柔性基底，如可以为聚酰亚胺基底，本申请对基底10的材质不作具体限定。
氧化物半导体层11设置在基底10的一侧。具体的，氧化物半导体层11的材料包括IGZO、IGZTO、IGTO、IZTO、ITO和IZO中的一种或多种。在本实施例中，氧化物半导体层11的材料为IGZO。其中，氧化物半导体层11包括沟道111和位于沟道111相对两侧的源极接触部112和漏极接触部113。
氧化铝层12覆盖在氧化物半导体层11的表面。氧化铝层12中开设有开口121、第一过孔122以及第二过孔123。开口121裸露出沟道111。第一过孔122裸露出源极接触部112。第二过孔123裸露出漏极接触部113。在本实施例中，氧化铝层12整面设置。由于氧化铝层12具有良好的致密性，因此，上述设置可以最大化氧化铝层12的水氧阻隔作用，避免外界或者其他膜层中的氢扩散至氧化物半导体层11中，进而有利于提高薄膜晶体管的稳定性。
其中，氧化铝层12的厚度可以为10微米-50微米。在一些具体实施方式中，氧化铝层12的厚度可以为10微米、20微米、25微米、30微米、40微米、45微米或50微米。
在本实施例中，氧化铝层12和氧化物半导体层11的制备工艺可以包括以下步骤：首先，在氧化物半导体层11的表面形成铝层，然后，通过对铝层进行热氧化处理，铝层中的铝氧化形成氧化铝，进而形成氧化铝层12，同时，由于铝层中的铝会夺取氧化物半导体层11中的氧，因而可以实现氧化物半导体层11的导体化，从而形成导体化的源极接触部112和导体化的漏极接触部113。
栅极绝缘层13设置在氧化铝层12远离氧化物半导体层11的一侧。在本实施例中，栅极绝缘层13为氧化硅层。氧化硅层填充于开口121，并与沟道111的表面接触。在上述设置下，在驱动背板100的制备工艺中，当对氧化硅层和氧化物半导体层11等膜层所在体系进行退火处理时，氧化硅层中的氧会扩散至氧化物半导体层11中，因而可以实现氧化物半导体层11的局部半导体化，从而形成半导体化的沟道111。其中，氧化硅层自开口121的周缘延伸至开口121内，以提高氧的扩散效率。
本实施例通过在氧化物半导体层11的表面形成氧化铝层12，一方面，在形成氧化铝层12的同时即可实现氧化物半导体层11的导体化，进而得到源极接触部112和漏极接触部113；另一方面，在对氧化物半导体层11进行局部半导体化的工艺中，由于氧化铝层12覆盖源极接触部112和漏极接触部113，氧化铝层12的阻隔作用可以确保氧化硅层中的氧仅扩散至沟道111内，进而不会出现氧向源极接触部112和漏极接触部113扩散的情况，从而能够避免短沟道111效应的发生，进而在曝光机精度一定的情况下，能够缩小沟道111的长度，进而有利于缩小薄膜晶体管的尺寸，实现薄膜晶体管的小型化设计，以提高显示产品的分辨率。
其中，自源极接触部112朝向漏极接触部113的方向，沟道111的长度大于或等于开口121的开口121长度。在本实施例中，自源极接触部112朝向漏极接触部113的方向，沟道111的长度等于开口121的开口121长度。在上述设置下，当曝光机精度一定时，通过控制开口121的开口121长度即可实现对沟道111长度的控制，进而能够实现沟道111长度的可控性。
具体的，在本实施例中，沟道111的长度可以减小至4微米以下。具体的，沟道111的长度介于2微米至3微米的范围内。在一些具体实施方式中，沟道111的长度可以为2微米、2.1微米、2.2微米、2.3微米、2.4微米、2.5微米、2.6微米、2.7微米、2.8微米、2.9微米或3微米。
栅极14设置在栅极绝缘层13远离氧化铝层12的一侧。在本实施例中，栅极14于基底10所在平面的正投影覆盖沟道111于基底10所在平面的正投影。其中，栅极14的线宽小于或等于4微米。由于本实施例缩小了沟道111的长度，因此，在栅极14的线宽设计中，可以相应缩小栅极14的线宽，进而能够进一步缩小薄膜晶体管的尺寸，节省薄膜晶体管的占用空间，从而有利于提高显示产品的开口121率，以进一步提高显示产品的分辨率。
其中，栅极14的材料可以包括钼、钛或铜等金属，或者，也可以包括由上述至少两种金属组成的合金。需要说明的是，栅极14可以为单层结构、双层结构或多层结构，本实施例仅示意出了栅极14为单层结构时的情况，但并不能理解为对本申请的限制。
介电绝缘层15设置在栅极14远离栅极绝缘层13的一侧。介电绝缘层15覆盖栅极14和氧化铝层12。其中，介电绝缘层15的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，介电绝缘层15的材料为氧化硅，以避免使用氮化硅或氮氧化硅时引入氢而影响到薄膜晶体管的稳定性。
源极16和漏极17设置在介电绝缘层15远离栅极14的一侧。源极16依次通过介电绝缘层15中的过孔(图中未标识)和第一过孔122连接于源极接触部112。漏极17依次通过介电绝缘层15中的过孔(图中未标识)和第二过孔123连接于漏极接触部113。
进一步的，在本实施例中，驱动背板100还包括遮光电极18、缓冲层19、钝化层20、连接电极21以及平坦化层22。
具体的，缓冲层19位于氧化物半导体层11靠近基底10的一侧。缓冲层19的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
遮光电极18设置在基底10和缓冲层19之间。遮光电极18的材料可以包括钼、钛或铜等金属，或者，也可以包括由上述至少两种金属组成的合金。需要说明的是，遮光电极18可以为单层结构、双层结构或多层结构，本实施例仅示意出了遮光电极18为单层结构时的情况，但并不能理解为对本申请的限制。
钝化层20设置在漏极17远离介电绝缘层15的一侧。钝化层20的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
连接电极21设置在钝化层20远离漏极17的一侧。连接电极21通过钝化层20中的过孔(图中未标识)与漏极17连接。其中，连接电极21的材料可以为氧化铟锡、氧化铟锌等透明导电氧化物。
平坦化层22设置在连接电极21远离钝化层20的一侧。平坦化层22中开设有裸露出连接电极21的开口121(图中未标识)。
请参照图2，本申请第二实施例提供一种驱动背板200。本申请第二实施例提供的驱动背板200与第一实施例的不同之处在于：栅极14设置在氧化物半导体层11靠近基底10的一侧，介电绝缘层15为氧化硅层，氧化硅层整面设置在氧化铝层12的表面，驱动背板200中省去遮光电极18和缓冲层19。也即，在本实施例中，薄膜晶体管为底栅型的薄膜晶体管。
请参照图3，本申请第三实施例提供一种驱动背板300。本申请第三实施例提供的驱动背板300与第一实施例的不同之处在于：氧化铝层12仅设置在薄膜晶体管所在区域，具体的，氧化铝层12除了覆盖源极接触部112的上表面和漏极接触部113的上表面之后，仅覆盖源极接触部112的侧表面和漏极接触部113的侧表面。
请参照图4，本申请第四实施例提供一种驱动背板400。本申请第四实施例提供的驱动背板400与第一实施例的不同之处在于：驱动背板400还包括金属氧化物阻隔层23，金属氧化物阻隔层23设置在介电绝缘层15和源极16之间。
在本实施例中，金属氧化物阻隔层23用于阻隔氢和氧。具体的，一方面，金属氧化物阻隔层23的设置可以避免环境中的氢或者其他膜层中的氢扩散至沟道111内，进而能够提高薄膜晶体管的稳定性；另一方面，在驱动背板400的制备工艺中，当对驱动背板400中的相关膜层如栅极绝缘层13和介电绝缘层15进行退火处理时，利用金属氧化物阻隔层23对氧的阻挡作用，能够避免栅极绝缘层13中的氧和介电绝缘层15中的氧向背离沟道111的方向扩散，从而在栅极绝缘层13中的含氧量和介电绝缘层15中的含氧量一定时，通过氧向背离沟道111的方向的扩散几率，能够提高氧朝向沟道111的方向的扩散几率，进而有助于提高沟道111的半导体化效率，以提高沟道111的电阻，降低载流子浓度，从而能够提高薄膜晶体管的电学性能。
其中，金属氧化物阻隔层23整面设置，以最大化其阻隔效果。具体的，金属氧化物阻隔层23的材料可以包括氧化铝、氧化钼或氧化锆中的一种或多种。在本实施例中，金属氧化物阻隔层23的材料为氧化铝，利用氧化铝具有良好致密性的特性，可以显著提高金属氧化物阻隔层23对氢和氧的阻隔效果。
当金属氧化物阻隔层23的材料为氧化铝时，为了证明金属氧化物阻隔层23对氢的阻隔性能，如图5所示，本申请测定了设置金属氧化物阻隔层23前后的氢的扩散量。具体来说，本申请提供一对比例和一实施例，在对比例中，提供一玻璃基板和设置在玻璃基板上的氮化硅层，测定氮化硅层上方无金属氧化物阻隔层23时的氢的扩散量随温度的变化曲线A。在实施例中，提供一玻璃基板和依次设置在玻璃基板上的氮化硅层和金属氧化物阻隔层23，测定氮化硅层上方有金属氧化物阻隔层23时的氢的扩散量随温度的变化曲线B。由图5可知，当设置金属氧化物阻隔层23之后，随着温度的升高，氢的扩散量明显降低，也即，本实施例通过设置金属氧化物阻隔层23，能够对氢起到良好的阻隔作用。
请参照图6，本申请第五实施例提供一种驱动背板500。本申请第五实施例提供的驱动背板500与第四实施例的不同之处在于：驱动背板500还包括刻蚀阻挡层24，刻蚀阻挡层24设置在金属氧化物阻隔层23和源极16之间，刻蚀阻挡层24于基底10所在平面的正投影覆盖金属氧化物阻隔层23于基底10所在平面的正投影。
可以理解的是，在源极16和漏极17的制备工艺中，通常需要使用蚀刻工艺来实现源极16和漏极17的图案化。本实施例通过在金属氧化物阻隔层23和源极16之间设置刻蚀阻挡层24，利用刻蚀阻挡层24的保护作用，能够避免上述蚀刻工艺中所用的蚀刻液对金属氧化物阻隔层23造成损伤，以进一步提高金属氧化物阻隔层23的阻隔效果。
在本实施例中，刻蚀阻挡层24整面设置在金属氧化物阻隔层23的表面，以最大化刻蚀阻挡层24的保护作用。具体的，刻蚀阻挡层24的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，刻蚀阻挡层24的材料为氧化硅，以避免使用氮化硅或氮氧化硅时引入氢而影响到薄膜晶体管的稳定性。
请参照图7，本申请第六实施例提供一种驱动背板600。本申请第六实施例提供的驱动背板600与第一实施例的不同之处在于：驱动背板600还包括金属氧化物阻隔层23，金属氧化物阻隔层23设置在钝化层20和平坦化层22之间。
在本实施例中，钝化层20的材料为氧化硅，以避免使用氮化硅或氮氧化硅时引入氢而影响到薄膜晶体管的稳定性。
其中，金属氧化物阻隔层23用于阻隔氢和氧。具体的，一方面，金属氧化物阻隔层23的设置可以避免环境中的氢或者其他膜层中的氢扩散至沟道111内，进而能够提高薄膜晶体管的稳定性；另一方面，在驱动背板600的制备工艺中，当对驱动背板600中的相关膜层如栅极绝缘层13、介电绝缘层15以及钝化层20进行退火处理时，利用金属氧化物阻隔层23对氧的阻挡作用，能够避免上述三个膜层中的氧向背离沟道111的方向扩散，从而在含氧量一定时，通过降低氧向背离沟道111的方向的扩散几率，能够提高氧朝向沟道111的方向的扩散几率，进而有助于提高沟道111的半导体化效率，以提高沟道111的电阻，降低载流子浓度，从而能够提高薄膜晶体管的电学性能。
其中，金属氧化物阻隔层23整面设置，以最大化其阻隔效果。具体的，金属氧化物阻隔层23的材料可以包括氧化铝、氧化钼或氧化锆中的一种或多种。在本实施例中，金属氧化物阻隔层23的材料为氧化铝，利用氧化铝具有良好致密性的特性，可以显著提高金属氧化物阻隔层23对氢和氧的阻隔效果。
请参照图8，本申请还提供一种显示面板1000。显示面板1000包括驱动背板101和设置在驱动背板101上的发光层102。具体的，显示面板1000可以为液晶显示面板、有机发光二极管显示面板、迷你型发光二极管显示面板或微型发光二极管显示面板。其中，当显示面板1000为液晶显示面板时，驱动基板101可以为阵列基板，和/或，驱动基板101可以直接用于背光模组中以驱动背光源发光。
其中，驱动背板101可以为前述任一实施例所述的驱动背板，驱动背板的具体结构可以参照前述实施例的描述，在此不再赘述。
请参照图9，本申请提供一种驱动背板的制备方法，其包括以下步骤：
101：提供基底；
102：在基底的一侧形成氧化物半导体层，氧化物半导体层包括沟道区和位于沟道区相对两侧的源区和漏区；
103：在氧化物半导体层远离基底的一侧形成铝层，铝层覆盖沟道区、源区以及漏区；
104：对铝层进行热氧化处理，铝层形成为氧化铝层，铝层中的铝夺取氧化物半导体层中的氧，以使氧化物半导体层导体化，氧化物半导体层位于源区的部分形成为源极接触部，氧化物半导体层位于漏区的部分形成为漏极接触部；
105：对氧化铝层进行图案化处理，以形成裸露出沟道区的开口；
106：在氧化铝层远离氧化物半导体层的一侧形成氧化硅层，氧化硅层填充于开口；以及
107：在氧化硅层远离氧化铝层的一侧形成源极和漏极，源极连接于源极接触部，漏极连接于漏极接触部；
其中，在氧化硅层远离氧化铝层的一侧形成源极和漏极的步骤之前或之后，对氧化硅层进行退火处理，氧化硅层中的氧扩散至氧化物半导体层中，以使氧化物半导体层半导体化，氧化物半导体层位于沟道区的部分形成为沟道。
由此，在本实施例提供的驱动背板的制备方法中，在氧化物半导体层远离基底的一侧形成铝层之后，首先，通过对铝层进行热氧化处理，在形成氧化铝层的同时实现氧化物半导体层的导体化，进而得到源极接触部和漏极接触部；接着，通过对氧化硅层进行退火处理，氧化硅层中的氧扩散至氧化物半导体层中，以使氧化物半导体层局部半导体化，进而形成沟道。其中，在对氧化物半导体层进行局部半导体化的工艺中，由于氧化铝层覆盖源极接触部和漏极接触部，氧化铝层的阻隔作用可以确保氧化硅层中的氧仅扩散至沟道内，进而不会出现氧向源极接触部和漏极接触部扩散的情况，从而能够避免短沟道效应的发生，进而在曝光机精度一定的情况下，能够缩小沟道的长度，进而有利于缩小薄膜晶体管的尺寸，实现薄膜晶体管的小型化设计，以提高显示产品的分辨率。
请一并参照图9、图10A至图10H，下面通过具体示例对本申请提供的驱动背板的制备方法进行详细的阐述。需要说明的是，本申请示例仅以前述第五实施例提供的驱动背板500的制备方法为例进行说明，但并不能理解为对本申请的限制。
201：提供基底10，如图10A所示。
具体的，基底10可以为刚性基底，如可以为玻璃基底；或者，基底10也可以为柔性基底，如可以为聚酰亚胺基底，本申请对基底10的材质不作具体限定。
需要说明的是，步骤201还包括在基底10上依次形成遮光电极18和缓冲层19的步骤，在此不再赘述。
202：在基底10的一侧形成氧化物半导体层11，氧化物半导体层11包括沟道区11a和位于沟道区11a相对两侧的源区11b和漏区11c，如图10B所示。
具体的，氧化物半导体层11的材料包括IGZO、IGZTO、IGTO、IZTO、ITO和IZO中的一种或多种。在本实施例中，氧化物半导体层11的材料为IGZO，采用物理气相沉积工艺形成氧化物半导体层11。
203：在氧化物半导体层11远离基底10的一侧形成铝层12a，铝层12a覆盖沟道区11a、源区11b以及漏区11c，如图10C所示。
具体的，采用物理气相沉积工艺形成铝层12a。
204：对铝层12a进行热氧化处理，铝层12a形成为氧化铝层12，铝层12a中的铝夺取氧化物半导体层11中的氧，以使氧化物半导体层11导体化，氧化物半导体层11位于源区11b的部分形成为源极接触部112，氧化物半导体层11位于漏区11c的部分形成为漏极接触部113，如图10D所示。
205：对氧化铝层12进行图案化处理，以形成裸露出沟道区11a的开口121，如图10E所示。
206：在氧化铝层12远离氧化物半导体层11的一侧形成栅极绝缘层13，栅极绝缘层13填充于开口121，如图10F所示。
其中，栅极绝缘层13为氧化硅层。在步骤206之后，还包括依次在栅极绝缘层13上形成栅极14、介电绝缘层15、金属氧化物阻隔层23以及刻蚀阻挡层24的步骤，在此不再赘述。
207：对栅极绝缘层13进行退火处理，栅极绝缘层13中的氧扩散至氧化物半导体层11中，以使氧化物半导体层11半导体化，氧化物半导体层11位于沟道区11a的部分形成为沟道111，如图10G所示。
具体的，对前述步骤形成的结构所在体系进行退火处理，栅极绝缘层13中的氧会扩散至沟道区11a，以提高氧化物半导体层11位于沟道区11a的部分的电阻，进而实现沟道区11a的半导体化，从而形成沟道111。其中，在洁净的干燥空气中进行退火处理，退火温度为250℃-350℃，退火时间为1h。
208：在栅极绝缘层13远离氧化铝层12的一侧形成源极16和漏极17，源极16连接于源极接触部112，漏极17连接于漏极接触部113，如图10H所示。
需要说明的是，在一些实施例中，步骤207还可以在形成源极16和漏极17的步骤之后形成，在此不再赘述。
在步骤208之后，还包括依次在源极16和漏极17上形成钝化层20、连接电极21以及平坦化层22的步骤，以形成如图10H所示的结构，相关制备方法均为现有技术，在此不再赘述。
以上对本申请实施例所提供的一种驱动背板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种驱动背板，其特征在于，包括：
基底；
氧化物半导体层，设置在所述基底的一侧，所述氧化物半导体层包括沟道和位于所述沟道相对两侧的源极接触部和漏极接触部；
氧化铝层，覆盖在所述氧化物半导体层的表面，所述氧化铝层中开设有开口，所述开口裸露出所述沟道；
氧化硅层，设置在所述氧化铝层远离所述氧化物半导体层的一侧，所述氧化硅层填充于所述开口，并与所述沟道的表面接触；以及
源极和漏极，设置在所述氧化硅层远离所述氧化铝层的一侧，所述源极连接于所述源极接触部，所述漏极连接于所述漏极接触部；以及
栅极，设置在所述氧化物半导体层靠近所述基底的一侧或所述氧化硅层靠近所述源极的一侧。
2.根据权利要求1所述的驱动背板，其特征在于，自所述源极接触部朝向所述漏极接触部的方向，所述沟道的长度大于或等于所述开口的开口长度。
3.根据权利要求2所述的驱动背板，其特征在于，所述沟道的长度介于2微米至3微米的范围内。
4.根据权利要求3所述的驱动背板，其特征在于，所述栅极设置在所述氧化硅层靠近所述源极的一侧，所述栅极于所述基底所在平面的正投影覆盖所述沟道于所述基底所在平面的正投影，所述栅极的线宽小于或等于4微米。
5.根据权利要求2所述的驱动背板，其特征在于，所述驱动背板还包括金属氧化物阻隔层，所述金属氧化物阻隔层设置在所述氧化硅层和所述源极之间。
6.根据权利要求5所述的驱动背板，其特征在于，所述驱动背板还包括刻蚀阻挡层，所述刻蚀阻挡层设置在所述金属氧化物阻隔层和所述源极之间，所述刻蚀阻挡层于所述基底所在平面的正投影覆盖所述金属氧化物阻隔层于所述基底所在平面的正投影。
7.根据权利要求6所述的驱动背板，其特征在于，所述金属氧化物阻隔层的材料包括氧化铝，所述刻蚀阻挡层的材料包括氧化硅。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的驱动背板。
9.一种驱动背板的制备方法，其特征在于，包括以下步骤：
提供基底；
在所述基底的一侧形成氧化物半导体层，所述氧化物半导体层包括沟道区和位于所述沟道区相对两侧的源区和漏区；
在所述氧化物半导体层远离所述基底的一侧形成铝层，所述铝层覆盖所述沟道区、所述源区以及所述漏区；
对所述铝层进行热氧化处理，所述铝层形成为氧化铝层，所述铝层中的铝夺取所述氧化物半导体层中的氧，以使所述氧化物半导体层导体化，所述氧化物半导体层位于所述源区的部分形成为源极接触部，所述氧化物半导体层位于所述漏区的部分形成为漏极接触部；
对所述氧化铝层进行图案化处理，以形成裸露出所述沟道区的开口；
在所述氧化铝层远离所述氧化物半导体层的一侧形成氧化硅层，所述氧化硅层填充于所述开口；以及
在所述氧化硅层远离所述氧化铝层的一侧形成源极和漏极，所述源极连接于所述源极接触部，所述漏极连接于所述漏极接触部；
其中，在所述氧化硅层远离所述氧化铝层的一侧形成源极和漏极的步骤之前或之后，对所述氧化硅层进行退火处理，所述氧化硅层中的氧扩散至所述氧化物半导体层中，以使所述氧化物半导体层半导体化，所述氧化物半导体层位于所述沟道区的部分形成为沟道。
10.根据权利要求9所述的驱动背板的制备方法，其特征在于，自所述源极接触部朝向所述漏极接触部的方向，所述沟道的长度大于或等于所述开口的开口长度，所述沟道的长度介于2微米至3微米的范围内。
CN202210487953.XA 2022-05-06 2022-05-06 驱动背板及其制备方法、显示面板 Pending CN114883345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210487953.XA CN114883345A (zh) 2022-05-06 2022-05-06 驱动背板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210487953.XA CN114883345A (zh) 2022-05-06 2022-05-06 驱动背板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN114883345A true CN114883345A (zh) 2022-08-09

Family

ID=82674583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210487953.XA Pending CN114883345A (zh) 2022-05-06 2022-05-06 驱动背板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN114883345A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544245A (zh) * 2023-06-29 2023-08-04 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544245A (zh) * 2023-06-29 2023-08-04 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板
CN116544245B (zh) * 2023-06-29 2023-09-22 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
CN107195641B (zh) 一种阵列基板及其制备方法、显示面板
CN103456793A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20230095169A1 (en) Thin film transistor substrate, manufacturing method thereof, and display panel
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
EP3621105A1 (en) Oled display panel and method for manufacturing same
CN111682034A (zh) 阵列基板及其制备方法、显示装置
CN113345837A (zh) 一种显示面板的制作方法及显示面板
CN110993610A (zh) 阵列基板及其制备方法、显示面板
US11489052B2 (en) Thin film transistor, manufacturing method of thin film transistor and display device
US20240030350A1 (en) Driving substrate, preparation method thereof, and display panel
CN109148535B (zh) 阵列基板及其制造方法、显示面板
CN114883345A (zh) 驱动背板及其制备方法、显示面板
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN107464848B (zh) 底栅氧化物半导体薄膜晶体管及其制备方法
CN114937701A (zh) 阵列基板及其制作方法、显示面板
CN112271189B (zh) 一种显示基板及其制作方法和显示装置
US10283533B2 (en) Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof
US20180323246A1 (en) Organic light-emitting diode display panel and manufacturing method thereof
TWI814636B (zh) 主動元件基板
US20240072068A1 (en) Array substrate, manufacturing method thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination