CN116544245A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN116544245A
CN116544245A CN202310777179.0A CN202310777179A CN116544245A CN 116544245 A CN116544245 A CN 116544245A CN 202310777179 A CN202310777179 A CN 202310777179A CN 116544245 A CN116544245 A CN 116544245A
Authority
CN
China
Prior art keywords
gate
layer
insulating layer
array substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310777179.0A
Other languages
English (en)
Other versions
CN116544245B (zh
Inventor
周秀峰
袁鑫
陈晨
王海亮
叶利丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Mianyang HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Mianyang HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Mianyang HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202310777179.0A priority Critical patent/CN116544245B/zh
Publication of CN116544245A publication Critical patent/CN116544245A/zh
Application granted granted Critical
Publication of CN116544245B publication Critical patent/CN116544245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请属于显示面板技术领域，提出一种阵列基板及其制备方法、显示面板，其中，阵列基板包括层叠设置的衬底基板、缓冲层、有源层、栅极绝缘层、栅极、层间绝缘层、源极和漏极，通过将栅极绝缘层作为有源层的导体化掩膜，并通过调整栅极与栅极绝缘层的宽度，使得沟道区与栅极之间的宽度差值在预设范围内，可以有效改善沟道区的扩散现象引起的宽度差值过大问题，能够同时满足薄膜晶体管的开关特性要求和显示面板的清晰度要求。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请属于显示面板技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管（Thin Film Transistor，TFT）是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置应用在如液晶显示装置（Liquid Crystal Display，LCD）、有机电激光显示装置（Organic Light EmittingDisplay，OLED)）等显示装置中。
其中，在玻璃基板或塑料基板上制作薄膜晶体管时，通常采用栅极作为有源层的导体化掩膜形成对应的沟道区，但是，由于不同的导体化工艺均存在扩散现象，导致实际的沟道区的宽度比栅极的宽度小，由于显示面板的清晰度要求，需要尽可能压缩薄膜晶体管的尺寸，如果沟道区的宽度与栅极的宽度之间的差值过大，将导致短沟道的薄膜晶体管失去开关特性，因此，差值需要尽量小，但由于扩散效应，差值大小无法保证，最终无法兼顾开关特性要求。
发明内容
本申请的目的在于提供一种阵列基板，旨在解决传统的阵列基板在满足清晰度要求时无法兼顾开关特性要求的问题。
本申请实施例的第一方面提供一种阵列基板，包括：
衬底基板；
在所述衬底基板上依次层叠设置的缓冲层、有源层、栅极绝缘层和栅极，所述有源层为氧化半导体层，所述栅极位于所述栅极绝缘层的正投影内，所述栅极绝缘层为所述有源层的导体化掩膜，所述有源层包括位于所述栅极绝缘层的正投影内的沟道区以及位于所述沟道区两侧的源漏极接触区，所述沟道区还位于所述栅极的正投影内，所述源漏极接触区为导体；
在所述缓冲层上形成的层间绝缘层，所述层间绝缘层覆盖所述栅极、所述有源层和所述栅极绝缘层，所述层间绝缘层上设置有分别对应于所述源漏极接触区上方的两个第一通孔；
在所述层间绝缘层上设置的源极和漏极，所述源极和所述漏极通过两个所述第一通孔分别连接至两个所述源漏极接触区；
其中，沿第一方向上，所述栅极的边缘与所述沟道区的边缘之间的距离关系为：
ΔL＜(1/5)*Lgate；
ΔL表示所述栅极的边缘与所述沟道区的边缘之间的距离，Lgate表示沿所述第一方向上所述栅极的延伸宽度，所述第一方向为所述沟道区宽度的延伸方向。
可选地，在所述有源层上依次对所述栅极绝缘层和所述栅极进行沉积、曝光显影以及刻蚀，形成沿所述第一方向上具有预设延伸宽度的所述栅极绝缘层和具有预设延伸宽度的所述栅极；
其中，沿所述第一方向上，所述栅极绝缘层的边缘与所述栅极的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate。
可选地，所述层间绝缘层上还设置有对应于所述栅极的第二通孔；
所述阵列基板还包括在所述层间绝缘层上设置的光阻层，所述光阻层通过所述第二通孔与所述栅极连接，所述光阻层为导体，所述源极、所述光阻层和所述漏极沿所述第一方向上依次设置于所述层间绝缘层的表面；
所述栅极绝缘层位于所述光阻层的正投影内。
可选地，所述阵列基板还包括：
金属层，所述金属层位于所述衬底基板和所述缓冲层之间，所述缓冲层覆盖于所述金属层，所述金属层的延伸方向与所述光阻层的延伸方向交叉，且沿所述第一方向上，所述金属层与所述栅极无重叠；
多条第一走线结构和多条第二走线结构，多条所述第一走线结构沿第二方向排布于所述阵列基板上，多条所述第二走线结构沿第三方向排布于所述阵列基板上，所述第二方向与所述第三方向交叉；
所述第一走线结构通过所述光阻层走线；
所述第二走线结构通过所述金属层走线。
本申请实施例的第二方面提供一种阵列基板的制备方法，包括：
在衬底基板上依次沉积形成缓冲层、有源层、栅极绝缘层和栅极，所述有源层为氧化半导体层，所述栅极位于所述栅极绝缘层的正投影内；
以所述栅极绝缘层为掩膜对所述有源层进行导体化，形成位于所述栅极绝缘层的正投影内的沟道区以及位于所述沟道区两侧的源漏极接触区，所述沟道区还位于所述栅极的正投影内，所述源漏极接触区为导体；
沉积层间绝缘层，所述层间绝缘层覆盖所述缓冲层、所述栅极、所述有源层和所述栅极绝缘层，在所述层间绝缘层上曝光显影形成直达至所述源漏极接触区表面的两个第一通孔；
在所述层间绝缘层上和两个所述第一通孔内沉积源极和漏极；
其中，沿第一方向上，所述栅极的边缘与所述沟道区的边缘之间的距离关系为：
ΔL＜(1/5)*Lgate；
ΔL表示所述栅极的边缘与所述沟道区的边缘之间的距离，Lgate表示沿所述第一方向上所述栅极的延伸宽度，所述第一方向为所述沟道区宽度的延伸方向。
可选地，沿所述第一方向上，所述栅极绝缘层的边缘与所述栅极的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate。
可选地，所述阵列基板的制备方法还包括：
在所述层间绝缘层上曝光显影形成直达至所述栅极表面的第二通孔；
在所述层间绝缘层上和所述第二通孔内沉积形成光阻层，所述光阻层为导体，所述源极、所述光阻层和所述漏极沿所述第一方向上依次设置于所述层间绝缘层的表面；
所述栅极绝缘层位于所述光阻层的正投影内。
可选地，所述阵列基板的制备方法还包括：
在所述衬底基板上沉积金属层，所述金属层位于所述衬底基板和所述缓冲层之间，所述缓冲层覆盖于所述金属层，所述金属层的延伸方向与所述光阻层的延伸方向交叉，且沿所述第一方向上，所述金属层与所述栅极无重叠；
设置多条第一走线结构和多条第二走线结构，多条所述第一走线结构沿第二方向排布于所述阵列基板上，多条所述第二走线结构沿第三方向排布于所述阵列基板上，所述第一走线结构通过所述光阻层走线，所述第二走线结构通过所述金属层走线，所述第二方向与所述第三方向交叉。
可选地，所述在衬底基板上依次沉积形成缓冲层、有源层、栅极绝缘层和栅极的步骤具体包括：
在所述衬底基板上依次沉积形成所述缓冲层和有源层；
在所述有源层上依次通过沉积、曝光显影以及刻蚀所述栅极绝缘层和所述栅极，形成沿所述第一方向上具有预设延伸宽度的所述栅极绝缘层和具有预设延伸宽度的所述栅极。
本申请实施例的第三方面提供一种显示面板，包括OLED器件和阵列基板，所述OLED器件叠设于所述阵列基板的上方，所述阵列基板为本申请实施例的第一方面提供的阵列基板或者基于本申请实施例的第二方面提供的制备方法制备的阵列基板。
本申请实施例的第一方面提供一种阵列基板，包括层叠设置的衬底基板、缓冲层、有源层、栅极绝缘层、栅极、层间绝缘层、源极和漏极，通过将栅极绝缘层作为有源层的导体化掩膜，并通过调整栅极与栅极绝缘层之间的宽度，使得沟道区与栅极之间的宽度差值在预设范围内，可以有效改善沟道区的扩散现象引起的宽度差值过大问题，能够同时满足薄膜晶体管的开关特性要求和显示面板的清晰度要求。
可以理解的是，上述第二方面和第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
图1为本申请实施例一提供的阵列基板的第一种结构示意图；
图2为本申请实施例一提供的阵列基板的第二种结构示意图；
图3为本申请实施例二和实施例七提供的显示面板的结构示意图；
图4为本申请实施例二提供的阵列基板的结构示意图；
图5为本申请实施例三提供的子像素结构示意图；
图6为本申请实施例三提供的子像素的时序示意图；
图7为本申请实施例三提供的阵列基板的第一种结构示意图；
图8为本申请实施例三提供的阵列基板的第二种结构示意图；
图9为本申请实施例三提供的阵列基板的第三种结构示意图；
图10为本申请实施例四提供的阵列基板的制备方法的流程示意图；
图11为本申请实施例四提供的步骤S10的流程示意图；
图12为本申请实施例四提供的步骤S10对应的结构示意图；
图13为本申请实施例四提供的步骤S20对应的结构示意图；
图14为本申请实施例五提供的阵列基板的制备方法的流程示意图；
图15为本申请实施例五提供的步骤S50对应的结构示意图；
图16为本申请实施例六提供的阵列基板的制备方法的流程示意图。
其中，图中各附图标记为：
1-第二基板；
2-OLED器件；
3-第一基板；
10-阵列基板，11-衬底基板，12-缓冲层，13-有源层，131-沟道区，132-源漏极接触区，14-栅极绝缘层，15-栅极，16-层间绝缘层，171-第一通孔，172-第二通孔，181-源极，182-漏极，183-光阻层，19-金属层；
T1-第一薄膜晶体管，T2-第二薄膜晶体管，T3-第三薄膜晶体管，T4-第四薄膜晶体管，T5-第五薄膜晶体管，T6-第六薄膜晶体管；
C-电容；
VDD-电源信号，Vint-复位信号，Data-数据信号，GnA-第一栅极控制信号；GnB-第二栅极控制信号，EMB-第三栅极控制信号，EMA-第四栅极控制信号。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实施例一
如图1和图2所示，本申请实施例提出了一种阵列基板10，包括：
衬底基板11；
在衬底基板11上依次层叠设置的缓冲层12、有源层13、栅极绝缘层14和栅极15，有源层13为氧化半导体层，栅极15位于栅极绝缘层14的正投影内，栅极绝缘层14为有源层13的导体化掩膜，有源层13包括位于栅极绝缘层14的正投影内的沟道区131以及位于沟道区131两侧的源漏极接触区132，沟道区131还位于栅极15的正投影内，源漏极接触区132为导体；
在缓冲层12上形成的层间绝缘层16，层间绝缘层16覆盖栅极15、有源层13和栅极绝缘层14，层间绝缘层16上设置有分别对应于源漏极接触区132上方的两个第一通孔171；
在层间绝缘层16上设置的源极181和漏极182，源极181和漏极182通过两个第一通孔171分别连接至两个源漏极接触区132；
其中，沿第一方向上，栅极15的边缘与沟道区131的边缘之间的距离关系为：
ΔL＜(1/5)*Lgate；
ΔL表示栅极15的边缘与沟道区131的边缘之间的距离，Lgate表示沿第一方向上栅极15的延伸宽度，第一方向为沟道区131宽度的延伸方向。
本实施例中，在制造薄膜晶体管时，先层叠设置缓冲层12、有源层13、栅极绝缘层14和栅极15，然后，在栅极15正上方以预设尺寸的掩膜版进行曝光显影，形成相同尺寸的栅极绝缘层14和栅极15，再对栅极绝缘层14和栅极15进行刻蚀，通过调整刻蚀工艺，使得栅极绝缘层14和栅极15的宽度的距离在预设范围，再通过栅极绝缘层14作为导体化的掩膜，对有源层13进行导体化，使得源漏极接触区132形成导体，再在栅极15和有源层13上方层叠层间绝缘层16，并形成对应的第一通孔171、源极181和漏极182。
其中，在导体化工艺不变情况下，因扩散现象，栅极绝缘层14的宽度和沟道区131的宽度的距离不变，通过对刻蚀工艺的调整，使得沿第一方向，栅极绝缘层14的宽度大于栅极15的宽度，栅极15的宽度大于沟道区131的宽度，从而使得栅极15的宽度与沟道区131的宽度的距离小于预设值，即栅极15的边缘与沟道区131的边缘之间的距离ΔL＜(1/5)*Lgate，在薄膜晶体管尺寸小满足显示面板的清晰度的前提下，使得沟道区131的宽度接近栅极15的宽度，避免因出现短沟道造成薄膜晶体管失去开关特性。
其中，定义栅极绝缘层14的宽度为Lgi，定义栅极15的宽度为Lgate，定义沟道区131的宽度为Leff，定义栅极绝缘层14与沟道区131的宽度距离为Ldif，定义栅极15与沟道区131的宽度为ΔL，定义栅极绝缘层14与栅极15的宽度距离为Lbf。
通过在有源层13上依次对栅极绝缘层14和栅极15进行沉积、曝光显影以及刻蚀，形成沿第一方向上预设延伸宽度的栅极绝缘层14和和具有预设延伸宽度的栅极15，以及改善刻蚀工艺，调试合适的Lbf值，在Ldif不变时，可确保ΔL小于预设值，且Lbf满足Ldif-Lbf≤(1/5)*Lgate，同时，由于不同导体化工艺下的Ldif大小不同，为了确保ΔL小于预设值，可选地，沿第一方向上，栅极绝缘层14的边缘与栅极15的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate，通过调整合适的Lbf，显示面板具有高清晰度的同时，可确保薄膜晶体管的开关特性。
本申请实施例所提供的阵列基板10包括层叠设置的衬底基板11、缓冲层12、有源层13、栅极绝缘层14、栅极15、层间绝缘层16、源极181和漏极182，通过将栅极绝缘层14作为有源层13的导体化掩膜，并通过调整栅极15与栅极绝缘层14的宽度，使得沟道区131与栅极15之间的宽度差值在预设范围内，减少沟道区131的扩散现象引起的宽度差值过大问题，能够同时满足薄膜晶体管的开关特性要求和显示面板的清晰度要求。
实施例二
基于实施例一，如图3所示，示例性的示出了一种OLED显示面板的简化示意图，包括层叠设置的第一基板3、OLED器件2、阵列基板10和第二基板1，阵列基板10内包括多个薄膜晶体管，薄膜晶体管作为单元驱动电路与OLED器件2连接组成单个子像素，OLED器件2根据与其连接的单元驱动电路输出的驱动信号点亮，使得OLED显示面板的所有子像素最终可以组合显示对应的图像信息。
在应用中，OLED器件2发出的光线可能会通过间隙反射或者折射至下方的薄膜晶体管，导致影响TFT的沟道区131的TFT特性，造成TFT特性偏移，最终降低OLED显示面板的显示效果。
为了解决上述技术问题，可选地，如图4所示，层间绝缘层16上还设置有对应于栅极15的第二通孔172；
阵列基板10还包括在层间绝缘层16上设置的光阻层183，光阻层183通过第二通孔172与栅极15连接，光阻层183为导体，源极181、光阻层183和漏极182沿第一方向上依次设置于层间绝缘层16的表面；
栅极绝缘层14位于光阻层183的正投影内。
本实施例中，源极181、漏极182和光阻层183并排设置于层间绝缘层16上，层间绝缘层16上设置有三个通孔，包括两个第一通孔171和一个第二通孔172，源极181和漏极182分别通过两个第一通孔171连接至两个源漏极接触区132，光阻层183通过第二通孔172连接至栅极15，形成薄膜晶体管的电流回路。
沿第一方向，光阻层183的尺寸大于栅极绝缘层14的尺寸，栅极绝缘层14的尺寸大于沟道区131的尺寸，即从第一方向上看，栅极绝缘层14位于光阻层183的正投影内，沟道区131位于栅极绝缘层14的正投影内，栅极绝缘层14覆盖在沟道区131的上方，光阻层183覆盖在栅极绝缘层14的上方，对于沟道区131而言，其上方形成了两层的屏蔽结构，通过屏蔽结构对光线进行屏蔽，降低上方OLED器件2的光线影响，减缓光线对沟道区131的照射，一定程度上减缓沟道区131上产生光生载流子，降低阵列基板10的漏电流，提高阵列基板10的稳定性，提升显示器件的显示效果。
同时，在完成源极181和漏极182的制备后，对阵列基板10进一步的绝缘和封装设置，例如在源极181和漏极182上方设置绝缘层，其中，绝缘和封装过程中，存在采用氮化硅、氧化硅等材料的情况，由于氮化硅的化学气相沉积制程需要通入氨气，而氨气容易将过多的氢元素沿第一方向垂直扩散至沟道区131中，通过设置光阻层183，可减少氢元素扩散至沟道区131，进一步提高阵列基板10的稳定性。
实施例三
基于实施例二，如图5所示，单元驱动电路为6T1C结构，包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和电容C，第五薄膜晶体管T5的漏极182接入电源信号VDD，第五薄膜晶体管T5的源极181、第三薄膜晶体管T3的漏极182、第二薄膜晶体管T2的漏极182共接，第三薄膜晶体管T3的源极181、第二薄膜晶体管T2的栅极15、电容C的第一端共接，第三薄膜晶体管T3的栅极15和第四薄膜晶体管T4的栅极15共接并与第一栅极控制线连接并用于接收第一栅极控制信号GnA，第二薄膜晶体管T2的源极181、第一薄膜晶体管T1的源极181和第六薄膜晶体管T6的漏极182共接，第一薄膜晶体管T1的漏极182与数据线连接并用于接收数据信号Data，第六薄膜晶体管T6的源极181、第四薄膜晶体管T4的源极181和电容C的第二端共接并与OLED器件2的阳极连接，第一薄膜晶体管T1的栅极15与第二栅极控制线连接并用于接收第二栅极控制信号GnB，第五薄膜晶体管T5的栅极15与第三栅极控制线连接并用于接收第三栅极控制信号EMB，第四薄膜晶体管T4的漏极182与复位信号线连接并用于接收复位信号Vint，第六薄膜晶体管T6的栅极15与第四栅极控制线连接并用于接收第四栅极控制信号EMA。
其中，如图6所示，每个子像素的操作包括将第六薄膜晶体管T6的栅极15电压初始化的初始化时段H1、用于补偿第六薄膜晶体管T6的阈值电压的采样时段H2、以及OLED发射光的发光时段H3。初始化时段H1、采样时段H2和发光时段H3都进行1个行周期。
第一栅极控制线、第二栅极控制线、第三栅极控制线和第四栅极控制线由栅极15驱动电路提供，如图7所示，栅极控制线沿第二方向排布于阵列基板10上，通常为横向走线，电源信号线、数据信号线和复位信号线等走线沿第三方向排布于阵列基板10上，第二方向与第三方向交叉，通常为纵向走线，其中，由于横向走线和纵向走线交叠处的寄生电容影响，信号传输出现延迟现象，不利于OLED显示面板的高刷新率要求。
为了解决横向走线和纵向走线的寄生电容问题，如图8所示，可选地，阵列基板10还包括：
金属层19，金属层19位于衬底基板11和缓冲层12之间，缓冲层12覆盖于金属层19，金属层19的延伸方向与光阻层183的延伸方向交叉，且沿第一方向上，金属层19与栅极15无重叠；
多条第一走线结构和多条第二走线结构，多条第一走线结构沿第二方向排布于阵列基板10上，多条第二走线结构沿第三方向排布于阵列基板10上；
第一走线结构通过光阻层183走线；
第二走线结构通过金属层19走线。
本实施例中，如图7所示，阵列基板10设置有多条第一走线结构和多条第二走线结构，多条第一走线结构沿第二方向排布于阵列基板10上，多条第二走线结构沿第三方向排布于阵列基板10上，当第二方向为阵列基板10的横向方向，第三方向为阵列基板10的纵向方向时，即形成多条横向走线和纵向走线交叉排布于阵列基板10上，传统结构中，横向走线通常采用栅极15，纵向走线通常选择源极181和漏极182，由于源极181和漏极182与栅极15之间的绝缘层厚度较薄，横向走线和纵向走线之间的寄生电容大。
本实施例中，为了减小横向走线和纵向走线之前的寄生电容，第一走线结构通过光阻层183走线，第二走线结构通过金属层19走线，金属层19与光阻层183的延伸方向不同，且金属层19与栅极15无重叠部分，即金属层19与栅极15部分无寄生电容影响，对应横向走线或者纵向走线可选择通过金属层19走线，另一方向的走线可选择源极181和漏极182或者栅极走线，从而使得横向走线和纵向走线之间的寄生电容减小，减少信号延迟，提高OLED显示面板的高刷新率。
同时，在光阻层183向下打第二通孔172连接至栅极15，此时，横向走线和纵向走线之间的绝缘层最厚，寄生电容最小，有利于显示面板实现高频设计。
其中，对应于显示面板的栅极控制线、数据信号线、电源信号线和复位信号线等信号线的排布，可选地，第一走线结构包括多条栅极控制线；
第二走线结构至少包括数据信号线、电源信号线和复位信号线。
如图9所示，光阻层183与金属层19交叉设置，两者之间距离最远、交叠面积最小，光阻层183通过第二通孔172与栅极15连接，源极181和漏极182通过第一通孔171与源漏极接触区132连接，从而形成横向走线和纵向走线。
实施例四
基于实施例一提出的阵列基板10结构，本申请实施例还提出了一种阵列基板10的制备方法，如图10所示，制备方法包括：
步骤S10、在衬底基板11上依次沉积形成缓冲层12、有源层13、栅极绝缘层14和栅极15，有源层13为氧化半导体层，栅极15位于栅极绝缘层14的正投影内。
制造薄膜晶体管时，先层叠设置缓冲层12、有源层13、栅极绝缘层14和栅极15，然后，在栅极15正上方以预设宽度的掩膜版进行曝光显影，形成相同尺寸的栅极绝缘层14和栅极15，再对栅极绝缘层14和栅极15进行刻蚀，形成对应尺寸的栅极绝缘层14和栅极15，使得栅极15位于栅极绝缘层14的正投影内，为了实现栅极绝缘层14和栅极15的宽度的距离在预设范围，可选地，如图11和图12所示，步骤S10具体包括：
步骤S11、在衬底基板11上依次沉积形成缓冲层12和有源层13；
步骤S12、在有源层13上依次通过沉积、曝光显影以及刻蚀栅极绝缘层14和栅极15，形成沿第一方向上具有预设延伸宽度的栅极绝缘层14和具有预设延伸宽度的栅极15。
其中，栅极绝缘层14和栅极15可通过化学气相沉积或者物理气相沉积方式形成，初始沉积时，栅极绝缘层14和栅极15的尺寸与有源层13尺寸相同，为了形成对应形状和尺寸的栅极绝缘层14和栅极15，在栅极15上方设置对应尺寸掩膜，通过曝光显影方式形成相同尺寸的栅极绝缘层14和栅极15，进一步地，通过改善刻蚀工艺，形成沿第一方向上，预设延伸宽度的栅极绝缘层14和预设延伸宽度的栅极15。
步骤S20、以栅极绝缘层14为掩膜对有源层13进行导体化，形成位于栅极绝缘层14的正投影内的沟道区131以及位于沟道区131两侧的源漏极接触区132，沟道区131还位于栅极15的正投影内，源漏极接触区132为导体；
步骤S30、沉积层间绝缘层16，层间绝缘层16覆盖缓冲层12、栅极15、有源层13和栅极绝缘层14，在层间绝缘层16上曝光显影形成直达至源漏极接触区132表面的两个第一通孔171；
步骤S40、在层间绝缘层16上和两个第一通孔171内沉积源极181和漏极182。
如图13所示，采用栅极绝缘层14作为半导体掩膜对有源层13进行导体化，形成沟道区131和源漏极接触区132，通过导体化，源漏极接触区132形成导体，沟道区131维持半导体，其中，在导体化工艺不变情况下，因扩散现象，栅极绝缘层14的宽度和沟道区131的宽度的距离不变，通过对刻蚀工艺的调整，使得沿第一方向，栅极绝缘层14的宽度大于栅极15的宽度，栅极15的宽度大于沟道区131的宽度，从而使得栅极15的宽度与沟道区131的宽度的之间距离小于预设值，即栅极15的边缘与沟道区131的边缘之间的距离ΔL＜(1/5)*Lgate，在薄膜晶体管尺寸小满足显示面板的清晰度的前提下，使得沟道区131的宽度接近栅极15的宽度，避免因出现短沟道造成薄膜晶体管失去开关特性，其中，第一方向为沟道区131宽度的延伸方向。
其中，定义栅极绝缘层14的宽度为Lgi，定义栅极15的宽度为Lgate，定义沟道区131的宽度为Leff，定义栅极绝缘层14与沟道区131的宽度距离为Ldif，定义栅极15与沟道区131的宽度为ΔL，定义栅极绝缘层14与栅极15的宽度距离为Lbf。
通过在有源层13上依次对栅极绝缘层14和栅极15进行沉积、曝光显影以及刻蚀，形成沿第一方向上具有预设延伸宽度的栅极绝缘层14和具有预设延伸宽度的栅极15，以及改善刻蚀工艺，调试合适的Lbf值，在Ldif不变时，可确保ΔL小于预设值，且Lbf满足Ldif-Lbf≤(1/5)*Lgate，同时，由于不同导体化工艺下的Ldif大小不同，为了确保ΔL小于预设值，可选地，沿第一方向上，栅极绝缘层14的边缘与栅极15的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate，通过调整合适的Lbf，显示面板具有高清晰度的同时，可确保薄膜晶体管的开关特性。
在制备有源层13、栅极绝缘层14和栅极15后，在有源层13、栅极绝缘层14和栅极15上沉积形成层间绝缘层16，并在层间绝缘层16上设置对应尺寸的掩膜，进行曝光显影，形成对应尺寸的第一通孔171，并通过沉积在两个第一通孔171里面以及层间绝缘层16上形成源极181和漏极182，再对源极181和漏极182进行刻蚀，形成对应形状和尺寸的源极181和漏极182，形成如图1所示的薄膜晶体管结构，源极181和漏极182通过有源层13和栅极15形成薄膜晶体管的电流回路。
实施例五
基于实施例四，如图3所示的OLED显示面板的简化示意图，包括层叠设置的第一基板3、OLED器件2、阵列基板10和第二基板1，阵列基板10内包括多个薄膜晶体管，薄膜晶体管对应与OLED器件2连接并传输驱动信号，OLED器件2发出的光线可能会通过间隙反射或者折射至下方的薄膜晶体管，导致影响TFT沟道区131域特性，造成TFT特性偏移，最终降低OLED显示面板的显示效果。
为了解决上述技术问题，如图14和图15所示，可选地，阵列基板10的制备方法还包括：
步骤S50、在层间绝缘层16上曝光显影形成直达至栅极15表面的第二通孔172；
步骤S60、在层间绝缘层16上和第二通孔172内沉积形成光阻层183，光阻层183为导体，源极181、光阻层183和漏极182沿第一方向上依次设置于层间绝缘层16的表面；
栅极绝缘层14位于光阻层183的正投影内。
本实施例中，源极181、漏极182和光阻层183并排设置于层间绝缘层16上，层间绝缘层16上设置有三个通孔，包括两个第一通孔171和一个第二通孔172，源极181和漏极182分别通过两个第一通孔171连接至两个源漏极接触区132，光阻层183通过第二通孔172连接至栅极15，形成如图4所示的薄膜晶体管结构。
沿第一方向，第一通孔171与第二通孔172在相同制备流程中完成，源极181、漏极182和光阻层183在相同制备流程中完成，光阻层183的尺寸大于栅极绝缘层14的尺寸，栅极绝缘层14的尺寸大于沟道区131的尺寸，即从第一方向上看，栅极绝缘层14位于光阻层183的正投影内，沟道区131位于栅极绝缘层14的正投影内，栅极绝缘层14覆盖在沟道区131的上方，光阻层183覆盖在栅极绝缘层14的上方，对于沟道区131而言，其上方形成了两层的屏蔽结构，通过屏蔽结构对光线进行屏蔽，降低上方OLED器件2的光线影响，减缓光线对沟道区131的照射，一定程度上减缓沟道区131上产生光生载流子，降低阵列基板10的漏电流，提高阵列基板10的稳定性，提升显示器件的显示效果。
同时，在完成源极181和漏极182的制备后，对阵列基板10进一步的绝缘和封装设置，例如在源极181和漏极182上方设置绝缘层，其中，绝缘和封装过程中，存在采用氮化硅、氧化硅等材料的情况，由于氮化硅的化学气相沉积制程需要通入氨气，而氨气容易将过多的氢元素沿第一方向垂直扩散至沟道区131中，通过设置光阻层183，可减少氢元素扩散至沟道区131，进一步提高阵列基板10的稳定性。
实施例六
基于实施例五，如图5所示，单元驱动电路为6T1C结构，包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和电容C，第五薄膜晶体管T5的漏极182接入电源信号VDD，第五薄膜晶体管T5的源极181、第三薄膜晶体管T3的漏极182、第二薄膜晶体管T2的漏极182共接，第三薄膜晶体管T3的源极181、第二薄膜晶体管T2的栅极15、电容C的第一端共接，第三薄膜晶体管T3的栅极15和第四薄膜晶体管T4的栅极15共接并与第一栅极控制线连接并用于接收第一栅极控制信号GnA，第二薄膜晶体管T2的源极181、第一薄膜晶体管T1的源极181和第六薄膜晶体管T6的漏极182共接，第一薄膜晶体管T1的漏极182与数据线连接并用于接收数据信号Data，第六薄膜晶体管T6的源极181、第四薄膜晶体管T4的源极181和电容C的第二端共接并与OLED器件2的阳极连接，第一薄膜晶体管T1的栅极15与第二栅极控制线连接并用于接收第二栅极控制信号GnB，第五薄膜晶体管T5的栅极15与第三栅极控制线连接并用于接收第三栅极控制信号EMB，第四薄膜晶体管T4的漏极182与复位信号线连接并用于接收复位信号Vint，第六薄膜晶体管T6的栅极15与第四栅极控制线连接并用于接收第四栅极控制信号EMA。
其中，如图6所示，每个子像素的操作包括将第六薄膜晶体管T6的栅极15电压初始化的初始化时段H1、用于补偿第六薄膜晶体管T6的阈值电压的采样时段H2、以及OLED发射光的发光时段H3。初始化时段H1、采样时段H2和发光时段H3都进行1个行周期。
第一栅极控制线、第二栅极控制线、第三栅极控制线和第四栅极控制线由栅极15驱动电路提供，如图7所示，栅极控制线沿第二方向排布于阵列基板10上，通常为横向走线，电源信号线、数据信号线和复位信号线等走线沿第三方向排布于阵列基板10上，第二方向与第三方向交叉，通常为纵向走线，其中，由于横向走线和纵向走线交叠处的寄生电容影响，信号传输出现延迟现象，不利于OLED显示面板的高刷新率要求。
为了解决横向走线和纵向走线的寄生电容问题，可选地，如图16所示，阵列基板10的制备方法还包括：
步骤S70、在衬底基板11上沉积金属层19，金属层19位于衬底基板11和缓冲层12之间，缓冲层12覆盖于金属层19，金属层19的延伸方向与光阻层183的延伸方向交叉，且沿第一方向上，金属层19与栅极15无重叠；
步骤S80、设置多条第一走线结构和多条第二走线结构，多条第一走线结构沿第二方向排布于阵列基板10上，多条第二走线结构沿第三方向排布于阵列基板10上，第一走线结构通过光阻层183走线，第二走线结构通过金属层19走线。
本实施例中，如图7所示，阵列基板10设置有多条第一走线结构和多条第二走线结构，当第二方向为阵列基板10的横向方向，第三方向为阵列基板10的纵向方向时，即形成多条横向走线和纵向走线交叉排布于阵列基板10上，传统结构中，横向走线通常采用栅极15，纵向走线通常选择源极181和漏极182，由于源极181和漏极182与栅极15之间的绝缘层厚度较薄，横向走线和纵向走线之间的寄生电容大。
本实施例中，为了减小横向走线和纵向走线之前的寄生电容，第一走线结构通过光阻层183走线，第二走线结构通过金属层19走线，金属层19与光阻层183的延伸方向不同，且金属层19与栅极15无重叠部分，即金属层19与栅极15部分无寄生电容影响，对应横向走线或者纵向走线可选择通过金属层19走线，另一方向的走线可选择源极181和漏极182或者栅极走线，从而使得横向走线和纵向走线之间的寄生电容减小，减少信号延迟，提高OLED显示面板的高刷新率。
同时，在光阻层183向下打第二通孔172连接至栅极15，此时，横向走线和纵向走线之间的绝缘层最厚，寄生电容最小，有利于显示面板实现高频设计。
其中，对应于显示面板的栅极控制线、数据信号线、电源信号线和复位信号线等信号线的排布，可选地，第一走线结构包括多条栅极控制线；
第二走线结构至少包括数据信号线、电源信号线和复位信号线。
如图9所示，光阻层183与金属层19交叉设置，两者之间距离最远、交叠面积最小，光阻层183通过第二通孔172与栅极15连接，源极181和漏极182通过第一通孔171与源漏极接触区132连接，从而形成横向走线和纵向走线。
实施例七
如图3所示，本申请还提出一种显示面板，该显示面板包括OLED器件2和阵列基板10，该阵列基板10的具体结构和制备方法参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，OLED器件叠设于阵列基板10的上方。
阵列基板10包括多个薄膜晶体管，多个薄膜晶体管组成对应的单元驱动电路，单元驱动电路与OLED器件2连接组成单个子像素，OLED器件2根据单元驱动电路输出的驱动信号对应点亮，最终组合显示对应的图像信息。
可选地，如图3所示的OLED显示面板的简化示意图，显示面板还包括第一基板3和第二基板1；
第一基板3、OLED器件2、阵列基板10和第二基板1层叠设置，阵列基板10内包括多个薄膜晶体管，第一基板3和第二基板1起到固定作用，第一基板3和第二基板1可选择采用对应材料的透明材料，可选地，为了保证透光性，可选地，第一基板3和第二基板1为玻璃基板。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
在所述衬底基板上依次层叠设置的缓冲层、有源层、栅极绝缘层和栅极，所述有源层为氧化半导体层，所述栅极位于所述栅极绝缘层的正投影内，所述栅极绝缘层为所述有源层的导体化掩膜，所述有源层包括位于所述栅极绝缘层的正投影内的沟道区以及位于所述沟道区两侧的源漏极接触区，所述沟道区还位于所述栅极的正投影内，所述源漏极接触区为导体；
在所述缓冲层上形成的层间绝缘层，所述层间绝缘层覆盖所述栅极、所述有源层和所述栅极绝缘层，所述层间绝缘层上设置有分别对应于所述源漏极接触区上方的两个第一通孔；
在所述层间绝缘层上设置的源极和漏极，所述源极和所述漏极通过两个所述第一通孔分别连接至两个所述源漏极接触区；
其中，沿第一方向上，所述栅极的边缘与所述沟道区的边缘之间的距离关系为：
ΔL＜(1/5)*Lgate；
ΔL表示所述栅极的边缘与所述沟道区的边缘之间的距离，Lgate表示沿所述第一方向上所述栅极的延伸宽度，所述第一方向为所述沟道区宽度的延伸方向。
2.如权利要求1所述的阵列基板，其特征在于，在所述有源层上依次对所述栅极绝缘层和所述栅极进行沉积、曝光显影以及刻蚀，形成沿所述第一方向上具有预设延伸宽度的所述栅极绝缘层和具有预设延伸宽度的所述栅极；
其中，沿所述第一方向上，所述栅极绝缘层的边缘与所述栅极的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate。
3.如权利要求1所述的阵列基板，其特征在于，所述层间绝缘层上还设置有对应于所述栅极的第二通孔；
所述阵列基板还包括在所述层间绝缘层上设置的光阻层，所述光阻层通过所述第二通孔与所述栅极连接，所述光阻层为导体，所述源极、所述光阻层和所述漏极沿所述第一方向上依次设置于所述层间绝缘层的表面；
所述栅极绝缘层位于所述光阻层的正投影内。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：
金属层，所述金属层位于所述衬底基板和所述缓冲层之间，所述缓冲层覆盖于所述金属层，所述金属层的延伸方向与所述光阻层的延伸方向交叉，且沿所述第一方向上，所述金属层与所述栅极无重叠；
多条第一走线结构和多条第二走线结构，多条所述第一走线结构沿第二方向排布于所述阵列基板上，多条所述第二走线结构沿第三方向排布于所述阵列基板上，所述第二方向与所述第三方向交叉；
所述第一走线结构通过所述光阻层走线；
所述第二走线结构通过所述金属层走线。
5.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次沉积形成缓冲层、有源层、栅极绝缘层和栅极，所述有源层为氧化半导体层，所述栅极位于所述栅极绝缘层的正投影内；
以所述栅极绝缘层为掩膜对所述有源层进行导体化，形成位于所述栅极绝缘层的正投影内的沟道区以及位于所述沟道区两侧的源漏极接触区，所述沟道区还位于所述栅极的正投影内，所述源漏极接触区为导体；
沉积层间绝缘层，所述层间绝缘层覆盖所述缓冲层、所述栅极、所述有源层和所述栅极绝缘层，在所述层间绝缘层上曝光显影形成直达至所述源漏极接触区表面的两个第一通孔；
在所述层间绝缘层上和两个所述第一通孔内沉积源极和漏极；
其中，沿第一方向上，所述栅极的边缘与所述沟道区的边缘之间的距离关系为：
ΔL＜(1/5)*Lgate；
ΔL表示所述栅极的边缘与所述沟道区的边缘之间的距离，Lgate表示沿所述第一方向上所述栅极的延伸宽度，所述第一方向为所述沟道区宽度的延伸方向。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，沿所述第一方向上，所述栅极绝缘层的边缘与所述栅极的边缘之间的距离为Lbf，Lbf的尺寸范围为(1/20)*Lgate~(1/2)Lgate。
7.如权利要求5所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在所述层间绝缘层上曝光显影形成直达至所述栅极表面的第二通孔；
在所述层间绝缘层上和所述第二通孔内沉积形成光阻层，所述光阻层为导体，所述源极、所述光阻层和所述漏极沿所述第一方向上依次设置于所述层间绝缘层的表面；
所述栅极绝缘层位于所述光阻层的正投影内。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在所述衬底基板上沉积金属层，所述金属层位于所述衬底基板和所述缓冲层之间，所述缓冲层覆盖于所述金属层，所述金属层的延伸方向与所述光阻层的延伸方向交叉，且沿所述第一方向上，所述金属层与所述栅极无重叠；
设置多条第一走线结构和多条第二走线结构，多条所述第一走线结构沿第二方向排布于所述阵列基板上，多条所述第二走线结构沿第三方向排布于所述阵列基板上，所述第一走线结构通过所述光阻层走线，所述第二走线结构通过所述金属层走线，所述第二方向与所述第三方向交叉。
9.如权利要求5所述的阵列基板的制备方法，其特征在于，所述在衬底基板上依次沉积形成缓冲层、有源层、栅极绝缘层和栅极的步骤具体包括：
在所述衬底基板上依次沉积形成所述缓冲层和有源层；
在所述有源层上依次通过沉积、曝光显影以及刻蚀所述栅极绝缘层和所述栅极，形成沿所述第一方向上具有预设延伸宽度的所述栅极绝缘层和具有预设延伸宽度的所述栅极。
10.一种显示面板，其特征在于，包括OLED器件和阵列基板，所述OLED器件叠设于所述阵列基板的上方，所述阵列基板为如权利要求1~4任一项所述的阵列基板或者基于权利要求5~9任一项所述的制备方法制备的阵列基板。
CN202310777179.0A 2023-06-29 2023-06-29 阵列基板及其制备方法、显示面板 Active CN116544245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310777179.0A CN116544245B (zh) 2023-06-29 2023-06-29 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310777179.0A CN116544245B (zh) 2023-06-29 2023-06-29 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN116544245A true CN116544245A (zh) 2023-08-04
CN116544245B CN116544245B (zh) 2023-09-22

Family

ID=87454496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310777179.0A Active CN116544245B (zh) 2023-06-29 2023-06-29 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN116544245B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327006B1 (en) * 1998-10-28 2001-12-04 Sony Corporation TFT-LCD having shielding layers on TFT-substrate
KR20060114863A (ko) * 2005-05-03 2006-11-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조 방법
US20160293643A1 (en) * 2015-04-03 2016-10-06 Apple Inc. Display With Semiconducting Oxide and Polysilicon Transistors
US20170005152A1 (en) * 2015-06-30 2017-01-05 Lg Display Co., Ltd. Thin-film transistor substrate and display device comprising the same
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
JP2017085079A (ja) * 2015-10-27 2017-05-18 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN109755259A (zh) * 2018-12-21 2019-05-14 惠科股份有限公司 一种显示面板的制程方法和显示面板
CN210325749U (zh) * 2019-10-23 2020-04-14 成都中电熊猫显示科技有限公司 一种阵列基板及显示面板
WO2021081992A1 (en) * 2019-11-01 2021-05-06 Boe Technology Group Co., Ltd. Thin film transistor, fabricating method thereof, and display apparatus
CN113097295A (zh) * 2021-03-30 2021-07-09 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、显示面板
CN114883345A (zh) * 2022-05-06 2022-08-09 深圳市华星光电半导体显示技术有限公司 驱动背板及其制备方法、显示面板
CN114975631A (zh) * 2021-02-24 2022-08-30 深圳市柔宇科技股份有限公司 一种薄膜晶体管及其制造方法
CN115588696A (zh) * 2022-09-29 2023-01-10 昆山国显光电有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327006B1 (en) * 1998-10-28 2001-12-04 Sony Corporation TFT-LCD having shielding layers on TFT-substrate
KR20060114863A (ko) * 2005-05-03 2006-11-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조 방법
US20160293643A1 (en) * 2015-04-03 2016-10-06 Apple Inc. Display With Semiconducting Oxide and Polysilicon Transistors
US20170005152A1 (en) * 2015-06-30 2017-01-05 Lg Display Co., Ltd. Thin-film transistor substrate and display device comprising the same
JP2017085079A (ja) * 2015-10-27 2017-05-18 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN109755259A (zh) * 2018-12-21 2019-05-14 惠科股份有限公司 一种显示面板的制程方法和显示面板
CN210325749U (zh) * 2019-10-23 2020-04-14 成都中电熊猫显示科技有限公司 一种阵列基板及显示面板
WO2021081992A1 (en) * 2019-11-01 2021-05-06 Boe Technology Group Co., Ltd. Thin film transistor, fabricating method thereof, and display apparatus
CN114975631A (zh) * 2021-02-24 2022-08-30 深圳市柔宇科技股份有限公司 一种薄膜晶体管及其制造方法
CN113097295A (zh) * 2021-03-30 2021-07-09 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、显示面板
CN114883345A (zh) * 2022-05-06 2022-08-09 深圳市华星光电半导体显示技术有限公司 驱动背板及其制备方法、显示面板
CN115588696A (zh) * 2022-09-29 2023-01-10 昆山国显光电有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN116544245B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN109713162B (zh) 一种显示面板及显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US20230337483A1 (en) Array substrate and display panel
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN114883344B (zh) 显示面板及显示装置
CN108535925B (zh) 显示面板和显示装置
US11996415B2 (en) Display panel and method of manufacturing thereof
CN116544245B (zh) 阵列基板及其制备方法、显示面板
CN111769138B (zh) 阵列基板及其制造方法
CN111081723B (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
WO2021184372A1 (zh) 显示面板及显示装置
CN114335015A (zh) 显示装置及显示装置的制备方法
CN116581131B (zh) 阵列基板及其制备方法、显示面板
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
CN216288456U (zh) 显示面板
CN110707101A (zh) 阵列基板及其制作方法、显示面板
WO2024020750A1 (zh) 显示基板及显示装置
WO2023124279A1 (zh) 显示基板及显示装置
US20220359330A1 (en) Display panel and manufacturing method thereof
US20240094587A1 (en) Display panel and display device
US20240032339A1 (en) Display device and method for fabricating the same
US20240188354A1 (en) Display panel and display device
CN118116935A (zh) 薄膜晶体管、数据选择器电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant