CN114975631A - 一种薄膜晶体管及其制造方法 - Google Patents

一种薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN114975631A
CN114975631A CN202110209349.6A CN202110209349A CN114975631A CN 114975631 A CN114975631 A CN 114975631A CN 202110209349 A CN202110209349 A CN 202110209349A CN 114975631 A CN114975631 A CN 114975631A
Authority
CN
China
Prior art keywords
layer
region
length
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110209349.6A
Other languages
English (en)
Inventor
晏国文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN202110209349.6A priority Critical patent/CN114975631A/zh
Publication of CN114975631A publication Critical patent/CN114975631A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例涉及显示面板技术领域，尤其涉及一种薄膜晶体管及其制造方法，该薄膜晶体管中的有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化导体区域，氧化物半导体区域具有第一长度，栅绝缘层形成于有源层上，栅绝缘层具有第二长度，栅极形成于栅绝缘层上，栅极与氧化物半导体区域相对设置，并且，栅极具有第三长度。其中，栅绝缘层的第二长度大于栅极的第三长度，栅极的第三长度大于或等于氧化物半导体区域的第一长度，即栅绝缘层的长度大于栅极的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域扩散，从而，减少扩散载流子对导电沟道的影响，尽可能减小负偏，有益于实现短沟道区的小型化设计。

Description

一种薄膜晶体管及其制造方法
技术领域
本发明实施例涉及显示面板技术领域，尤其涉及一种薄膜晶体管及其制造方法。
背景技术
薄膜晶体管(TFT)是显示面板的重要组成部分，TFT可以形成在玻璃基板或塑料基板上，通常作为开关和驱动部件用在诸如LCD、OLED等平面显示装置上。薄膜晶体管中有源层提供导电沟道区，构成有源层的材料通常为氧化物或非晶硅等。当构成有源层的材料为氧化物时，薄膜晶体管具有更高的稳定性，以及，更低的漏电流，从而，有源层为氧化物的薄膜晶体管(可以称为氧化物薄膜晶体管)在显示装置的驱动中广泛应用。
为了使由氧化物薄膜晶体管组成的显示面板具有更大输出电流，一般采用顶栅极-遮光金属板结构，即LS-G的Top Gate结构。然而，此种结构的氧化物薄膜晶体管，用于导电的沟道区的有效长度会缩短，导致负偏严重，还不能实现短沟道区的小型化设计。
发明内容
本发明实施例主要解决的技术问题是提供一种薄膜晶体管及其制造方法，能够抑制载流子向沟道区扩散，尽可能减小负偏，有益于实现短沟道区的小型化设计。
为解决上述技术问题，第一方面，本发明实施例中提供给了一种薄膜晶体管，包括：
基板；
缓冲层，所述缓冲层形成于所述基板上；
遮光金属板，所述遮光金属板形成于所述缓冲层上；
第一绝缘层，所述第一绝缘层覆盖所述缓冲层的显露部分和所述遮光金属板；
有源层，所述有源层形成于所述第一绝缘层上，所述有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化导体区域，所述氧化物半导体区域具有第一长度，所述氧化物半导体区域正对所述遮光金属板；
栅绝缘层，所述栅绝缘层形成于所述有源层上，所述栅绝缘层具有第二长度；
栅极，所述栅极形成于所述栅绝缘层上，所述栅极与所述氧化物半导体区域相对设置，并且，所述栅极具有第三长度，
绝缘保护层，所述绝缘保护层形成在所述基板的整个表面并且位于所述栅极上；
源极和漏极，所述源极和所述漏极形成在所述绝缘保护层上，并且，所述源极连接到所述第一氧化物导体区域，所述漏极连接到所述第二氧化物导体区域；
其中，所述第二长度大于所述第三长度，所述第三长度大于或等于所述第一长度。
在一些实施例中，所述第二长度与所述第三长度之间的差值为0.5-1um。
在一些实施例中，所述有源层由非晶铟镓锌氧化物形成。
在一些实施例中，还包括第一电极连接层和第二电极连接层，所述第一电极连接层形成于所述第一氧化物导体区域，所述源极通过所述第一电极连接层与所述第一氧化物导体区域连接，所述漏极通过所述第二电极连接层与所述第二氧化物导体区域连接。
在一些实施例中，所述栅极与所述遮光金属板电连接。
为解决上述技术问题，第二方面，本发明实施例中提供给了一种薄膜晶体管基板，包括如上第一方面所述的薄膜晶体管。
为解决上述技术问题，第三方面，本发明实施例中提供给了一种显示面板，包括如上第二方面所述的薄膜晶体管基板；以及，
发光模组，所述发光模组设置于所述薄膜晶体管基板上。
为解决上述技术问题，第四方面，本发明实施例中提供给了一种显示装置，包括如上第三方面所述的显示面板。
为解决上述技术问题，第五方面，本发明实施例中提供给了一种薄膜晶体管的制造方法，包括：
在基板上形成缓冲层；
在所述缓冲层上形成遮光金属板；
在所述缓冲层的显露部分和所述遮光金属板上形成第一绝缘层；
在所述第一绝缘层上形成有源层，所述有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化物导体区域，所述氧化物半导体区域具有第一长度，所述氧化物半导体区域正对所述遮光金属板；
在所述有源层上形成栅绝缘层，所述栅绝缘层具有第二长度；
在所述栅绝缘层上形成栅极，所述栅极与所述氧化物半导体区域相对设置，并且，所述栅极具有第三长度；
在所述基板的整个表面上并且在所述栅极上形成绝缘保护层；
在所述绝缘保护层上形成源极和漏极，且，所述源极连接到所述第一氧化物导体区域，所述漏极连接到所述第二氧化物导体区域；
其中，所述第二长度大于所述第三长度，所述第三长度大于或等于所述第一长度。
在一些实施例中，所述第二长度与所述第三长度之间的差值为0.5-1um。
在一些实施例中，所述在所述第一绝缘层上形成有源层的步骤，包括：
在所述第一绝缘层上形成氧化物半导体膜，对所述氧化物半导体膜进行图案化处理，得到第一氧化物半导体层；
保留具有第一长度的所述第一氧化物半导体层的中间区域作为氧化物半导体区域，对所述氧化物半导体区域两侧的区域进行导体化处理，以得到第一氧化物导体区域和第二氧化物导体区域，所述第一氧化物导体区域、所述氧化物半导体区域和所述第二氧化物导体区域组成所述有源层。
在一些实施例中，所述有源层由非晶铟镓锌氧化物形成。
在一些实施例中，所述对所述氧化物半导体区域两侧的区域进行导体化处理，包括：
减少所述氧化物半导体区域两侧的区域中的氧原子，或，向所述氧化物半导体区域两侧的区域中注入氢原子。
在一些实施例中，所述在所述有源层上形成栅绝缘层的步骤包括：
在所述基板的整个表面上并且位于所述有源层上形成绝缘膜，采用打孔掩模板对所述绝缘膜进行图案化处理，形成所述栅绝缘层，并形成连接孔，所述连接孔用于连接所述遮光金属板和所述栅极。
在一些实施例中，所述绝缘膜上形成有第一显露孔和第二显露孔，所述第一氧化物导体区域显露于所述第一显露孔，所述第二氧化物导体区域显露于所述第二显露孔；
所述在所述栅绝缘层上形成栅极，所述栅极与所述氧化物半导体区域相对设置的步骤，包括：
在所述基板的整个表面上并且位于所述栅绝缘层上形成导电膜，对所述导电膜进行图案化处理，形成所述栅极、第一电极连接层和第二电极连接层，所述第一电极连接层通过所述第一显露孔与所述第一氧化物导体区域连接，所述第二电极连接层通过所述第二显露孔与所述第二氧化物导体区域连接。
本发明实施例的有益效果：区别于现有技术的情况，本发明实施例提供的薄膜晶体管包括基板、缓冲层、遮光金属板、第一绝缘层、有源层、栅绝缘层、栅极、绝缘保护层、源极和漏极，其中，有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化导体区域，氧化物半导体区域具有第一长度，栅绝缘层形成于有源层上，栅绝缘层具有第二长度，栅极形成于栅绝缘层上，栅极与氧化物半导体区域相对设置，并且，栅极具有第三长度。其中，栅绝缘层的第二长度大于栅极的第三长度，栅极的第三长度大于或等于氧化物半导体区域的第一长度，即栅绝缘层的长度大于栅极的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域扩散，从而，减少扩散载流子对导电沟道的影响。此外，第三长度大于或等于第一长度，即栅极的长度大于氧化物半导体区域的长度，从而，氧化物半导体区域完全处于由栅极施加正电压产生的电场中，使得氧化物半导体区域中导电沟道的长度能达到整个氧化物半导体区域的长度，使得导电沟道具有良好的导电性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为传统顶栅极氧化物薄膜晶体管的示意图；
图2为沟道区长度不同的传统顶栅极氧化物薄膜晶体管开启时的电压电流曲线图；
图3为本发明一实施例提供的薄膜晶体管的结构示意图；
图4为沟道区长度不同的图3中薄膜晶体管开启时的电压电流曲线图；
图5为本发明另一实施例提供的薄膜晶体管的结构示意图；
图6为本发明一实施例提供的薄膜晶体管的制造方法的流程示意图；
图7为图6中所示制造方法过程中的结构示意图；
图8为图6所示方法中步骤S204的一子流程示意图；
图9为为本发明一实施例提供的薄膜晶体管的制造方法过程中的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。此外，本文所采用的“第一”、“第二”、“第三”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
可以理解地是，如本文所示的本申请实施例涉及的一个或多个层间物质，层与层之间的位置关系使用了诸如术语“位于”或“形成”或“覆盖”或“设置”或“沉积”进行表达，本领域技术人员可以理解的是：任何术语诸如“位于”或“形成”或“覆盖”或“设置”，其可覆盖“沉积”的全部方式、种类及技术。例如，溅射、电镀、模塑、化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、蒸发、混合物理-化学气相沉积(Hybrid Physical-Chemical Vapor Deposition，HPCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)等沉积方法。
此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本申请实施例提供的薄膜晶体管的形状可以呈正方形、长方形、环形、L形或菱形等，可以理解的是，此处的“环形”包括近似环形，只要本领域技术人员根据本文所描述的内容，对薄膜晶体管的形状作出其它替换或改进，所作的呈一定形状的薄膜晶体管皆应当落入本申请实施例的保护范围之内。
本申请实施例中的薄膜晶体管是对现有的传统顶栅极氧化物薄膜晶体管存在的问题所作出改进后得到的。现结合图1说明传统顶栅极氧化物薄膜晶体管存在的问题，在顶栅极氧化物薄膜晶体管中，栅极正对有源层中的沟道区，栅极与栅绝缘层采用同一张掩模板，二者长度相同。然而，由氧化物构成的有源层中沟道区两侧导体区中的载流子会往沟道区扩散，从而，使沟道区的有效长度变短，有效沟道区载流子浓度上升，导致晶体管形成负偏。此外，还限制了晶体管的有效沟道长度，无法实现小型化设计。如图2所示，试验数据证明，在传统薄膜晶体管中，当沟道区的长度减小时，薄膜晶体管的负偏严重。
针对这一问题，请参阅图3，本申请一实施例提供的薄膜晶体管100包括：基板101、缓冲层102、遮光金属板103、第一绝缘层104、有源层105、栅绝缘层106、栅极107、绝缘保护层108、源极109和漏极110。
基板101作为承载该薄膜晶体管100的衬底，在该基板101上依次形成有缓冲层102、遮光金属板103、第一绝缘层104、有源层105、栅绝缘层106、栅极107、绝缘保护层108、源极109和漏极110。
缓冲层102形成于基板101上，可以覆盖整个基板101。缓冲层102作为保护层，具有绝缘性和防水性，能防止薄膜晶体管100因氧气和湿气等环境气体从靠近基板101的一面进入薄膜晶体管100的内部而引起对薄膜晶体管100性能的劣化。特别是当基板101为柔性基底时，柔性基底中可能包括水分、氧原子或氢原子等，缓冲层102能有效防止这些物质渗透进入晶体管内部造成短路。在一些实施例中，该缓冲层102可以由SiO、SiN、SiON或Si中的至少一种材料组成，能够隔绝氧气和湿气等环境气体，以避免薄膜晶体管100性能劣化。
遮光金属板103可以形成于缓冲层102的中间区域，未完全覆盖缓冲层102。该遮光金属板103由不透光金属材料制成，其中，不透光金属材料可以为铜、铝等金属。
第一绝缘层104覆盖缓冲层102的显露部分和遮光金属板103，第一绝缘层104由绝缘材料制成，具有绝缘性。可以理解的是，第一绝缘层104在基板101上的投影面积均大于遮光金属板103在基板101上的投影面积，从而，使得第一绝缘层104将遮光金属板103原理基板101的表面和厚度方向的侧面完全包裹住，以防止遮光金属板103与其他导电的层连接短路。
有源层105形成于该第一绝缘层104的中间区域上，有源层105包括依次排列的第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化物导体区域1052。栅绝缘层106形成于有源层105上，栅极107形成于该栅绝缘层106上，并且，栅极107与有源层105的氧化物半导体区域1053相对设置。绝缘保护层108形成在基板101的整个表面并且位于栅极107上，源极109和所述漏极110形成在所述绝缘保护层108上。可以理解的是，该绝缘保护层108上设置有显露孔，以方便源极109通过显露孔连接到有源层105的第一氧化物导体区域1051，漏极110连接到有源层105的第二氧化物导体区域1052。可以理解的是，该绝缘保护层108能保护薄膜晶体管100的内部层结构，还能将源极109和漏极110分别于栅极107绝缘隔开，以防止短路。
当栅极107施加有正电压的情况下，有源层105的氧化物半导体区域1053和栅极107之间产生一个电场，在这个电场的作用下，有源层105的氧化物半导体区域1053中的电子向栅极107方向移动，同时，在栅绝缘层106的阻挡作用下，电子汇集于有源层105的氧化物半导体区域1053的表面，形成导电沟道。当源极109和漏极110上分别施加正负电压时，源极109通过第一氧化物导体区域1051、氧化物半导体区域1053中的导电沟道、第二氧化物导体区域1052与漏极110电连通。其中，有源层105两端的第一氧化物导体区域1051和第二氧化物导体区域1052的导电性均大于氧化物半导体区域1053的导电性，第一氧化物导体区域1051和第二氧化物导体区域1052主要起电导通作用，方便源极109和漏极110分别和氧化物半导体区域1053中的电子沟道连通。
其中，氧化物半导体区域1053正对遮光金属板103，使得遮光金属板103可以有效遮住从基板101远离有源层105的一面摄入的光线，从而，能够减少有源层105因受光照时产生电子空穴对的概率，即减少光照漏电流，还能消除包括该薄膜晶体管100的显示器容易产生的串扰和闪屏问题。此外，该遮光金属板103还能有效放置薄膜晶体管100侧金属(即栅极107、源极109和漏极110)在外界光源作用下发生光反应引起显示不良。
当在栅极107施加正电压，氧化物半导体区域1053中形成导电沟道时，第一氧化物导体区域1051和第二氧化物导体区域1052中的载流子会往氧化物半导体区域1053扩散，从而，将氧化物半导体区域1053的两端变成导体，导致导电沟道的有效长度变短，有效的导电沟道中载流子浓度上升，晶体管负偏。
为了避免上述问题，使氧化物半导体区域1053具有第一长度，栅绝缘层106具有第二长度，栅极107具有第三长度。其中，第二长度大于第三长度，即栅绝缘层106的长度大于栅极107的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响。此外，第三长度大于或等于第一长度，即栅极107的长度大于氧化物半导体区域1053的长度，从而，氧化物半导体区域1053完全处于由栅极107施加正电压产生的电场中，使得导电沟道的长度能达到整个氧化物半导体区域1053的长度，因此，导电沟道具有良好的导电性能。
通过调整栅绝缘层106的第二长度与栅极107的第三长度之间的差值，能有效抑制载流子向氧化物半导体区域1053扩散。可以理解的是，具体的差值可以通过试验来确定。在一些实施例中，第二长度与第三长度之间的差值为0.5-1um，即栅绝缘层106的长度比栅极107的长度长0.5-1um，能够有效抑制载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响，导电沟道的有效长度不会变短，载流子浓度不会上升，能够确保薄膜晶体管100不会发生负偏。另外，正因导电沟道的有效长度不会变短，不会因沟道变短而导致整个氧化物半导体区变成导体，从而，能实现小沟道设计。如图4所示，试验数据表明，在本实施例中，当氧化物半导体区(即导电沟道区)的第一长度减小时，薄膜晶体管100的负偏很小。
在一些实施例中，该基板101可以为玻璃、塑料或金属等，例如，基板101可以为不锈钢片。在一些实施例中，该基板101还可以为柔性基板101，柔性基板诸如包括薄玻璃、金属箔片或塑料基底等等具有柔性的材料，例如，塑料基底具有包括涂覆在基膜的两侧上的柔性结构，基膜包括诸如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙二醇对酞酸酯(PET)、聚醚砜(PES)、聚乙烯薄膜(PEN)、纤维增强塑料(FRP)等等树脂。
在一些实施中，第一绝缘层104、栅绝缘层106和绝缘保护层108可以由相同的绝缘材料制成。其中，绝缘材料可以为氧化硅、氮化硅、氧氮化硅或三氧化二铝等。
在一些实施中，栅极107、源极109和漏极110可以由相同的导电材料制成。其中，导电材料可以包括金属，例如铝、钼、钨、铬、钮或上述金属的组合。
在一些实施例中，该有源层105由非晶铟镓锌氧化物形成。非晶铟镓锌氧化物具有迁移率高、均一性好、透明等优点。由非晶铟镓锌氧化物构成有源层105的薄膜晶体管100相对于由非晶硅构成有源层105的薄膜晶体管100具有更高的稳定性和更低的漏电流。
此外，通过调整非晶铟镓锌氧化物中元素的比例，即可调整其导电能力。例如，第一氧化物导体区域1051和第二氧化物导体区域1052为氧原子较少或氢原子较多的非晶铟镓锌氧化物，从而，第一氧化物导体区域1051和第二氧化物导体区域1052具有导电性能。而氧化物半导体区域1053为氧原子较多或氢原子较少的非晶铟镓锌氧化物，从而，氧化物半导体区域1053具有良好的半导体性能。
请参阅图5，在一些实施例中，还包括第一电极连接层111和第二电极连接层112，第一电极连接层111形成于第一氧化物导体区域1051，源极109通过第一电极连接层111与第一氧化物导体区域1051连接，漏极110通过第二电极连接层112与第二氧化物导体区域1052连接。可以理解的是，第一电极连接层111作为第一氧化物导体区域1051与源极109连接的连接体，第二电极连接层112作为第二氧化物导体区域1052与漏极110连接的连接体，一方面，第一电极连接层111可以保护第一氧化物导体区域1051在制造工艺中被腐蚀，第二电极连接层112可以保护第二氧化物导体区域1052在制造工艺中被腐蚀，另一方面，第一电极连接层111和第二电极连接层112均由金属材料制成，能确保源极109与第一氧化物导体区域1051电连通，漏极110与第二氧化物导体区域1052电连通。
基于遮光金属板103由金属材料构成，即遮光金属板103具有导电性，在一些实施例中，栅极107与遮光金属板103电连接，即可将遮光金属板103作为底栅极107，使得薄膜晶体管100为双栅极107薄膜晶体管100，具有更强的栅控能力和电学稳定性。此外，栅极107与遮光金属板103电连接，只需向栅极107或遮光金属板103其中之一施加正电压，即可使得栅极107和遮光金属板103所施加的正电压相同，从而，可以简化薄膜晶体管100与其它元器件的电连接。
综上所述，本申请实施例提供的薄膜晶体管100包括基板101、缓冲层102、遮光金属板103、第一绝缘层104、有源层105、栅绝缘层106、栅极107、绝缘保护层108、源极109和漏极110，其中，有源层105包括依次排列的第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化导体区域，氧化物半导体区域1053具有第一长度，栅绝缘层106形成于有源层105上，栅绝缘层106具有第二长度，栅极107形成于栅绝缘层106上，栅极107与氧化物半导体区域1053相对设置，并且，栅极107具有第三长度。其中，栅绝缘层106的第二长度大于栅极107的第三长度，栅极107的第三长度大于或等于氧化物半导体区域1053的第一长度，即栅绝缘层106的长度大于栅极107的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响。此外，第三长度大于或等于第一长度，即栅极107的长度大于氧化物半导体区域1053的长度，从而，氧化物半导体区域1053完全处于由栅极107施加正电压产生的电场中，使得氧化物半导体区域1053中导电沟道的长度能达到整个氧化物半导体区域1053的长度，使得导电沟道具有良好的导电性能。
因此，本申请实施例提供的薄膜晶体管100可以应用于各类合适的显示面板中，诸如薄膜晶体管液晶显示面板(TFT-LCD)或者OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板，OLED显示面板可以为柔性显示面板，亦可以为透明柔性显示面板等等。
本申请实施例提供的薄膜晶体管100可以与任何合适电容、电阻等等构成任何合适驱动电路，例如，在OLED显示面板中，薄膜晶体管100100可用于构成PMOLED驱动或AMOLED驱动。
作为本申请实施例另一方面，本申请实施例提供一种薄膜晶体管基板，该薄膜晶体管基板包括若干薄膜晶体管，薄膜晶体管通过任何合适工艺制作于基板上，其中，薄膜晶体管可以为图3至图5所阐述的薄膜晶体管100。该薄膜晶体管与上述实施例中的薄膜晶体管100具有相同的结构和功能，在此不再一一赘述。
作为本申请另一方面，本申请实施例提供一种显示面板，该显示面板包括薄膜晶体管基板与发光模组，发光模组设置于薄膜晶体管基板上。
发光模组用于出射光源，其可以包括诸如阳极、有机功能层、阴极、偏光片、触控模组等。有机功能层可以依次由下列结构层组成：空穴注入层、空穴传输层、有机发光层、电子传输层、电子注入层。
薄膜晶体管基板上制备有薄膜晶体管，其中，薄膜晶体管可以为图3至图5所阐述的薄膜晶体管100，与图3至图5所阐述的薄膜晶体管100具有相同的功能，在此不再一一赘述。
作为本申请实施例另一方面，本申请实施例提供的显示装置，包括显示面板，该显示面板可以为上述实施例中的显示面板，与上述实施例中的显示面板具有相同的结构和功能，在此不再一一赘述。
本申请一实施例还提供了一种薄膜晶体管100的制造方法，请参阅图6，该薄膜晶体管100的制造方法S200包括：
S201：在基板上形成缓冲层。
请参阅图7(a),具体的，在基板101上，采用溅射、PECVD成膜或光刻等其它沉积技术，沉积绝缘防水材料，形成该缓冲层102。缓冲层102作为保护层，具有绝缘性和防水性，能防止薄膜晶体管100因氧气和湿气等环境气体从靠近基板101的一面进入薄膜晶体管100的内部而引起对薄膜晶体管100性能的劣化。特别是当基板101为柔性基底时，柔性基底中可能包括水分、氧原子或氢原子等，缓冲层102能有效防止这些物质渗透进入晶体管内部造成短路。
其中，绝缘防水材料可以为SiO、SiN、SiON或Si中的至少一种材料组成，从而，能够隔绝氧气和湿气等环境气体，以避免薄膜晶体管100性能劣化。
S202：在所述缓冲层上形成遮光金属板。
请参阅图7(b)，通过溅射、PECVD成膜或光刻等其它沉积技术，将不透光金属材料沉积在缓冲层102上，形成不透光金属材料层。在不透光金属材料层上涂覆光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层行曝光、显影，使光刻胶层形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为该光刻胶层的中间区域，光刻不保留区域为其他区域。通过蚀刻工艺完全蚀刻掉光刻胶不保留区域显露出的不透光金属材料层，以在缓冲层102上留下光刻胶保留区域对应的遮光金属板103。可以理解的是，不透光金属材料可以为铜、铝等金属材料。
S203：在所述缓冲层的显露部分和所述遮光金属板上形成第一绝缘层。
请参阅图7(c)，具体地，在缓冲层102的显露部分和遮光金属板103上，即缓冲层102的整个表面且在遮光金属板103上，采用溅射、PECVD成膜或光刻等其它沉积技术，沉积绝缘材料，形成该第一绝缘层104。该第一绝缘层104可以为单层、双层或多层结构。具体地，通过二次沉积形成双层结构的第一绝缘层104，通过多次沉积形成多层结构的第一绝缘层104。其中，构成该第一绝缘层104的绝缘材料可以为氧化硅、氮化硅、氧氮化硅或三氧化二铝等。
在上述步骤S202和S203中，缓冲层102并未被遮光金属板103完成遮挡，在形成遮光金属板103后，缓冲层102的四周部分显露。第一绝缘层104沉积于该缓冲层102的整个表面且在该遮光金属板103上，以将遮光金属板103远离缓冲层102的表面和厚度方向的侧面完全包裹住，以防止遮光金属层与薄膜晶体管100内的其它导电层电连接短路。
S204：在所述第一绝缘层上形成有源层，所述有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化物导体区域，所述氧化物半导体区域具有第一长度，所述氧化物半导体区域正对所述遮光金属板。
请参阅图7(d)，具体地，采用溅射、PECVD成膜或光刻等其它沉积技术，依次沉积位于同一层的并列排列的第一氧化物导体材料、氧化物半导体材料、第二氧化物导体材料，以分别形成有源层105的第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化物导体区域1052，其中，该氧化物导体区域具有第一长度，且正对遮光金属板103。其中，氧化物半导体区域1053在受电压激发时会形成电子沟道，电子沟道用于连通第一氧化物导体区域1051和第二氧化物导体区域1052。可以理解的是，有源层105两端的第一氧化物导体区域1051和第二氧化物导体区域1052的导电性均大于氧化物半导体区域1053的导电性，第一氧化物导体区域1051和第二氧化物导体区域1052主要起电导通作用，方便源极109和漏极110分别和氧化物半导体区域1053中的电子沟道连通。
其中，氧化物半导体区域1053正对遮光金属板103，使得遮光金属板103可以有效遮住从基板101远离有源层105的一面摄入的光线，从而，能够减少有源层105因受光照时产生电子空穴对的概率，即减少光照漏电流，还能消除包括该薄膜晶体管100的显示器容易产生的串扰和闪屏问题。此外，该遮光金属板103还能有效放置薄膜晶体管100侧金属(即栅极107、源极109和漏极110)在外界光源作用下发生光反应引起显示不良。
在一些实施例中，请参阅图8，所述步骤S204具体包括：
S2041：在所述第一绝缘层上形成氧化物半导体膜，对所述氧化物半导体膜进行图案化处理，得到第一氧化物半导体层。
S2042：保留具有第一长度的所述第一氧化物半导体层的中间区域作为氧化物半导体区域，对所述氧化物半导体区域两侧的区域进行导体化处理，以得到第一氧化物导体区域和第二氧化物导体区域，所述第一氧化物导体区域、所述氧化物半导体区域和所述第二氧化物导体区域组成所述有源层。
具体地，采用溅射、PECVD成膜或光刻等其它沉积技术，将氧化物半导体材料沉积于第一绝缘层104上，形成氧化物半导体膜，在氧化物半导体膜上涂覆一层光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为该光刻胶层的中部区域，光刻胶不保留区域为其它区域。通过蚀刻工艺完全蚀刻掉于光刻胶不保留区域显露出的半导体层，以在第一绝缘层104上留下光刻胶保留区域对应的第一氧化物半导体层。
然后，保留具有第一长度的第一氧化物半导体层的中间区域作为氧化物半导体区域1053，即将第一氧化物半导体层中间具有第一长度的区域用掩模板盖住，不做处理，使其具有原有的半导体性能。对氧化物半导体区域1053两侧的区域进行导体化处理，例如向氧化物半导体区域1053两侧的区域加入导电物质，得到具有导电性的第一氧化物导体区域1051和第二氧化物导体区域1052。从而，第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化物导体区域1052组成该有源层105。
在本实施例中，通过一次沉积生成第一氧化物半导体层，然后，对第一氧化物半导体层两端的部分进行导体化处理，即可得到包括第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化物导体区域1052的有源层105。在上述制造有源层105的方式中，沉积次数少，能有效简化工艺，减少成本提高效率。
S205：在所述有源层上形成栅绝缘层，所述栅绝缘层具有第二长度。
S206：在所述栅绝缘层上形成栅极，所述栅极与所述氧化物半导体区域相对设置，并且，所述栅极具有第三长度。
其中，所述第二长度大于所述第三长度，所述第三长度大于或等于所述第一长度。
请参阅图7(e)，具体地，在该有源层105上，采用溅射、PECVD成膜或光刻等其它沉积技术，沉积绝缘材料，形成第二绝缘层。在第二绝缘层上涂覆光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层行曝光、显影，使光刻胶层形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为该光刻胶层的中间区域，并且光刻胶保留区域具有第二长度，光刻不保留区域为其他区域。通过蚀刻工艺完全蚀刻掉光刻胶不保留区域显露出的第二绝缘层，以在有源层105上留下光刻胶保留区域对应的栅绝缘层106。基于光刻胶保留区域具有第二长度，从而，该栅绝缘层106也具有第二长度。可以理解的是，构成栅绝缘层106的绝缘材料可以为氧化硅、氮化硅、氧氮化硅或三氧化二铝等。
请参阅图7(f)，具体地，可以采用溅射、PECVD成膜或光刻等其它沉积技术，将导电材料沉积于栅绝缘层106上形成第一导电层，在第一导电层上涂覆光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层行曝光、显影，使光刻胶层形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为该光刻胶层的中间区域，光刻不保留区域为其他区域。通过蚀刻工艺完全蚀刻掉光刻胶不保留区域显露出的第一导电层，以在栅绝缘层106上留下光刻胶保留区域对应的栅极107。
该栅极107具有第三长度，其中，栅绝缘层106的第二长度大于栅极107的第三长度，即栅绝缘层106的长度大于栅极107的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响。此外，栅极107的第三长度大于或等于氧化物半导体区域1053的第一长度，即栅极107的长度大于氧化物半导体区域1053的长度，从而，氧化物半导体区域1053完全处于由栅极107施加正电压产生的电场中，使得导电沟道的长度能达到整个氧化物半导体区域1053的长度，因此，导电沟道具有良好的导电性能。
S207：在所述基板的整个表面上并且在所述栅极上形成绝缘保护层。
S208：在所述绝缘保护层上形成源极和漏极，且，所述源极连接到所述第一氧化物导体区域，所述漏极连接到所述第二氧化物导体区域。
请参阅图7(g)，具体地，在基板101的整个表面并且在栅极107上，采用溅射、PECVD成膜或光刻等其它沉积技术，沉积绝缘材料，形成第三绝缘层。在第三绝缘层上涂覆光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻不保留区域为与第一氧化物导体区域1051相对的区域和与第二氧化物导体区域1052相对的区域，光刻胶保留区域为其他区域。通过蚀刻工艺完全蚀刻掉于光刻胶不保留区域显露出的第三绝缘层，以在基板101的整个表面且在栅极107上留下光刻胶保留区域对应的第三绝缘层，形成绝缘保护层108，并且，有源层105的第一氧化导体区域和第二氧化物导体区域1052均显露于该绝缘保护层108，以便后续将有源层105与源极109、漏极110连接。
其中，构成该绝缘保护层108的绝缘材料可以为氧化硅、氮化硅、氧氮化硅或三氧化二铝等。可以理解的是，该绝缘保护层108能保护薄膜晶体管100的内部层结构，还能将源极109和漏极110分别与栅极107绝缘隔开，以防止短路。
请参阅图7(h)，具体地，通过溅射、PECVD成膜或光刻等其它沉积技术，将导电材料沉积于绝缘保护层108，形成第二导电层，在第二导电层上涂覆一层光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为与第一氧化物导体区域1051相对的区域和与第二氧化导体区域相对的区域，光刻不保留区域为其他区域。通过蚀刻工艺完全蚀刻掉于光刻胶不保留区域显露出的第二导电层，以在绝缘保护层108上留下光刻胶保留区域对应的第二导电层，形成源极109和漏极110，从而，该源极109连接到第一氧化物导体区域1051，所述漏极110连接到所述第二氧化物导体区域1052。
可以理解的是，导电材料可以包括金属，例如铝、钼、钨、铬、钮或上述金属的组合。在一些实施例中，导电材料形成的第一导电层可以包括具有Al、Ti、Mo、Cu、Ni、ITO或其混合物的金属层和包括透明导电氧化物材料的透明导电氧化物层。该透明导电氧化物材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ISZO)等。
通过上述步骤S201至步骤S209制备得到的薄膜晶体管100，有源层105包括依次排列的第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化导体区域，氧化物半导体区域1053具有第一长度，栅绝缘层106形成于有源层105上，栅绝缘层106具有第二长度，栅极107形成于栅绝缘层106上，栅极107与氧化物半导体区域1053相对设置，并且，栅极107具有第三长度。其中，栅绝缘层106的第二长度大于栅极107的第三长度，栅极107的第三长度大于或等于氧化物半导体区域1053的第一长度，即栅绝缘层106的长度大于栅极107的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响。此外，第三长度大于或等于第一长度，即栅极107的长度大于氧化物半导体区域1053的长度，从而，氧化物半导体区域1053完全处于由栅极107施加正电压产生的电场中，使得氧化物半导体区域1053中导电沟道的长度能达到整个氧化物半导体区域1053的长度，使得导电沟道具有良好的导电性能。
在一些实施例中，所述第二长度与所述第三长度之间的差值为0.5-1um，即栅绝缘层106的长度比栅极107的长度长0.5-1um，能够有效抑制载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响，导电沟道的有效长度不会变短，载流子浓度不会上升，能够确保薄膜晶体管100不会发生负偏。另外，正因导电沟道的有效长度不会变短，不会因沟道变短而导致整个氧化物半导体区变成导体，从而，能实现小沟道设计。
在一些实施例中，所述有源层105由非晶铟镓锌氧化物形成。非晶铟镓锌氧化物具有迁移率高、均一性好、透明等优点。由非晶铟镓锌氧化物构成有源层105的薄膜晶体管100相对于由非晶硅构成有源层105的薄膜晶体管100具有更高的稳定性和更低的漏电流。
此外，通过调整非晶铟镓锌氧化物中元素的比例，即可调整其导电能力。在一些实施例中，所述对所述氧化物半导体区域1053两侧的区域进行导体化处理，包括：
减少所述氧化物半导体区域1053两侧的区域中的氧原子，或，向所述氧化物半导体区域1053两侧的区域中注入氢原子。
当构成有源层105的材料为非晶铟镓锌氧化物时，为了增加有源层105两端区域的导电性能，即增加氧化物半导体区域1053两侧的区域的导电性能，通过减少氧化物半导体区域1053两侧的区域中的氧原子，或，向氧化物半导体区域1053两侧的区域中注入氢原子，即可得到具有导电性能的第一氧化物导体区域1051和第二氧化物导体区域1052。
在本实施例中，在有源层105为非晶铟镓锌氧化物的情况下，通过减少非晶铟镓锌氧化物中原有的氧原子，或，增加非晶铟镓锌氧化物中原有的氢原子，即可改变导电性能，一方面，工艺简单，另一方面，通过增加或减少原材料中的成分，相比于添加其它物质，能够使得原材料(非晶铟镓锌氧化物)具有更好的稳定性。
在一些实施例中，所述步骤S205具体包括：
在所述基板的整个表面上并且位于所述有源层上形成绝缘膜，采用打孔掩模板对所述绝缘膜进行图案化处理，形成所述栅绝缘层，并形成连接孔，所述连接孔用于连接所述遮光金属板和所述栅极。
基于传统顶栅极氧化物薄膜晶体管的制造过程中，栅极与栅绝缘层采用同一张掩模板，二者长度相同，而在本实施例中，栅绝缘层106的长度大于栅极107的长度，从而，栅极107与栅绝缘层106应该采用两个不同的掩模板。为了减少制造过程中的掩模板，在制备栅绝缘层106时，当在基板101的整个表面且位于有源层105上形成绝缘膜之后，采用打孔掩模板对绝缘膜进行图案化处理，例如干法刻蚀，形成所述栅绝缘层106，并形成连接孔，该连接孔用于连接遮光金属板103和栅极107。
也即，在本实施例中，采用同一打孔掩模板进行蚀刻连接孔和蚀刻栅绝缘层106，无需增加额外的专门用于蚀刻栅绝缘层106的掩模板，另外，连接孔用于连接遮光金属板103和栅极107，例如，在连接孔中灌入银浆，可以实现遮光金属板103和栅极107电连接。此种情况下，遮光金属板103作为底栅极107，使得薄膜晶体管100为双栅极107薄膜晶体管100，具有更强的栅控能力和电学稳定性。此外，栅极107与遮光金属板103电连接，只需向栅极107或遮光金属板103其中之一施加正电压，即可使得栅极107和遮光金属板103所施加的正电压相同，从而，可以简化薄膜晶体管100与其它元器件的电连接。
在一些实施例中，请参阅图9(a)，所述绝缘膜上形成有第一显露孔1061和第二显露孔1062，所述第一氧化物导体区域1051显露于所述第一显露孔1061，所述第二氧化物导体区域1052显露于所述第二显露孔1062；
所述在所述栅绝缘层106上形成栅极107，所述栅极107与所述氧化物半导体区域1053相对设置的步骤，包括：
在所述基板的整个表面上并且位于所述栅绝缘层上形成导电膜，对所述导电膜进行图案化处理，形成所述栅极、第一电极连接层和第二电极连接层，所述第一电极连接层通过所述第一显露孔与所述第一氧化物导体区域连接，所述第二电极连接层通过所述第二显露孔与所述第二氧化物导体区域连接。
在此实施例中，在对绝缘膜进行图案化处理时，保留区域为如图9(a)所示的栅绝缘层106区域，以及，第一显露孔1061和第二显露孔1062两侧的区域。从而，第一氧化物导体区域1051显露于第一显露孔1061，第二氧化物导体区域1052显露于第二显露孔1062。
请参阅图9(b)，然后在基板101的整个表面且位于栅绝缘层106上，可以采用溅射、PECVD成膜或光刻等其它沉积技术，将导电材料沉积于绝缘膜上形成第三导电层，在第三导电层上涂覆一层光刻胶，形成光刻胶层，将光刻胶层图案化以形成掩模板，采用掩模板对光刻胶层进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为光刻胶层中部位置以及与第一显露孔1061正对的位置、与第二显露孔1062正对的位置，光刻胶不保留区域为其它区域。通过蚀刻工艺完全刻蚀掉于光刻胶不保留区域显露出的第三导电层，以在绝缘膜上留下光刻胶保留区域对应的栅极107、第一电极连接层111和第二电极连接层112，该第一电极连接层111通过第一显露孔1061与第一氧化物导体区域1051连接，第二电极连接层112通过第二显露孔1062与第二氧化物导体区域1052连接。
可以理解的是，第一电极连接层111作为第一氧化物导体区域1051与源极109连接的连接体，第二电极连接层112作为第二氧化物导体区域1052与漏极110连接的连接体，一方面，第一电极连接层111可以保护第一氧化物导体区域1051在制造工艺中被腐蚀，第二电极连接层112可以保护第二氧化物导体区域1052在制造工艺中被腐蚀，另一方面，第一电极连接层111和第二电极连接层112均由金属材料制成，能确保源极109与第一氧化物导体区域1051电连通，漏极110与第二氧化物导体区域1052电连通。
综上所述，由本申请实施例提供的薄膜晶体管100的制造方法所述制备得到的薄膜晶体管100，有源层105包括依次排列的第一氧化物导体区域1051、氧化物半导体区域1053和第二氧化导体区域，氧化物半导体区域1053具有第一长度，栅绝缘层106形成于有源层105上，栅绝缘层106具有第二长度，栅极107形成于栅绝缘层106上，栅极107与氧化物半导体区域1053相对设置，并且，栅极107具有第三长度。其中，栅绝缘层106的第二长度大于栅极107的第三长度，栅极107的第三长度大于或等于氧化物半导体区域1053的第一长度，即栅绝缘层106的长度大于栅极107的长度，经试验表明，能够抑制氧化物导体区域中的载流子向氧化物半导体区域1053扩散，从而，减少扩散载流子对导电沟道的影响。此外，第三长度大于或等于第一长度，即栅极107的长度大于氧化物半导体区域1053的长度，从而，氧化物半导体区域1053完全处于由栅极107施加正电压产生的电场中，使得氧化物半导体区域1053中导电沟道的长度能达到整个氧化物半导体区域1053的长度，使得导电沟道具有良好的导电性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
基板；
缓冲层，所述缓冲层形成于所述基板上；
遮光金属板，所述遮光金属板形成于所述缓冲层上；
第一绝缘层，所述第一绝缘层覆盖所述缓冲层的显露部分和所述遮光金属板；
有源层，所述有源层形成于所述第一绝缘层上，所述有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化导体区域，所述氧化物半导体区域具有第一长度，所述氧化物半导体区域正对所述遮光金属板；
栅绝缘层，所述栅绝缘层形成于所述有源层上，所述栅绝缘层具有第二长度；
栅极，所述栅极形成于所述栅绝缘层上，所述栅极与所述氧化物半导体区域相对设置，并且，所述栅极具有第三长度，
绝缘保护层，所述绝缘保护层形成在所述基板的整个表面并且位于所述栅极上；
源极和漏极，所述源极和所述漏极形成在所述绝缘保护层上，并且，所述源极连接到所述第一氧化物导体区域，所述漏极连接到所述第二氧化物导体区域；
其中，所述第二长度大于所述第三长度，所述第三长度大于或等于所述第一长度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二长度与所述第三长度之间的差值为0.5-1um。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述有源层由非晶铟镓锌氧化物形成。
4.根据权利要求1或2所述的薄膜晶体管，其特征在于，还包括第一电极连接层和第二电极连接层，所述第一电极连接层形成于所述第一氧化物导体区域，所述源极通过所述第一电极连接层与所述第一氧化物导体区域连接，所述漏极通过所述第二电极连接层与所述第二氧化物导体区域连接。
5.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述栅极与所述遮光金属板电连接。
6.一种薄膜晶体管基板，其特征在于，包括如权利要求1-5任一项所述的薄膜晶体管。
7.一种显示面板，其特征在于，包括如权利要求6所述的薄膜晶体管基板；以及，
发光模组，所述发光模组设置于所述薄膜晶体管基板上。
8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。
9.一种薄膜晶体管的制造方法，其特征在于，包括：
在基板上形成缓冲层；
在所述缓冲层上形成遮光金属板；
在所述缓冲层的显露部分和所述遮光金属板上形成第一绝缘层；
在所述第一绝缘层上形成有源层，所述有源层包括依次排列的第一氧化物导体区域、氧化物半导体区域和第二氧化物导体区域，所述氧化物半导体区域具有第一长度，所述氧化物半导体区域正对所述遮光金属板；
在所述有源层上形成栅绝缘层，所述栅绝缘层具有第二长度；
在所述栅绝缘层上形成栅极，所述栅极与所述氧化物半导体区域相对设置，并且，所述栅极具有第三长度；
在所述基板的整个表面上并且在所述栅极上形成绝缘保护层；
在所述绝缘保护层上形成源极和漏极，且，所述源极连接到所述第一氧化物导体区域，所述漏极连接到所述第二氧化物导体区域；
其中，所述第二长度大于所述第三长度，所述第三长度大于或等于所述第一长度。
10.根据权利要求9所述的制造方法，其特征在于，所述第二长度与所述第三长度之间的差值为0.5-1um。
11.根据权利要求9或10所述的制造方法，其特征在于，所述在所述第一绝缘层上形成有源层的步骤，包括：
在所述第一绝缘层上形成氧化物半导体膜，对所述氧化物半导体膜进行图案化处理，得到第一氧化物半导体层；
保留具有第一长度的所述第一氧化物半导体层的中间区域作为氧化物半导体区域，对所述氧化物半导体区域两侧的区域进行导体化处理，以得到第一氧化物导体区域和第二氧化物导体区域，所述第一氧化物导体区域、所述氧化物半导体区域和所述第二氧化物导体区域组成所述有源层。
12.根据权利要求11所述的制造方法，其特征在于，所述有源层由非晶铟镓锌氧化物形成。
13.根据权利要求12所述的制造方法，其特征在于，所述对所述氧化物半导体区域两侧的区域进行导体化处理，包括：
减少所述氧化物半导体区域两侧的区域中的氧原子，或，向所述氧化物半导体区域两侧的区域中注入氢原子。
14.根据权利要求9所述的制造方法，其特征在于，所述在所述有源层上形成栅绝缘层的步骤包括：
在所述基板的整个表面上并且位于所述有源层上形成绝缘膜，采用打孔掩模板对所述绝缘膜进行图案化处理，形成所述栅绝缘层，并形成连接孔，所述连接孔用于连接所述遮光金属板和所述栅极。
15.根据权利要求14所述的制造方法，其特征在于，所述绝缘膜上形成有第一显露孔和第二显露孔，所述第一氧化物导体区域显露于所述第一显露孔，所述第二氧化物导体区域显露于所述第二显露孔；
所述在所述栅绝缘层上形成栅极，所述栅极与所述氧化物半导体区域相对设置的步骤，包括：
在所述基板的整个表面上并且位于所述栅绝缘层上形成导电膜，对所述导电膜进行图案化处理，形成所述栅极、第一电极连接层和第二电极连接层，所述第一电极连接层通过所述第一显露孔与所述第一氧化物导体区域连接，所述第二电极连接层通过所述第二显露孔与所述第二氧化物导体区域连接。
CN202110209349.6A 2021-02-24 2021-02-24 一种薄膜晶体管及其制造方法 Pending CN114975631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110209349.6A CN114975631A (zh) 2021-02-24 2021-02-24 一种薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110209349.6A CN114975631A (zh) 2021-02-24 2021-02-24 一种薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN114975631A true CN114975631A (zh) 2022-08-30

Family

ID=82973640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110209349.6A Pending CN114975631A (zh) 2021-02-24 2021-02-24 一种薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114975631A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544245A (zh) * 2023-06-29 2023-08-04 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544245A (zh) * 2023-06-29 2023-08-04 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板
CN116544245B (zh) * 2023-06-29 2023-09-22 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板

Similar Documents

Publication Publication Date Title
US11189679B2 (en) Array substrate and manufacturing method therefor, and display device
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
US10692951B2 (en) Back plate and manufacturing method thereof
US9911762B2 (en) Display device
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US9570621B2 (en) Display substrate, method of manufacturing the same
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
US9887255B2 (en) Array substrate, display device, and method for manufacturing array substrate
CN109166865B (zh) 阵列基板及其制造方法、显示面板
CN107611085B (zh) Oled背板的制作方法
CN111668237A (zh) 一种显示基板及其制备方法、驱动方法、显示装置
CN107799466B (zh) Tft基板及其制作方法
CN103794555A (zh) 制造阵列基板的方法
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN111584512B (zh) 阵列基板及其制造方法、显示装置
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
CN113421886B (zh) 显示面板及其制备方法
CN114975631A (zh) 一种薄膜晶体管及其制造方法
CN210403734U (zh) 一种显示基板、显示装置
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
US20210175360A1 (en) Thin film transistor and method for manufacturing the same
CN109801952B (zh) 显示面板及其制作方法
US9709853B2 (en) Liquid crystal display panel
CN107833894B (zh) 一种顶栅tft基板、显示器件及tft基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination